CN102314523B - 一种加速集成电路物理版图分析和优化的方法 - Google Patents

一种加速集成电路物理版图分析和优化的方法 Download PDF

Info

Publication number
CN102314523B
CN102314523B CN2010102142390A CN201010214239A CN102314523B CN 102314523 B CN102314523 B CN 102314523B CN 2010102142390 A CN2010102142390 A CN 2010102142390A CN 201010214239 A CN201010214239 A CN 201010214239A CN 102314523 B CN102314523 B CN 102314523B
Authority
CN
China
Prior art keywords
zone
analysis
physical layout
isomorphism
computing node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010102142390A
Other languages
English (en)
Other versions
CN102314523A (zh
Inventor
吴玉平
陈岚
叶甜春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Zhongke Blx Ic Design Corp
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2010102142390A priority Critical patent/CN102314523B/zh
Publication of CN102314523A publication Critical patent/CN102314523A/zh
Application granted granted Critical
Publication of CN102314523B publication Critical patent/CN102314523B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

本发明公开一种加速集成电路物理版图分析和优化的方法，涉及集成电路技术领域。本方法根据输入的集成电路物理版图数据，对物理版图按计算节点进行区域划分，对不同计算节点内的区域进行同构分析，确定各计算节点内及相互之间的相同区域分析顺序，按顺序对物理版图区域进行分析和优化，在分析和优化过程中复用计算节点之间同构区域分析和优化的结果。本发明利用多级区域分割算法对物理版图进行划分，利用同构分析方法对划分后区域进行分析，找出其中相同的区域，让时间顺序上在后的要分析和优化的区域，不用再进行计算，而是直接复用与其完全相同的在先区域计算结果，从而节约时间，提高速度。

Description

一种加速集成电路物理版图分析和优化的方法
技术领域
本发明涉及集成电路领域，具体涉及一种基于区域分割和区域同构以加速集成电路物理版图分析和优化的方法。
背景技术
在系统级芯片集成电路设计中，物理版图数据容量从几个GB到几百个GB不等，如此海量的内容，分析和优化(如面向制造的设计、寄生参数提取等)需要耗费大量的时间。
现有的海量物理版图的分析和优化一般采用简单的区域分割方法，如图1所示，先接收集成电路物理版图数据；再对物理版图进行区域划分；将不同的区域交给不同的计算节点；由各计算节点对分配的区域进行分析和优化；然后输出集成电路物理版图分析结果。但是，此方法仅是简单地使用了现在的并行计算技术，并没有针对物理版图本身的特点进行优化，还是需要花费大量时间。如何加快海量物理版图数据的处理过程，最大限度地提高分析和优化海量物理版图数据的速度，就需要建立一种更有效的分析和优化方法。
发明内容
为解决现有技术中集成电路物理版图数据处理速度慢、耗时长的问题，本发明提供一种针对集成电路物理版图设计的、基于计算机辅助的，利用区域划分、区域同构以及计算复用来提高集成电路物理版图分析和优化速度的方法，包括：
步骤1：输入集成电路物理版图数据；
步骤2：对物理版图进行区域划分；
步骤3：将不同的区域交给不同的计算节点；
步骤4：各计算节点对分配的区域进行分析和优化；
步骤5：输出集成电路物理版图分析结果；
所述步骤4具体包括：
步骤41：对计算节点内的区域再进行多级划分得到更小的区域；
步骤42：分别对各计算节点内的区域进行同构分析，确定相同的区域；
步骤43：对各计算节点之间的区域进行同构分析，确定相同的区域；
步骤44：根据同构步骤42、步骤43的分析结果，确定各计算节点内及相互之间的区域分析顺序；
步骤45：按顺序对区域进行分析和优化，在分析和优化过程中复用计算节点之间同构区域分析和优化的结果。
本发明的另一优选方式：所述步骤42、步骤43中同构分析方法如下：
(1)从未被同构的区域中选定一个计算节点的区域为基本区域，对所述基本区域的一个顶角进行旋转和/或以X/Y轴做镜像操作，产生多个选定角度状态下的变体图形区域；
(2)对各个变体图形区域进行编码，得到变体之后各自的编码值CODEA；
(3)将用来对比的一个计算节点的区域作为待同构分析的比较区域，对所述比较区域进行编码；
(4)把基本区域的变体图形区域的编码值CODEA和比较区域的编码值分别进行比较；
(5)若基本区域的任一变体的编码值和比较区域编码值相同，则该两区域为同构的区域，否则该两区域为异构的区域。
本发明的另一优选方式：所述步骤(1)具体包括：所述顶角为基本区域最小外接矩形的左下角点，镜像时以最小外接矩形的底边或左边为镜像轴，旋转和/或镜像之后，将最小外接矩形的左下角移植到原基本区域最小外接矩形的左下角点的坐标处，产生这些状态下的八个变体图形区域。
本发明的另一优选方式：所述编码的方法如下：
(1)选择最靠左侧的图形在其左侧作Y轴的平行线，选择最靠底边的图形在其下侧作平行于Y轴的平行线，以这两条线的交点作为参考点；
(2)以固定的间距从参考点处开始，将覆盖待编码的区域内的所有图形的区域在Y轴方向分为若干个区域带，沿着Y轴方向分别处理这些区域带；
(3)在每一区域带内沿X轴方向逆时针扫描，以确定新的未编码的图形；
对未编码的图形按如下规则进行编码：选择该图形最低的点作为起始点；若同时存在若干个Y值相同的最低点，则选择其中X值最小的点作为起始点；从起始点开始按逆时针遍历图形的顶点得到该图形的顶点坐标值序列；对这些顶点坐标值序列的顶点坐标值以参考点作平移变换，以替换顶点序列中的坐标值从而得到新的顶点坐标值序列，以此作为该图形在区域内的编码值，同时对处理过的图形作标识；
(4)以每个计算节点处理区域内图形的顺序，对每一图形的顶点坐标值序列进行排序，从而得到区域的编码值。
本发明利用多级区域分割算法对物理版图进行划分，考虑到海量物理版图上局部区域之间有完全相同的区域，它们的分析和优化过程及结果也应该完全相同。因此利用同构分析方法对划分后的图形区域进行相互分析，找出其中相同的区域，编制整个物理版图的计算顺序，使时间顺序上在后分析和优化的相同区域，不用再进行计算，而是直接复用与其完全相同的再先相同区域的计算结果，从而节约时间，提高速度。本方案不但可以在各计算节点内进行同构分析，还可以在各计算节点之间同构分析，使各计算节点的同构信息共享，并支持所有计算结果的复用。本技术方案可有效地、多层次地缩小计算规模和计算结果，利用复用方法大大加快了海量物理版图的分析和优化速度。
附图说明
图1是现有技术中物理版图的分析和优化处理方法流程图；
图2是本发明实施例中物理版图的分析和优化处理方法流程图；
图3是本发明实施例中的编码方法流程图；
图4是本发明图3中步骤3的细化流程图；
图5是本发明实施例中同构分析方法的基本区域示意图；
图6是本发明实施例中同构分析方法的比较区域示意图；
图7是本发明实施例中同构分析方法的基本区域的8个等效变体示意图。
具体实施方式
下面结合附图和实施例，对本发明技术方案作进一步描述。
本发明利用多级区域分割算法对物理版图进行划分，以区域同构算法对计算结果进行复用，多层次地缩小计算规模和计算结果复用大大加快了海量物理版图的分析和优化速度。
参见图2，本发明实施例的集成电路物理版图分析和优化的方法如下：
步骤201：输入集成电路物理版图数据；即将需要分析和处理的物理版图数据输入计算机。
步骤202：对物理版图进行区域划分；划分是利用多级区域分割算法。
步骤203：将不同的区域交给不同的计算节点；由单独的计算节点负责一个独立的划分区域。
步骤204：各计算节点对分配的区域进行分析和优化；其中的分析包括首先对区域进行同构分析：对计算节点内的区域再进行多级划分得到更小的区域；即对每个计算节点内的区域再进行多级划分以得到符合同构分析标准的最小区域。
步骤205：分别对各计算节点内的区域进行同构分析，确定相同的区域；利用同构分析确定每个计算节点内的区域是否存在相同区域。
步骤206：对各计算节点之间的区域进行同构分析，确定相同的区域；也就是对划分的不同计算节点之间的区域进行横向同构分析，进一步找出相同的区域。
步骤207：根据上述计算节点内和计算节点之间的区域同构分析结果，确定各计算节点内及相互之间的区域分析顺序；即确定计算节点内及相互之间各个同构区域位置，并确定一个分析顺序，顺序的排列需要保证不同计算节点之间，不会同时进行两个相同区域的计算，并记录相同区域各区域先后计算的顺序；
步骤208：按顺序对物理版图进行分析和优化，在分析和优化过程中复用计算节点之间同构区域分析和优化的结果；即按照上步的分析顺序开始对整个物理版图进行分析，在分析的过程中，顺序在前的某个计算节点已经计算过相同区域中的一个区域，则顺序再后的计算节点在计算相同区域的另一个区域时，只需要调用在先计算节点已经计算过的相同区域结果即可，这种复用的方式大大加快了整个物理版图的计算过程。
步骤209：最后输出集成电路物理版图分析结果。
本方法中对两个区域进行同构分析的方法如下：
(1)从未被同构的区域中选定一个计算节点的区域为基本区域，对所述基本区域的一个顶角进行旋转和/或以X/Y轴做镜像操作，产生多个选定角度状态下的变体图形区域；所说的顶角为基本区域最小外接矩形的左下角点，镜像时以最小外接矩形的底边或左边为镜像轴，旋转和/或镜像之后(操作可以是单项，也可以是复合的)，将最小外接矩形的左下角移植到原基本区域最小外接矩形的左下角点的坐标处，产生这些状态下的八个变体图形区域MNR0，MNR90，MNR180，MNR270，MXR0(MYR180)，MXR90(MYR270)，MXR180(MYR0)，MXR270(MYR90)；其中代表符号后面的数值就表示区域旋转和/或镜像的选定角度，如MXR270就是指区域以X轴旋转270度时镜像得到的角度。
(2)对基本区域的各个变体图形区域进行编码，得到变体之后各自的编码值CODEA，如CODE1、CODE2、CODE3、CODE4、CODE5、CODE6、CODE7、CODE8。从区域同构的角度讲这些编码值是等价，因此只要基本区域的八个编码值中的任一个与比较区域的编码值一致，就可得到基本区域的编码值与比较区域的编码值一致的判定。
(3)将用来对比的一个计算节点的区域作为待同构分析的比较区域，对所述比较区域进行编码；确定待比较区域的编码值。
(4)把基本区域的变体图形区域的编码值CODEA和比较区域的编码值分别进行比较；即将基本区域产生的八个变体图形区域的图形编码值CODE1、CODE2、CODE3、CODE4、CODE5、CODE6、CODE7、CODE8分别与比较区域的编码值进行比较。
(5)若基本区域的任一变体的编码值和比较区域编码值相同，则该两区域为同构的区域，否则该两区域为异构的区域；即确定比较区域的编码值与某个角度下的变体图形区域的编码值CODEA相同时，只需记住基本区域的各变体图形区域之间编码值的相互关系，在对物理版图进行分析和计算时，按对应关系转换即可得到比较区域的编码值，也就不用再次计算相同的比较区域的编码值，从而达到节省整个处理时间的目的。
参见图3，在同构分析中的用到的编码方法如下：
步骤301：选择最靠左侧的图形在其左侧作Y轴的平行线，选择最靠底边的图形在其下侧作平行于Y轴的平行线，以这两条线的交点作为参考点；
步骤302：以固定的间距从参考点处开始，将覆盖待编码的区域内的所有图形的区域在Y轴方向分为若干个区域带，沿着Y轴方向分别处理这些区域带；
步骤303：在每一区域带内沿X轴方向逆时针扫描，以确定新的未编码的图形；
步骤304：以每个计算节点处理区域内图形的顺序，对每一图形的顶点坐标值序列进行排序，从而得到区域的编码值。
参见图4，其中对未编码的图形按如下规则进行编码：
步骤401：选择该图形最低的点作为起始点；若同时存在若干个Y值相同的最低点，则选择其中X值最小的点作为起始点；
步骤402：从起始点开始按逆时针遍历图形的顶点得到该图形的顶点坐标值序列；
步骤403：对这些顶点坐标值序列的顶点坐标值以参考点作平移变换，以替换顶点序列中的坐标值从而得到新的顶点坐标值序列，以此作为该图形在区域内的编码值，同时对处理过的图形作标识。作了标识可减少在实际处理物理版图时，多次同构分析调用中可能产生的不必要的同构分析过程。
本发明实施例中同构分析方法的比较过程如下：如图5、6、7所示，将图5中的基本区域进行等效变体，得到图7所示的8个变体图形区域，以下是8个变体图形区域的编码：
CODE1.MNR0：(0，0)L(XL1+XL2，0)L(0，YL1+YL2)L(XL3，0)L(0，-YL1-YL2)L(XL4，0)L(0，YL1+YL2+YL3)L(-XL2-XL3-XL4-XL5，0)L(0，-YL2-YL3)L(-XL1，0)L(0，-YL1)“+”
(XL1+XL2+XL3+XL4+XL5，YL4)L(XL6+XL7，0)L(0，YL5+YL6)L(X8，0)L(0，YL5+YL6)L(XL9，0)L(0，YL5+YL6+YL7)L(-XL7-XL8-XL9，0)L(0，-YL6-YL7)L(-XL6，0)L(0，YL5)
CODE2.MNR90：(0，XL1+XL2+XL3+XL4+XL5+Xl6)L(YL6+YL7，0)L(0，-XL6)L(YL5，0)L(XL6+XL7)L(-YL5-YL6，0)L(0，-XL8)L(YL5+YL6，0)L(0，XL9)L(-YL5-YL6-YL7，0)L(0，-XL7-XL8-XL9)“+”
(YL4+YL5-+YL6+YL7-YL1-YL2-YL3，XL1)L(YL2+YL3，0)L(0，-XL1)L(YL1，0)L(0，XL1+XL2)L(-YL1-YL2，0)L(0，XL3)L(YL1+YL2，0)L(0，XL4)L(-YL1-YL2-YL3，0)L(0，-XL2-XL3-XL4)
CODE3.MXR270(MYR90)：(0，0)L(YL1，0)L(0，XL1)L(YL2+YL3，0)L(0，XL2+XL3+XL4)L(-YL1-YL2-YL3，0)L(0，-XL4)L(YL1+YL2，0)L(0，-XL3)L(-YL1-YL2，0)L(0，-XL1-XL2)“+”
(YL4，XL1+XL2+XL3+Xl4+Xl5)L(YL5，0)L(0，XL6)L(YL6+YL7，0)L(0，XL7+XL8+XL9)L(-YL5-YL6-YL7，0)L(0，XL9)L(YL5+YL6，0)L(0，-XL8)L(-YL5-YL6，0)L(0，-XL6-XL7)
CODE4.MNR180：(0，0)L(XL7+XL8+XL9)L(0，YL6+YL7))L(XL6，0)L(0，YL5)L(-XL6-XL7，0)L(0，-YL5-YL6)L(-XL8，0)L(0，YL5+YL6)L(-XL9，0)L(0，-YL5-YL6-YL7)“+”
(XL5+XL6+XL7+XL8+XL9，YL4+YL5+YL6+YL7-YL1-YL2-YL3)L(XL2+XL3+XL4)L(0，YL2+YL3)L(XL1，0)L(0，YL1)L(-XL1-XL2，0)L(0，-YL1-YL2)L(-XL3，0)L(0，YL1+YL2)L(-XL4，0)L(0，-YL1-YL2-YL3)
CODE5.MXR0(MYR180)：(0，YL4+YL5+YL6+YL7)L(XL1，0)L(0，-YL2-YL3)L(XL2+XL3+XL4，0)L(0，YL1+YL2+YL3)L(-XL4，0)L(0，-YL1-YL2)L(-XL3，0)L(0，YL1+YL2)L(-XL1-XL2，0)L(0，-YL1)“+”
(XL1+XL2+XL3+XL4+XL5，YL6+YL7)L(XL6，0)L(0，-YL6-YL7)L(XL7+XL8+XL9，0)L(0，YL5+YL6+YL7)L(-XL9，0)L(0，-YL％-YL6)L(-XL8，0)L(0，YL5+YL6)L(-XL6-XL7，0)L(0，-YL5)
CODE6.MXR180(MYR0)：YL4)L(XL9，0)L(0，YL5+YL6)L(XL8，0)L(0，-YL5-YL6)L(XL6+XL7，0)L(0，YL5)L(-XL6-XL7)L(0，YL6+YL7)L(-XL7-XL8-XL9，0)L(0，-YL5-YL6-YL7)“+”
(XL5+XL6+XL7+XL8+XL9，0)L(XL4，0)L(0，YL1+YL2)L(XL3，0)L(0，-YL1-YL2)L(XL1+XL2，0)L(0，YL1)L(-XL1，0)L(0，YL2+YL3)L(0，-XL2-XL3-XL4)L(0，-YL1-YL2-YL3)
CODE7.MNR270：(0，XL5+XL6+XL7+XL8+XL9)L(YL1+YL2+YL3，0)L(0，XL2+XL3+XL4)L(-YL2-YL3，0)L(0，XL1)L(-YL1，0)L(0，-XL1-XL2)L(YL1+YL2，0)L(0，-XL3)L(-YL1-YL2，0)L(0，-XL4)“+”
(YL4，0)L(YL5+YL6+YL7，0)L(0，XL7+XL8+XL9)L(-YL6-YL7，0)L(0，XL6)L(-YL5，0)L(0，-XL6-XL7)L(YL5+YL6，0)L(0，-XL8)L(-YL5-YL6，0)L(0-XL9)
CODE8.MXR90(MYR270)：(0，0)L(YL5+YL6+YL7，0)L(0，XL9)L(-YL5-YL6，0)L(0，XL8)L(YL5+YL6，0)L(0，XL6+XL7)L(-YL5，0)L(0，-XL6)L(-YL6-YL7，0)L(0，-XL7-XL8-XL9)“+”
(YL4+YL5+YL6+YL7-YL1-YL2-YL3，XL5+XL6+XL7+XL8+XL9)L(0，XL4)L(-YL1-YL2，0)L(0，XL3)L(YL1+YL2，0)L(0，XL1+XL2)L(-YL1，0)L(0，-XL1)L(-YL2-YL3，0)L(0，-XL2-XL3-XL4)
如图6所示的比较区域的编码值为：(0，0)L(YL1，0)L(0，XL1)L(YL2+YL3，0)L(0，XL2+XL3+XL4)L(-YL1-YL2-YL3，0)L(0，-XL4)L(YL1+YL2，0)L(0，-XL3)L(-YL1-YL2，0)L(0，-XL1-XL2)“+”
(YL4，XL1+XL2+XL3+Xl4+Xl5)L(YL5，0)L(0，XL6)L(YL6+YL7，0)L(0，XL7+XL8+XL9)L(-YL5-YL6-YL7，0)L(0，XL9)L(YL5+YL6，0)L(0，-XL8)L(-YL5-YL6，0)L(0，-XL6-XL7)
将比较区域的编码值分别与基本区域的八个变体图形区域的编码值进行比较，得到CODE3的编码值与比较区域的编码值相同，即确定参考区域与比较区域为同构区域。
本方案将各计算节点内及各计算节点之间的同构区域和异构区域进行统计，以按先后顺序进行排列，再先比较计算后的同构区域内容，再后的相同同构区域只需复用即可，即直接调用即可，不用再次进行同复的计算，从而节省大量的时间。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种加速集成电路物理版图分析和优化的方法，包括：
步骤1：输入集成电路物理版图数据；
步骤2：对物理版图进行区域划分；
步骤3：将不同的区域交给不同的计算节点；
步骤4：各计算节点对分配的区域进行分析和优化；
步骤5：输出集成电路物理版图分析结果；
所述步骤4具体包括：
步骤41：对计算节点内的区域再进行多级划分得到更小的区域；
步骤42：分别对各计算节点内的区域进行同构分析，确定相同的区域；
步骤43:对各计算节点之间的区域进行同构分析，确定相同的区域；
步骤44:根据同构步骤42、步骤43的分析结果，确定各计算节点内及相互之间的区域分析顺序；
步骤45：按顺序对区域进行分析和优化，在分析和优化过程中复用计算节点之间同构区域分析和优化的结果；
其特征在于，所述步骤42、步骤43中同构分析方法如下：
（1）从未被同构的区域中选定一个计算节点的区域为基本区域，对所述基本区域的一个顶角进行旋转和/或以X/Y轴做镜像操作，产生多个选定角度状态下的变体图形区域；
（2）对各个变体图形区域进行编码，得到变体之后各自的编码值CODEA；
（3）将用来对比的一个计算节点的区域作为待同构分析的比较区域，对所述比较区域进行编码；
（4）把基本区域的变体图形区域的编码值CODEA和比较区域的编码值分别进行比较；
（5）若基本区域的任一变体的编码值和比较区域编码值相同，则该两区域为同构的区域，否则该两区域为异构的区域。
2.如权利要求1所述的方法，其特征在于，所述（1）具体包括：所述顶角为基本区域最小外接矩形的左下角点，镜像时以最小外接矩形的底边或左边为镜像轴，旋转和/或镜像之后，将最小外接矩形的左下角移植到原基本区域最小外接矩形的左下角点的坐标处，产生这些状态下的八个变体图形区域。
3.如权利要求1所述的方法，其特征在于，所述编码的方法如下：
（1）选择最靠左侧的图形在其左侧作Y轴的平行线，选择最靠底边的图形在其下侧作平行于Y轴的平行线，以这两条线的交点作为参考点；
（2）以固定的间距从参考点处开始，将覆盖待编码的区域内的所有图形的区域在Y轴方向分为若干个区域带，沿着Y轴方向分别处理这些区域带；
（3）在每一区域带内沿X轴方向逆时针扫描，以确定新的未编码的图形；
对未编码的图形按如下规则进行编码：选择该图形最低的点作为起始点；若同时存在若干个Y值相同的最低点，则选择其中X值最小的点作为起始点；从起始点开始按逆时针遍历图形的顶点得到该图形的顶点坐标值序列；对这些顶点坐标值序列的顶点坐标值以参考点作平移变换，以替换顶点序列中的坐标值从而得到新的顶点坐标值序列，以此作为该图形在区域内的编码值，同时对处理过的图形作标识；
（4）以每个计算节点处理区域内图形的顺序，对每一图形的顶点坐标值序列进行排序，从而得到区域的编码值。
CN2010102142390A 2010-06-30 2010-06-30 一种加速集成电路物理版图分析和优化的方法 Expired - Fee Related CN102314523B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010102142390A CN102314523B (zh) 2010-06-30 2010-06-30 一种加速集成电路物理版图分析和优化的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102142390A CN102314523B (zh) 2010-06-30 2010-06-30 一种加速集成电路物理版图分析和优化的方法

Publications (2)

Publication Number Publication Date
CN102314523A CN102314523A (zh) 2012-01-11
CN102314523B true CN102314523B (zh) 2012-09-26

Family

ID=45427688

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102142390A Expired - Fee Related CN102314523B (zh) 2010-06-30 2010-06-30 一种加速集成电路物理版图分析和优化的方法

Country Status (1)

Country Link
CN (1) CN102314523B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867100A (zh) * 2012-10-09 2013-01-09 无锡江南计算技术研究所 印制板cad布局方法
CN105808791A (zh) * 2014-12-29 2016-07-27 北京华大九天软件有限公司 一种用于电阻计算网格划分的加速方法
CN104715116A (zh) * 2015-03-20 2015-06-17 上海华力微电子有限公司 版图光刻工艺友善性检查方法
CN106339519B (zh) * 2015-07-15 2019-10-11 中国科学院微电子研究所 一种双重版图的设计方法及系统
CN106815386B (zh) * 2015-12-02 2020-06-16 北京华大九天软件有限公司 一种用于全面板版图电阻电容提取的阵列版图生成方法
CN108595795B (zh) * 2018-04-11 2022-05-20 上海华虹宏力半导体制造有限公司 版图数据检查分配方法
CN116822453B (zh) * 2023-08-25 2024-01-26 深圳国微福芯技术有限公司 集成电路的比对方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1523661A (zh) * 2003-02-21 2004-08-25 上海芯华微电子有限公司 双极型集成电路设计的有效验证和电网络一致性比较方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1523661A (zh) * 2003-02-21 2004-08-25 上海芯华微电子有限公司 双极型集成电路设计的有效验证和电网络一致性比较方法

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
Parallel on Analog Circuit Synthesis;Yuping Wu,et al.;《Proceedings of 2009 International Conference on Computational Intelligence and Software Engineering》;20091213;1-5 *
Yuping Wu,et al..Parallel on Analog Circuit Synthesis.《Proceedings of 2009 International Conference on Computational Intelligence and Software Engineering》.2009,1-5.
交替型暗域相移掩模的并行算法;闫大顺等;《微电子学》;20071031;第37卷(第5期);667-670 *
郎荣玲等.集成电路中的规则性提取算法.《计算机学报》.2006,第29卷(第4期),597-601.
闫大顺等.交替型暗域相移掩模的并行算法.《微电子学》.2007,第37卷(第5期),667-670.
集成电路中的规则性提取算法;郎荣玲等;《计算机学报》;20060430;第29卷(第4期);597-601 *

Also Published As

Publication number Publication date
CN102314523A (zh) 2012-01-11

Similar Documents

Publication Publication Date Title
CN102314523B (zh) 一种加速集成电路物理版图分析和优化的方法
Viswanathan et al. FastPlace 3.0: A fast multilevel quadratic placement algorithm with placement congestion control
Chen et al. NTUplace3: An analytical placer for large-scale mixed-size designs with preplaced blocks and density constraints
KR0145003B1 (ko) Lsi 자동설계 시스템
CN102360398B (zh) 基于iec61850的cad电力图形生成解析方法
US10018995B2 (en) Method and apparatus for optimizing performance of robotic cell
CN105069371B (zh) 一种地理空间数据的用户隐私保护方法及系统
CN107909107A (zh) 纤维检测方法、装置及电子设备
Wang et al. An effective legalization algorithm for mixed-cell-height standard cells
CN106447271A (zh) 用于在仓储区域中识别路径的方法和系统
CN107895112A (zh) 表单权限设置、表单生成方法及装置、介质、电子设备
Jiang et al. NTUplace2: A hybrid placer using partitioning and analytical techniques
CN106921978B (zh) 一种位置分布确定方法及装置
CN104915680A (zh) 基于改进型rbf神经网络的多标签蜕变关系预测方法
CN106650137A (zh) 一种加速标准单元增量布局合理化的方法
US10789203B2 (en) Data processing apparatus, data processing method, and program recording medium
CN106022329A (zh) 一种字符识别过程中的字符降噪处理方法
CN107742036B (zh) 一种鞋样自动排料加工方法
US8443326B1 (en) Scan chain re-ordering in electronic circuit design based on region congestion in layout plan
Chu et al. Efficient nonrectangular shaped voltage island aware floorplanning with nonrandomized searching engine
CN112149376B (zh) 一种基于最大流算法的fpga布局合法化方法
TW201502827A (zh) 適用於混合模組之平面規劃方法
CN113095701A (zh) 作业车间调度障碍图模型中的栅格化路径规划算法
CN105137320A (zh) 基于测试模式重排序的分组测试向量之间的兼容性压缩方法
CN117407964B (zh) 基于二三维交互的明挖隧道基坑bim参数化设计方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NAIJING ZHONGKE INTEGRATED CIRCUIT DESIGN CO., LTD

Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S

Effective date: 20150203

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100029 CHAOYANG, BEIJING TO: 210042 NANJING, JIANGSU PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20150203

Address after: 210042, Jiangsu province Nanjing Xuanwu Xu Zhuang Software Park research and Development Zone Three B building, Room 204

Patentee after: Nanjing Zhongke Blx Ic Design Corp

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3

Patentee before: Institute of Microelectronics, Chinese Academy of Sciences

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120926

Termination date: 20200630