CN102290336A - 一种薄膜、图案层及其制造方法 - Google Patents
一种薄膜、图案层及其制造方法 Download PDFInfo
- Publication number
- CN102290336A CN102290336A CN2011102800281A CN201110280028A CN102290336A CN 102290336 A CN102290336 A CN 102290336A CN 2011102800281 A CN2011102800281 A CN 2011102800281A CN 201110280028 A CN201110280028 A CN 201110280028A CN 102290336 A CN102290336 A CN 102290336A
- Authority
- CN
- China
- Prior art keywords
- film
- substrate
- patterned layer
- manufacture method
- gradually
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3492—Variation of parameters during sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Abstract
本发明提供了一种图案层及其制造方法。该图案层的制造方法包括:在基板上进行镀膜,同时控制镀膜参数随时间变化,以在基板上形成膜质随镀膜厚度变化的薄膜;对薄膜进行蚀刻,使得薄膜的侧向蚀刻速率随膜质变化,进而形成具有预定曲率的侧面的图案层。本发明还提供了一种薄膜。通过上述方式,能够通过膜质变化来控制薄膜的侧向蚀刻速率。
Description
技术领域
本发明涉及半导体制造领域,特别是涉及一种薄膜、图案层及其制造方法。
背景技术
在液晶显示面板或其他半导体制造工艺中,均需要基板上形成各种图案层,例如扫描线或数据线等线路。图案层的结构特征对后续工艺的影响极大。在通过镀膜以及蚀刻制作图案层的过程中,通常需要控制图案层的侧面曲率。现有技术中,通常都是使用固定的镀膜参数进行镀膜,导致镀出的薄膜的膜质沿厚度方向保持相同,进而其侧向蚀刻速率沿厚度方向也保持相同。因此,在对镀出的薄膜进行蚀刻以形成图案层的过程中,对于侧面曲率的控制往往通过改变蚀刻溶液、蚀刻设备及蚀刻工艺来实现。
以下利用图1~图2中所示的图案层剖面示意图来说明现有技术。
请参考图1,由于采用固定的镀膜参数进行镀膜,镀出的薄膜的膜质和侧向蚀刻速率沿厚度方向都保持相同,因此蚀刻后制成的图案层10的侧面11的曲率相对较小。请参考图2,由于侧面11的曲率相对较小,会导致在下一道制程中形成的薄膜13对图案层10的覆盖效果较差,且会出现在图案层10的侧向存在空隙12的情况,进而影响镀膜效果,降低了产品的良率。
因此,需要提供一种薄膜、图案层及其制造方法,以解决上述问题。
发明内容
本发明主要解决的技术问题是提供一种薄膜、图案层及其制造方法,以通过膜质变化来控制薄膜的侧向蚀刻速率。
为解决上述技术问题,本发明采用的一个技术方案是:提供了一种图案层的制造方法,包括:在基板上进行镀膜,同时控制镀膜参数随时间变化,以在基板上形成膜质随镀膜厚度变化的薄膜;对薄膜进行蚀刻,使得薄膜的侧向蚀刻速率随膜质变化,进而形成具有预定曲率的侧面的图案层。
其中,薄膜的晶粒尺寸随镀膜厚度在远离基板的方向上逐渐变小。
其中,镀膜参数包括基板的温度、基板周围的气体压力、溅镀功率或基板与靶材间的偏压。
其中,在基板上进行镀膜,同时控制镀膜参数随时间变化的步骤中,控制基板的温度随时间逐渐降低。
其中,在在基板上进行镀膜,同时控制镀膜参数随时间变化的步骤中,控制溅镀功率随时间逐渐降低。
其中,在在基板上进行镀膜,同时控制镀膜参数随时间变化的步骤中,控制基板与靶材间的偏压随时间逐渐降低。
其中,在在基板上进行镀膜,同时控制镀膜参数随时间变化的步骤中,控制基板周围的气体压力随时间逐渐升高。
其中,预定曲率的范围为30度~40度。
为解决上述技术问题,本发明采用的另一个技术方案是:提供了一种薄膜,该薄膜形成于一基板上,且薄膜的晶粒尺寸随镀膜厚度在远离基板的方向上逐渐变小。
为解决上述技术问题,本发明采用的另一个技术方案是:提供了一种图案层,该图案层形成于一基板上,且图案层的晶粒尺寸随镀膜厚度在远离基板的方向上逐渐变小。
本发明的有益效果是:区别于现有技术的情况,本发明的薄膜、图案层及其制造方法通过膜质变化来控制薄膜的侧向蚀刻速率。进一步,改善了图案层的侧面曲率小的问题,减少了产品的镀膜异常,提升了后续工艺的良率。
附图说明
图1-2是一种现有技术的图案层的剖面示意图;
图3是本发明薄膜一优选实施例的结构示意图;
图4-5是由图3所示的薄膜蚀刻而成的图案层的剖面示意图;
图6是图4-5所示的图案层的制造方法的流程图。
具体实施方式
请参见图3,图3是本发明薄膜一优选实施例的结构示意图。如图3所示,本发明的薄膜20形成于一基板21上,薄膜20优选是由同一材料形成。薄膜20的膜质随镀膜厚度变化。具体来说,薄膜20具有不同尺寸的晶粒22,这些晶粒22的尺寸随镀膜厚度d在远离基板21的方向上逐渐变小。其中,越靠近基板21的晶粒22的尺寸越大,越远离基板21的晶粒22的尺寸越小。由于晶粒22的尺寸会影响薄膜20的侧向蚀刻速率,晶粒22的尺寸越小则其侧向蚀刻速率越大,晶粒22的尺寸越大则其侧向蚀刻速率越小,由此该薄膜20的侧向蚀刻速率随镀膜厚度d变化。
图4是由图3所示的薄膜蚀刻而成的图案层的剖面示意图。如图3-4所示,由于薄膜20的侧向蚀刻速率受晶粒22的尺寸影响,越靠近基板21的晶粒22的尺寸越大且其侧向蚀刻速率越小,越远离基板21的晶粒22的尺寸越小且其侧向蚀刻速率越大。因此,由该薄膜20经蚀刻后制成的图案层23的侧面24的曲率相对较大。其中,侧面24的曲率范围优选为30度~40度。
请参考图5,由于侧面24的曲率相对较大,在下一道制程中形成的薄膜25可以对图案层23产生较好的覆盖效果,不会发生在图案层23的侧向产生空隙的情况,减少了产品的镀膜异常,提升了后续工艺的良率。
图6是图4-5所示的图案层的制造方法的流程图。如图6所示,该图案层的制造方法包括以下步骤:
S1:在基板上进行镀膜,同时控制镀膜参数随时间变化,以在基板上形成膜质随镀膜厚度变化的薄膜。该薄膜优选是由同一材料形成。此步骤镀出的薄膜的膜质随镀膜厚度变化。具体来说,薄膜的晶粒尺寸随镀膜厚度在远离基板的方向上逐渐变小。
由于在镀膜过程中,许多参数都会影响镀膜时的晶粒尺寸,这些镀膜参数主要包括基板的温度、基板周围的气体压力、溅镀功率或基板与靶材间的偏压。一般来说,基板温度越高、基板周围的气体压力越小、溅镀功率越大或者基板与靶材间的偏压越高都会使得晶粒的尺寸越大。因此,在本实施例中,通过控制基板的温度、溅镀功率或基板与靶材间的偏压随时间逐渐降低或者控制基板周围的气体压力随时间逐渐升高,均可以控制薄膜的晶粒尺寸在远离基板的方向上随镀膜厚度逐渐变小。
例如,当采用物理气相沉积技术时,随着镀膜时间的变化,基板的温度可以从850摄氏度至700摄氏度逐渐降低,溅镀功率可以从83KW至77KW逐渐降低。当采用化学气相沉积技术时,随着镀膜时间的变化,基板的温度可以从280摄氏度至270摄氏度逐渐降低,或者从360摄氏度至340摄氏度逐渐降低,基板周围的气体压力可以从1000mmtorr至2000mmtorr逐渐升高,溅镀功率可以从20KW至6KW逐渐降低。
因此,本发明采用随时间变化的镀膜参数进行镀膜,使得其膜质随镀膜厚度变化,从而控制薄膜的侧向蚀刻速率,进而获得侧面曲率相对较大的图案层。特别的,除了可以采用同一材料进行镀膜外,也可以采用不同的材料进行镀膜,以控制不同材料的薄膜之间具有不同的侧向蚀刻速率。
S2:对薄膜进行蚀刻,使得薄膜的侧向蚀刻速率随膜质变化,进而形成具有预定曲率的侧面的图案层。此步骤蚀刻后获得的图案层的技术细节可以参考图4-5所示的图案层,此处不再赘述。
本发明的薄膜、图案层及其制造方法通过膜质变化来控制薄膜的侧向蚀刻速率。进一步,改善了图案层的侧面曲率小的问题,减少了产品的镀膜异常,提升了后续工艺的良率。
以上所述仅为本发明的实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种图案层的制造方法,其特征在于,所述图案层的制造方法包括:
在基板上进行镀膜,同时控制镀膜参数随时间变化,以在所述基板上形成膜质随镀膜厚度变化的薄膜;
对所述薄膜进行蚀刻,使得所述薄膜的侧向蚀刻速率随所述膜质变化,进而形成具有预定曲率的侧面的图案层。
2.根据权利要求1所述的图案层的制造方法,其特征在于,所述薄膜的晶粒尺寸随所述镀膜厚度在远离所述基板的方向上逐渐变小。
3.根据权利要求1所述的图案层的制造方法,其特征在于,所述镀膜参数包括所述基板的温度、所述基板周围的气体压力、溅镀功率或所述基板与靶材间的偏压。
4.根据权利要求1所述的图案层的制造方法,其特征在于,在所述基板上进行镀膜,同时控制镀膜参数随时间变化的步骤中,控制所述基板的温度随时间逐渐降低。
5.根据权利要求1所述的图案层的制造方法,其特征在于,在所述在基板上进行镀膜,同时控制镀膜参数随时间变化的步骤中,控制溅镀功率随时间逐渐降低。
6.根据权利要求1所述的图案层的制造方法,其特征在于,在所述在基板上进行镀膜,同时控制镀膜参数随时间变化的步骤中,控制所述基板与靶材间的偏压随时间逐渐降低。
7.根据权利要求1所述的图案层的制造方法,其特征在于,在所述在基板上进行镀膜,同时控制镀膜参数随时间变化的步骤中,控制所述基板周围的气体压力随时间逐渐升高。
8.根据权利要求1所述的图案层的制造方法,其特征在于,所述预定曲率的范围为30度~40度。
9.一种薄膜,其特征在于,所述薄膜形成于一基板上,且所述薄膜的晶粒尺寸随镀膜厚度在远离所述基板的方向上逐渐变小。
10.一种图案层,其特征在于,所述图案层形成于一基板上,且所述图案层的晶粒尺寸随镀膜厚度在远离所述基板的方向上逐渐变小。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011102800281A CN102290336A (zh) | 2011-09-20 | 2011-09-20 | 一种薄膜、图案层及其制造方法 |
PCT/CN2011/080939 WO2013040821A1 (zh) | 2011-09-20 | 2011-10-18 | 一种薄膜、图案层及其制造方法 |
US13/379,350 US20130071618A1 (en) | 2011-09-20 | 2011-10-18 | Thin Film, Pattern Layer, And Manufacturing Method Thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011102800281A CN102290336A (zh) | 2011-09-20 | 2011-09-20 | 一种薄膜、图案层及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102290336A true CN102290336A (zh) | 2011-12-21 |
Family
ID=45336637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011102800281A Pending CN102290336A (zh) | 2011-09-20 | 2011-09-20 | 一种薄膜、图案层及其制造方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN102290336A (zh) |
WO (1) | WO2013040821A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014094328A1 (zh) * | 2012-12-21 | 2014-06-26 | 深圳市华星光电技术有限公司 | 镀膜方法及装置 |
CN109817600A (zh) * | 2017-11-22 | 2019-05-28 | 矽品精密工业股份有限公司 | 电子封装件及其制法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1716546A (zh) * | 2004-06-30 | 2006-01-04 | 台湾积体电路制造股份有限公司 | 介电层、其形成方法与具有此介电层的集成电路 |
CN101315958A (zh) * | 2008-07-15 | 2008-12-03 | 南开大学 | 高速沉积优质本征微晶硅薄膜的制备方法 |
CN101393865A (zh) * | 2007-09-17 | 2009-03-25 | 联华电子股份有限公司 | 超低介电常数介电层及其形成方法 |
CN101471286A (zh) * | 2007-12-28 | 2009-07-01 | 东部高科股份有限公司 | 用于形成半导体器件的金属线的方法 |
US20110123866A1 (en) * | 2009-09-03 | 2011-05-26 | Pan Lawrence S | Methods and systems for making electrodes having at least one functional gradient therein and devices resulting therefrom |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5721837A (en) * | 1980-07-15 | 1982-02-04 | Hitachi Ltd | Manufacture of plural layer wiring structure on integrated circuit |
JPS57149730A (en) * | 1981-03-12 | 1982-09-16 | Nec Corp | Manufacture of semiconductor device |
CN1263107C (zh) * | 2003-03-27 | 2006-07-05 | 友达光电股份有限公司 | 金属斜角蚀刻结构、源极/漏极与栅极结构及其制造方法 |
KR20110090056A (ko) * | 2010-02-02 | 2011-08-10 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 및 그 제조 방법 |
-
2011
- 2011-09-20 CN CN2011102800281A patent/CN102290336A/zh active Pending
- 2011-10-18 WO PCT/CN2011/080939 patent/WO2013040821A1/zh active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1716546A (zh) * | 2004-06-30 | 2006-01-04 | 台湾积体电路制造股份有限公司 | 介电层、其形成方法与具有此介电层的集成电路 |
CN101393865A (zh) * | 2007-09-17 | 2009-03-25 | 联华电子股份有限公司 | 超低介电常数介电层及其形成方法 |
CN101471286A (zh) * | 2007-12-28 | 2009-07-01 | 东部高科股份有限公司 | 用于形成半导体器件的金属线的方法 |
CN101315958A (zh) * | 2008-07-15 | 2008-12-03 | 南开大学 | 高速沉积优质本征微晶硅薄膜的制备方法 |
US20110123866A1 (en) * | 2009-09-03 | 2011-05-26 | Pan Lawrence S | Methods and systems for making electrodes having at least one functional gradient therein and devices resulting therefrom |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014094328A1 (zh) * | 2012-12-21 | 2014-06-26 | 深圳市华星光电技术有限公司 | 镀膜方法及装置 |
CN109817600A (zh) * | 2017-11-22 | 2019-05-28 | 矽品精密工业股份有限公司 | 电子封装件及其制法 |
Also Published As
Publication number | Publication date |
---|---|
WO2013040821A1 (zh) | 2013-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105609471B (zh) | 用于垂直nand孔蚀刻的镀覆金属硬掩模 | |
CN106796883A (zh) | 用于三维nand硬膜应用的纳米结晶金刚石碳膜 | |
JP5708095B2 (ja) | 偏光素子の製造方法 | |
US11694893B2 (en) | Semiconductor manufacturing parts comprising SiC deposition layer, and manufacturing method therefor | |
JP2008159740A (ja) | SiC単結晶の製造方法及びSiC単結晶の製造装置 | |
US9502571B2 (en) | Thin film layer and manufacturing method thereof, substrate for display and liquid crystal display | |
US20110195201A1 (en) | Method for making a nano-optical antenna array | |
CN103354206A (zh) | 过孔制作方法、显示面板制作方法及显示面板 | |
US9134559B2 (en) | Method for preparing conducting film on ultra-thin glass substrate, LCD substrate, liquid crystal panel and LCD device | |
CN102290336A (zh) | 一种薄膜、图案层及其制造方法 | |
US8549880B2 (en) | Method for producing polarizing element | |
WO2016134558A1 (zh) | 一种刻蚀方法及基板 | |
CN103094072A (zh) | 改善晶圆上栅极光刻关键尺寸均匀性的方法 | |
CN105070644B (zh) | 低应力氮化硅薄膜的成长方法 | |
CN104658939A (zh) | 用于自对准双构图技术的关键尺寸补偿方法 | |
CN203536375U (zh) | 边缘刻蚀装置 | |
CN106169414A (zh) | 一种应力可控型硅基薄膜的制备方法 | |
CN104617185B (zh) | 一种以绒面单晶硅片为基底的含硅量子点薄膜材料的制备方法 | |
US20130071618A1 (en) | Thin Film, Pattern Layer, And Manufacturing Method Thereof | |
TW201604632A (zh) | 銅導線結構及其製造方法 | |
WO2010082398A1 (ja) | 回折型光学部品の製造方法 | |
CN102931133A (zh) | 一种改善硅穿孔工艺中刻蚀均匀性的方法 | |
JP2009206517A (ja) | シリコンウェハ内の制御されたエッジ比抵抗 | |
CN105047544A (zh) | 低应力变化pecvd二氧化硅薄膜的制备方法 | |
CN104891428A (zh) | 三轴各向异性磁阻的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20111221 |