CN102270502B - 存储装置与相关方法 - Google Patents

Abstract

本发明提供一种存储装置与相关方法。存储装置中有多个为存储装置架构出常规存储空间的第一位元行与至少一备用的第二位元行，并将损坏的第一位元行的行地址记录为预设行地址。在读取某一字元列时，记录于第一位元行与第二位元行的数据会分别闩锁于第一闩锁区与第二闩锁区；在依序将各第一位元行的行地址作为存取行地址而将闩锁的读取数据输出时，若存取行地址符合预设行地址，则由第二闩锁区输出数据，否则由第一闩锁区输出数据。

Description

存储装置与相关方法

技术领域

本发明有关于一种存储装置与相关方法，尤指一种能修复/代替损坏的位元行以提升合格率的存储装置与相关方法。

背景技术

芯片是现代电子系统中最重要的硬件基础之一。由于芯片的功能越来越多元且越来越繁复，芯片中常须内建嵌入式的存储装置以支持芯片运作所需的存储空间。不过，芯片的合格率也会因存储装置的损坏而随之降低。

发明内容

本发明即是要提出一种可修复损坏的存储装置，以提升存储装置乃至于芯片整体的合格率。存储装置中用来架构常规存储空间的存储单元会排列为多个字元列与位元行。根据实务可发现，存储装置的损坏常发生在整个位元行上。譬如说，半导体制程中的微粒污染会使存储装置中的一整个位元行都损坏而无法正常地存取数据。本发明则提出架构简洁的电路以代替/修复此类损坏。

本发明的目的之一是提供一种存储装置，其设有多个第一位元行、至少一第二位元行、一第一闩锁区、一第二闩锁区、一切换电路与一地址比对器。这些第一位元行用以储存多个字元列。第一闩锁区耦接于这些第一位元行，用以闩锁这些字元列中r一选择字元列。各第二位元行用以储存多个位元；第二闩锁区则耦接各第二位元行，用以闩锁相关于该选择字元列的这些位元中的一位元。切换电路耦接于第一闩锁区及第二闩锁区，用以选择性地输出该选择字元列及该相关于该选择字元列的这些位元中的该位元。

切换电路根据一存取行地址与至少一预设行地址的比对结果而选择由该第一闩锁区与该第二闩锁区的其中之一输出位元。地址比对器耦接于切换电路，用以控制切换电路输出位元的选择；地址比对器依序将这些第一位元行的行地址作为存取行地址，并比对存取行地址与各预设行地址，使切换电路得以根据存取行地址与各预设行地址的比对结果而选择由第一闩锁区与第二闩锁区的其中之一输出位元。当存取行地址符合某一预设行地址时，切换电路由第二闩锁区输出位元，否则由第一闩锁区输出位元。在一实施例中，各预设行地址可被储存在一非挥发性存储体中。

在一实施例中，本发明可增设至少一备用的第二字元列与一第二切换电路，以修复/代替损坏的字元列。前述各字元列与各第二字元列分别有一对应的列地址；每一第二字元列中设有多个第三存储单元，每一第三存储单元记录一位元。当要根据一存取列地址存取前述这些字元列的其中之一时，若该存取列地址符合一预设列地址，第二切换电路使各第二字元列的其中之一被存取；若该存取列地址不符合该预设列地址，该第二切换电路使前述这些字元列的其中之一被存取。在一实施例中，各预设列地址可被储存在一非挥发性存储体中。

本发明的另一目的是提供一种存储装置，其设有多个第一位元行、至少一第二位元行、一切换电路、一第一闩锁区、一第二闩锁区与一地址比对器。该多个第一位元行中具有至少一特征行，储存多个字元列。该至少一第二位元行储存至少一特征行数据，对应于该至少一特征行。若欲被读取的一字元列对应于至少部分的该特征行，则切换电路由该至少一第二位元行输出至少部分该特征行数据。

第一闩锁区闩锁该欲被读取的该字元列；第二闩锁区闩锁该第二位元行中至少部分的该特征行数据，其中至少部分的该特征行数据对应于该欲被读取的一字元列。该切换电路选择性地由该第一闩锁区或该第二闩锁区输出数据。地址比对器耦接于该切换电路，储存有一特征行地址，对应于该特征行，依序比对这些存取行地址与该特征行地址以产生一比对结果，该切换电路系依照该比对结果而进行选择。

本发明的再一目的是提供一种应用于前述存储装置的方法，该存储装置包含有多个第一位元行，这些第一位元行具有至少一特征行，而该方法包含：设置一第二位元行，储存一特征行数据，对应于该特征行；读取一字元列；闩锁该字元列的多位元数据；闩锁该字元列对应的至少部分的该特征数据，其中至少部分的该特征数据互补于部分的这些位元数据；以及，当该字元列对应于至少部分的该特征行，则该第二位元行输出至少部分该特征行数据，也就是选择性地输出该至少部分的该特征数据或互补的部分这些位元数据。

本发明可先测试这些第一位元行，以在这些第一位元行中找出损坏的第一位元行，并将该损坏的第一位元行做为该特征行对应至该第二位元行。

在一实施例中，这些第一位元行形成多个字元列，这些字元列分别对应一字元列地址，该存储装置还包含至少一第二字元列，每一该第二字元列中设有多个第三存储单元，每一该第三存储单元记录一笔对应的数据；而该方法更包括：当要根据一存取列地址存取前述这些字元列的其中之一时，若该存取列地址符合一预设列地址，使该至少一第二字元列的其中之一被存取；若该存取列地址不符合该预设列地址，则使前述这些字元列的其中之一被存取。

本发明方法可先测试前述这些字元列，以在其中找出损坏的字元列，并将该损坏的字元列所对应的字元列地址记录为该预设列地址。

本发明的又一目的是提供一种应用于一存储装置的方法，包括：储存多个字元列于一主存储体；闩锁这些字元列中的一选择字元列；储存相关于这些字元列中多个位元于一冗余存储体；闩锁这些位元中一位元；以及选择性地输出该选择字元列及该闩锁的位元。

为了能更进一步了解本发明特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明，并非用来对本发明加以限制。

附图说明

图1与图2示意的是本发明存储装置两种实施例。

图3示意的是图1与图2中存储装置的运作流程实施例。

图4示意的是本发明存储装置的又一实施例。

主要元件符号说明

10、20、30 存储装置

100 流程

102-120 步骤

Y0-Y11、YRED、Y(0)、Y(n)-Y(N)、Y(f-1)-Y(f+1)、Y(f’-1)-Y(f’+1)、YR1-YR2位元行

X0-X1、Xm、XM、X(0)-X(M)、XRED、X(k-1)-X(k+1) 字元列

U(1，2)-U(M，8)、U(m，0)-U(m，11)、U(0，r1)-U(M，r1)、U(m，n)、U(rx，n)、U(rx，r1)-U(rx，r2)、U(rx，0)-U(rx，N)、U(m，r1)-U(m，r2)、U(m，0)-U(m，N) 存储单元

L1、L2 闩锁区

MUX、MUXx 切换电路

CP、CPx 地址比对器

D0-D11、D7d、D(0)-D(n)、D(f-1)-D(f+1)、D(f’-1)-D(f’+1)、D(f)d、D(f’)d、D(N)、Dm(0)-Dm(N)、Dk(0)-Dk(N)、Dk(n)d 数据

NVM、NVMx 非挥发性存储体

LU 闩锁单元

Yac 存取行地址

Yd、Yd1-Yd2 预设行地址

Xac 存取列地址

Xd 预设列地址

WCT 字元列控制信号

WCT 字元列控制信号

具体实施方式

请参考图1；其所示意的是本发明存储装置的一实施例10。存储装置10可设于一芯片中(未绘出)，具有多个存储单元，分别排列于多个位元行与多个字元列中；在图1的例子中，即是以位元行Y0至Y11代表多个位元行，以字元列X0、X1至Xm乃至于XM来代表多个字元列。位元行Y0至Y11中的每一个位元列具有多个存储单元；同一位元行的多个存储单元对应于同一个行地址，且分别对应于字元列X0至XM的其中之一。譬如说，存储单元U(1，2)、U(m，2)与U(M，2)均对应于位元行Y2的行地址，存储单元U(1，3)、U(m，3)与U(M，3)则对应至位元行Y3的行地址。在位元行Y2、Y3、Y7与Y8中的存储单元U(1，2)、U(1，3)、U(1，7)与U(1，8)对应于同一字元列X1，存储单元U(m，2)、U(m，3)、U(m，7)与U(m，8)则对应于同一字元列Xm，以此类推。上述各存储单元可分别记录/储存一位元的数据，集合字元列X0至XM、位元行Y0至Y11中的所有存储单元，便架构出存储装置10的常规存储空间，此常规存储空间可视为存储装置10的主存储体。举例来说，存储装置10可设置于一显示面板的控制/驱动芯片中，用以储存影像数据；针对影像数据中的每一扫描线，字元列X0至XM分别储存同一扫描线上各像素的像素数据(如三原色的色彩数据)。在控制显示面板进行显示时，就能以字元列为单位存取同一扫描线上的各个像素。

不过，就如前面讨论过的，半导体制程中的污染或失误会损坏一整个位元行，譬如说是使该位元行中的部份或全部的存储单元损坏而无法正常存取数据；连带地，芯片的合格率也就随之下降。为提高合格率，本发明一实施例在存储装置10中另设置有至少一个备用的位元行，亦可视为一冗余存储体；在图1的例子中即是以位元行YRED作为代表。位元行YRED中亦设有多个存储单元，如存储单元U(0，r1)、U(1，r1)、U(m，r1)至U(M，r1)等等，各存储单元亦储存一位元的数据；这些存储单元同样对应至位元行YRED的行地址，但分别对应至字元列X0、X1、Xm与XM。换句话说，字元列X0至XM中的每一个字元列不仅会对应多个分别属于位元行Y0至Y11的存储单元，还会对应位元行YRED中的存储单元。譬如说，位元行Y2、Y3、Y7、Y8的存储单元U(1，2)、U(1，3)、U(1，7)、U(1，8)与位元行YRED的存储单元U(1，r1)皆对应于同一字元列X1，位元行Y0至Y11的各个存储单元U(m，0)至U(m，11)与位元行YRED的存储单元U(m，r1)则对应于同一字元列Xm。

在本发明的一种实施例中，各存储单元可以是静态随机存取存储单元，譬如说是由6个晶体管形成的存储单元，其中2个晶体管作为闸通(pass gate)晶体管，另4个晶体管形成一对正回授的反相器，以双稳态运作来储存一位元的逻辑数据。对应同一字元列的存储单元受控于同一字元线，各存储单元的闸通晶体管可在同一字元线的控制下同时导通或不导通。对应同一位元行的存储单元则耦接至同一对位元线，各存储单元中的闸通晶体管可控制正回授反相器是否导通于此对位元线。

为控制位元行Y0至Y11以及位元行YRED的存取与运作，存储装置10中还设有两闩锁区L1及L2、一切换电路MUX(譬如说是一多工器)、一非挥发性存储体NVM与一地址比对器CP。切换电路MUX与地址比对器CP可实现本发明存储装置的修复机制；切换电路MUX耦接于闩锁区L1与闩锁区L2；地址比对器CP则耦接于切换电路MUX。针对位元行Y0至Y11，闩锁区L1中设有相同数目个对应的闩锁单元LU；针对备用的位元行YRED，闩锁区L2中也设有相同数目个对应的闩锁单元LU。当存储装置10读取同一字元列时，此字元列中属于位元行Y0至Y11的各个存储单元会将其数据储存/读取至闩锁区L1中的对应闩锁单元LU，对应位元行YRED的存储单元则将数据读取至闩锁区L2中的对应闩锁单元LU。

本发明存储装置修复机制的运作原理可描述如下。在修复机制运作时，可先针对各位元行Y0至Y11进行测试，以找出损坏的位元行，并将该损坏位元行所对应的行地址记录为一预设行地址Yd。在此，损坏的位元行即为一特征行，因此特征行系对应于预设行地址Yd。在图1的例子中，假设位元行Y7损坏(特征行为Y7)，位元行Y7的行地址即可被当作为预设行地址Yd而被储存在非挥发性存储体NVM中，而这个损坏的位元行Y7就会被对应至备用的位元行YRED，使预设行地址Yd对应于备用位元行YRED的行地址，由位元行YRED来代替/修复损坏的位元行Y7。

在决定以位元行YRED代替损坏位元行Y7后，每当存储装置10进行存取作业，便可依照对位元行Y7的存取而对应地对位元行YRED进行存取。举例来说，在将各位元的数据D0至D11写入至字元列Xm中分别属于位元行Y0至Y11的各个存储单元U(m，0)至U(m，11)时，当存储装置10在损坏位元行Y7的存储单元U(m，7)写入数据D7，相同的数据D7也会被写入至位元行YRED的存储单元U(m，r1)，如图1所示。由于位元行Y7损坏，写入至存储单元U(m，7)中的数据无法被正确地记录(故在图1中以数据D7d代表不正确的数据)，但位于位元行YRED的存储单元U(m，r1)会代替存储单元U(m，7)以记录正确的数据D7(意即特征行数据)。此例中，存储单元U(m，r1)中的数据互补于存储单元U(m，7)中的数据。换句话说，撇除损坏的位元U(m，7)中的错误数据，同一列中的存储单元U(m，0)~U(m，11)与存储单元U(m，r1)中的数据一起构成一笔完整的字元数据。

另一方面，当要读取并输出字元列Xm中分属于位元行Y0至Y11的各笔数据D0至D11时，位元行Y0至Y11的数据D0至D11(连同不正确的数据D7d)会被读取而闩锁在闩锁区L1中的各个对应闩锁单元LU中；类似地，位元行YRED中由存储单元U(m，r1)记录的数据D7则会被读取闩锁至闩锁区L2。在将闩锁的读取数据输出时，地址比对器CP会逐一将位元行Y0至Y11的行地址作为存取行地址Yac，并比对存取行地址Yac与预设行地址Yd(即损坏位元行Y7所对应的行地址)，切换电路MUX则根据比对结果而选择由闩锁区L1与闩锁区L2的其中之一输出数据。当存取行地址Yac为位元行Y0的行地址时，地址比对器CP比对出此存取行地址Yac不符合预设行地址Yd，故切换电路MUX由闩锁区L1中输出数据D0。依照位元行Y0、Y1、Y2、Y3至Y11的顺序，接下来地址比对器CP会以位元行Y1的列地址作为存取行地址Yac，并再度与预设行地址Yd进行比对。由于预设行地址Yd对应的是损坏的位元行Y7，故对应位元行Y1的存取行地址Yac再度与预设行地址Yd不相符，切换电路MUX继续由闩锁器L1中输出数据D1。以此类推，当地址比对器CP依序将位元行Y0至Y6的行地址与预设行地址Yd比对后，会控制切换电路MUX由闩锁区L1中依序输出数据D0至D6。

当地址比对器CP依前述顺序而将地址Y7的行地址当作存取行地址Yac时，地址比对器CP发现存取行地址Yac符合预设行地址Yd，代表要存取的位元行Y7是损坏的位元行，故在地址比对器CP的控制下，切换电路MUX改由闩锁区L2输出对应的数据D7，以代替损坏的数据D7d。也就是说，虽然损坏的数据D7d仍会被读取至闩锁区L1，但在地址比对器CP与切换电路MUX的运作下，由备用存储单元U(m，r1)中读取的正确数据D7会取代数据D7d而被输出。

在后续运作中，地址比对器CP依序将位元行Y8至Y11的行地址作为存取行地址Yac而和预设行地址Yd进行比对，并使切换电路MUX对应输出闩锁区L1中的数据D8至D11。经由上述运作，存储装置10就可依照位元行Y0至Y11的行地址顺序依序输出正确的数据D0至D11，不受位元行Y7损坏的影响。换句话说，在为存储装置10构筑主要存储空间的位元行Y0至Y11中，即使有一位元行发生了整行的损坏，存储装置10还是可以正常运作，使芯片的整体功能不受位元行损坏的影响，进而提升芯片的合格率。

本发明于存储装置10的技术精神可推广至另一实施例20，如图2所示。存储装置20中亦设有多个存储单元，排列为多个位元行(如位元行Y(0)、Y(n)乃至于Y(N)等等)与多个字元列(以字元列X(0)、X(1)至X(m)乃至于X(M)作为代表)。举例来说，存储单元U(m，n)对应于位元行Y(n)与字元列X(m)，用以储存一位元的数据。

为替代/修复位元行Y(0)至Y(N)中的损坏位元行，存储装置20中设有多个备用的位元行作为冗余存储体，在图2中以两个位元行YR1与YR2作为代表。位元行YR1与YR2中设有多个分别对应字元列X(0)至X(M)的存储单元；譬如说，位元行YR1中的存储单元U(m，r1)对应位元行YR1与字元列X(m)，位元行YR2中的存储单元U(m，r2)则对应位元行YR2与字元列X(m)。

类似于图1中的存储装置10，针对图2实施例中的位元行Y(0)至Y(N)与位元行YR1至YR2，存储装置20亦设有两闩锁区L1及L2、一切换电路MUX、一非挥发性存储体NVM与一地址比对器CP。针对位元行Y(0)至Y(N)，闩锁区L1中设有相同数目个对应的闩锁单元LU；针对备用的位元行YR1与YR2，闩锁区L2中也设有相同数目个对应的闩锁单元LU。切换电路MUX、地址比对器CP连同闩锁区L1及L2可组合为一数据重排模组。

本发明存储装置20的修复机制运作可描述如下。在修复机制运作时，可先针对各位元行Y(0)至Y(N)进行测试，以将损坏位元行所对应的行地址记录为预设行地址Yd。由于存储装置20有多个备用的位元行，故可在位元行Y(0)至Y(N)中代替/修复多个损坏的位元行。在第2图的例子中，假设位元行Y(f)与Y(f’)损坏(而成为两特征行)，这两个损坏的位元行Y(f)与Y(f’)就可分别以备用的位元行YR1与YR2来予以代替，而此代替/修复的对应关系可被储存在非挥发性存储体NVM中。其中，位元行Y(f)与Y(f’)的行地址可分别视为预设行地址Yd1与Yd2。

在决定以位元行YR1、YR2分别代替损坏位元行Y(f)与Y(f’)后，每当存储装置20进行存取作业，便可依照对位元行Y(f)与Y(f’)的存取而对应地对位元行YR1与YR2进行存取。举例来说，在将数据D(0)至D(N)写入至字元列X(m)中分别属于位元行Y(0)至Y(N)的各个存储单元时，当存储装置20将数据D(f)与D(f’)分别写入至损坏位元行Y(f)与Y(f’)中的存储单元，数据D(f)与D(f’)也会被分别写入至备用位元行YR1与YR2中的对应存储单元U(m，r1)与U(m，r2)，以代替位元行Y(f)与Y(f’)中未被正确记录的数据D(f)d与D(f’)d，如图2所示。

相对地，当要读取并输出字元列Xm中分属于位元行Y(0)至Y(N)的数据D(0)至D(N)时，位元行Y(0)至Y(N)的数据D(0)至D(N)(连同不正确的数据D(f)d与D(f’)d)会被读取而闩锁在闩锁区L1的各个闩锁单元LU；类似地，位元行YR1、YR2中由存储单元U(m，r1)与U(m，r2)记录的数据D(f)与D(f’)则会被读取至闩锁区L2的对应闩锁单元LU。在将闩锁的读取数据输出时，地址比对器CP会逐一将位元行Y(0)至Y(N)的行地址作为存取行地址Yac，并将存取行地址Yac和预设行地址Yd1/Yd2分别进行比对，以判断存取行地址Yac是否符合预设行地址Yd1与Yd2的其中之一。切换电路MUX则根据比对结果而选择由闩锁区L1与闩锁区L2的其中之一输出数据。

当地址比对器CP依序将为位元行Y(0)至Y(f-1)的行地址作为存取行地址Yac时，地址比对器CP比对出存取行地址Yac不符合预设行地址Yd1与Yd2的任何一个，故切换电路MUX由闩锁区L1中依序输出数据D(0)至D(f-1)。当地址比对器CP继续以位元行Y(f)的行地址作为存取行地址Yac并再度进行比对时，由于存取行地址Yac符合预设行地址Yd1，切换电路MUX就会改由闩锁器L2中输出数据D(f)，而不会输出闩锁器L1中的错误数据D(f)d。

接下来，地址比对器CP依序将位元行Y(f+1)至Y(f’-1)的列地址和两预设行地址Yd1、Yd2进行比对，并由切换电路MUX依序输出闩锁区L1中的对应数据D(f+1)至D(f’-1)。然后，地址比对器CP在将位元行Y(f’)的行地址作为存取行地址Yac时，由于存取行地址Yac符合预设行地址Yd2，故切换电路MUX改由闩锁区L2输出对应的数据D(f’)。

在后续运作中，地址比对器CP依序将位元行Y(f’+1)至Y(N)的行地址作为存取行地址Yac而和预设行地址Yd1/Yd2进行比对，使切换电路MUX对应输出闩锁区L1中的其余各笔数据D(f’+1)至D(N)。经由上述的运作，存取系统20可依照位元行Y(0)至Y(N)的行地址顺序依序输出正确的数据D(0)至D(N)，不受位元行Y(f)与Y(f’)损坏的影响。

延续图1与图2的实施例，本发明修复/代替损坏位元行的运作流程可用图3中的流程100来简要说明。流程100的主要步骤可描述如下。

步骤102：在芯片出厂前先对芯片中的存储装置进行测试，以检测是否有损坏的位元行，并找出损坏位元行的行地址，也决定要以哪些备用位元行来代替损坏的位元行。以第2图为例，进行完此步骤后可检测出位元行Y(f)与Y(f’)为损坏位元行，并分别以备用位元行YR1与YR2来进行取代/修复。

步骤104：在步骤102中得到的信息可记录/写入/烧录至芯片的非挥发性存储体NVM(第1、2图)，以将损坏位元行的行地址记录为预设行地址。承图2之例，就是将损坏位元行Y(f)与Y(f’)的行地址分别记录为预设行地址Yd1与Yd2。步骤102与104在芯片出厂前进行，可视为是实现本发明的前置作业。

步骤106：当芯片出厂后，每当芯片开始运作并开始存取其存储装置，就可进行步骤106，以根据非挥发性存储体NVM中记录的信息修复/代替损坏的位元行。当要对存储装置进行写入时，可继续进行至步骤108；若要进行读取，则进行至步骤110。

步骤108：进行数据逐个写入对应存储单元。此步骤包括：在将一数据写入损坏位元行的存储时，亦将该数据写入对应备用位元行的对应存储单元。以图2的例子而言，就是将数据D(0)至D(N)分别写入存储单元U(m，0)至U(m，N)。此外，当要将数据D(f)/D(f’)写入至损坏位元行Y(f)/Y(f’)中的存储单元U(m，f)/U(m，f’)，相同的数据D(f)/D(f’)也会写入至备用位元行YR1/YR2中的对应存储单元U(m，r1)/U(m，r2)。

步骤110：欲读取某字元，则存储装置由该字元列对应的各存储体单元中读取数据(位元)，并且将此等数据放入其对应的闩锁区L1。此外，在步骤108被储存在备用位元行对应存储单元的数据亦会被放入其对应的闩锁区L2。如图2的实施例所示，若要由存储装置中的某一字元列X(m)读取并输出数据，则各存储单元U(m，0)至U(m，N)所储存的数据D(0)至D(N)就会被读取并闩锁至闩锁区L1。备用位元行YR1与YR2的对应存储单元U(m，r1)与U(m，r2)亦将其储存的数据D(f)与D(f’)提供至闩锁区L2。

步骤112：设定预设行地址以供比对。此步骤中提供损坏位元行的行地址作为预设行地址。此外，地址比对器CP亦设定存取行地址Yac。譬如说，当步骤112启始时，存取行地址Yac可设定为位元行Y(0)所对应的行地址。当步骤112递回时，若先前进行步骤112时是以某一位元行Y(n)的行地址作为存取行地址Yac，再度进行步骤112时就可改将次一位元行Y(n+1)的行地址作为存取行地址Yac。

步骤114：将预设的行地址与现在存取位元行的行地址进行比对，以得知现在存取的行地址是否为损坏位元行对应的行地址。若现在存取之行地址与预设行地址相符，则进行步骤118，若否，则进行步骤116。再次以图2的实施例为例说明此步骤，其中地址比对器CP比对存取行地址Yac与记录的预设行地址Yd1/Yd2(也就是损坏位元行的行地址)。若存取行地址Yac与预设行地址Yd1或Yd2相同，则进行至步骤118；反之，若存取行地址Yac与每一预设行地址Yd1与Yd2皆不相同，则进行至步骤116。

步骤116：若步骤114中比对结果不符合，则进行此步骤，由对应于现存取的行地址的闩锁区L1将数据输出。举例来说，图2的切换电路MUX由闩锁区L1中将对应存取行地址Yac的数据输出。譬如说，若存取行地址Yac对应位元行Y(n)的地址，则切换电路MUX将闩锁区L1中的数据D(n)输出。

步骤118：若步骤114中比对结果相符合，则进行此步骤，由对应于预设行地址的闩锁区L2将数据输出。以图2为例来说，切换电路MUX由闩锁区L2中输出数据。譬如说，当存取行地址Yac对应至损坏的位元行Y(f)，切换电路MUX就会输出闩锁区L2中的数据D(f)。

步骤120：步骤116或步骤118完成后，进行步骤120。本步骤判断是否仍有次一位元行，以判断被读取的字元列中是否仍有数据待输出。若判断为是，则再次进行步骤112、114、116、118。举例来说，可在字元列X(m)中输出单一位元行所对应的一笔数据。若在字元列X(m)中还有对应其他位元行的数据待输出，则递回至步骤112；若字元列X(m)中对应所有位元行Y(0)至Y(N)的数据皆已输出，就可递回至步骤106。

请参考图4，其所示意的是本发明存储装置再一实施例30的示意图。存储装置30可设置于一芯片内，其以字元列X(0)至X(M)、位元行Y(0)至Y(N)中的多个存储单元(如存储单元U(m，0)至U(m，n)乃至于U(m，N)等等)来形成存储装置30的常规存储空间。类似于图2中的存储装置20，图4中的存储装置30亦设有备用的位元行(以位元行YR1、YR2代表)、闩锁区L1与L2、切换电路MUX、地址比对器CP与非挥发性存储体NVM，以修复/代替损坏的位元行。

另一方面，存储装置30还增设有备用的字元列(以字元列XRED代表)，并搭配一地址比对器CPx、一切换电路MUXx及一非挥发性存储体NVMx，以修复/代替损坏的字元列。备用的字元列XRED中亦设有多个分别对应位元行Y(0)至Y(N)的存储单元U(rx，0)至U(rx，N)，以及对应位元行YR1/YR2的存储单元U(rx，r1)/U(rx，r2)。存储装置30修复/代替损坏字元列的运作情形可描述如下。当芯片/存储装置30出厂前，可先对各字元列进行测试，检测出损坏的字元列；在第4图中即假设字元列X(k)为一损坏的字元列，并要以备用的字元列XRED来予以修复/代替。上述的对应关系可记录在非挥发性存储体NVMx中。

当芯片出厂后要开始运作并要依据一存取列地址Xac存取(读取及/或写入)存储装置30的对应字元列时，地址比对器CPx会依据非挥发性存储体NVMx中的记录将损坏字元列X(k)的列地址设为预设列地址Xd，并比对存取列地址Xac与预设列地址Xd。若存取列地址Xac不符合预设列地址Xd，代表欲存取的字元列并非损坏的字元列，故切换电路MUXx将一字元列控制信号WCT传输至存取列地址Xac所对应的字元列，让该列可被存取。举例来说，若存取列地址Xac对应的是字元列X(m)的列地址，且字元列X(m)并未损坏，字元列控制信号WCT就会使字元列X(m)中的各个存储单元U(m，0)至U(m，N)乃至于U(m，r1)与U(m，r2)都可被存取。譬如说，传输至字元列X(m)的字元列控制信号WCT可导通存储单元U(m，0)至U(m，N)、存储单元U(m，r1)至U(m，r2)中的闸通晶体管，使数据Dm(0)至Dm(N)可被写入至存储单元U(m，0)至U(m，N)，或是使各存储单元U(m，0)至U(m，N)、存储单元U(m，r1)至U(m，r2)可将其所储存的数据被读取至闩锁区L1与L2中的各对应闩锁单元LU。

相对地，若存取列地址Xac符合预设列地址Xd，代表欲存取的字元列是损坏的字元列X(k)。此时，地址比对器CPx就会使切换电路MUXx改将字元列控制信号WCT传输至字元列X(k)所对应的备用字元列XRED，使字元列XRED可被存取。也就是说，原本要写入至字元列X(k)的数据会被写入至字元列XRED中，要由字元列X(k)中读取的数据会改在字元列XRED中读取。

在存储装置30中，损坏字元列的修复/代替与损坏位元行的修复/代替可以一起运作。譬如说，假设字元列X(k)与位元行Y(n)是损坏的，且分别以备用的字元列XRED与备用的位元行YR1来修复/代替。当要将数据Dk(0)至Dk(N)写入至字元列X(k)中的各个位元行Y(0)至Y(N)时，地址比对器CPx与切换电路MUXx会使这些数据被写入至字元列XRED的各存储单元U(rx，0)至U(rx，N)；而在位元行的修复/代替机制运作下，写入至存储单元U(rx，n)的数据Dk(n)也会被写入至存储单元U(rx，r1)中。由于位元行Y(n)损坏，字元列XRED中对应位元行Y(n)的存储单元U(rx，n)也无法正确储存数据Dk(n)(在第4图中以数据Dk(n)d代表未被正确储存的数据Dk(n))；但是正确的数据Dk(n)仍会被储存在备用位元行YR1的对应存储单元U(rx，r1)中。当要读取并输出字元列X(k)中的数据时，地址比对器CPx与切换电路MUXx会使字元列XRED中对应位元行Y(0)至Y(N)的数据被读取闩锁至闩锁区L1，并使字元列XRED中对应位元行YR1、YR2的数据被读取至闩锁区L2。地址比对器CP与切换电路MUX则会在输出数据时以位元行YR1中的数据Dk(n)来取代损坏位元行Y(n)的不正确数据Dk(n)d。

在图1、2、4中所提及的非挥发性存储体NVM(与NVMx)可以用轵读存储体(ROM，Read-Only Memory)、单次烧录(OTP，One-Time Programming)存储体及/或电子熔丝(eFuse，electrical Fuse)存储体来实现，非挥发性存储体NVM与NVMx可以是同一非挥发性存储体的不同区块。地址比对器CP/CPx可用硬件或固件方式来实现；地址比对器CPx可以和列地址解码器整合在一起。本发明存储装置可广泛应用于各种芯片，譬如说是手持无线通讯电子装置的芯片。

总结来说，相较于已知技术，本发明可针对存储装置中整个损坏的位元行与字元列进行修复/代替，使存储装置的损坏不会影响芯片的正常运作，进而提升芯片的合格率。

综上所述，虽然，本发明已以较佳实施例揭示如下，然其并非用以限定发明，任何熟悉本技术领域者，在不脱离本发明的精神和范围内，当可以作各种更动与润饰，因此本发明的保护范围当由权利要求书来限定。

Claims (10)

1.一种存储装置，包含有：

多个第一位元行，用以储存多个字元列；

一第一闩锁区，耦接于这些第一位元行，用以闩锁这些字元列中的一选择字元列；

至少一第二位元行，用以储存多个位元；

一第二闩锁区，耦接于该至少一第二位元行，用以闩锁相关于该选择字元列的这些位元中的一位元；以及

一切换电路，耦接于该第一闩锁区及该第二闩锁区，用以选择性地输出该选择字元列及该相关于该选择字元列的这些位元中的该位元，

每一该第一位元行包含有多个第一存储单元，每一该第一存储单元记录一位元；同一第一位元行的这些第一存储单元对应于同一个行地址且分别相关于该多个字元列的其中之一；

每一该第二位元行包含有多个第二存储单元，每一该第二存储单元记录一位元，同一第二位元行的这些第二存储单元对应于同一个行地址，并分别相关于于这些字元列的其中之一；

该切换电路根据一存取行地址与至少一预设行地址的比对结果而选择由该第一闩锁区与该第二闩锁区的其中之一输出位元，

其中，该存储装置还包含：

一地址比对器，耦接于该切换电路，用以控制该切换电路输出位元的选择；该地址比对器依序将这些第一位元行的行地址作为该存取行地址，并比对该存取行地址与该至少一预设行地址，使该切换电路得以根据该存取行地址与该至少一预设行地址的比对结果而选择由该第一闩锁区与该第二闩锁区的其中之一输出位元。

2.如权利要求1的存储装置，其特征在于，当该存取行地址符合该至少一预设行地址的其中之一时，该切换电路由该第二闩锁区输出位元，否则由该第一闩锁区输出位元。

3.如权利要求1的存储装置，其特征在于，还包含：

一非挥发性存储体，用以储存该至少一预设行地址。

4.如权利要求1的存储装置，其特征在于，前述这些字元列分别对应一字元列地址，而该存储装置还包含：

至少一第二字元列，每一该第二字元列中设有多个第三存储单元，每一该第三存储单元记录一位元；以及

一第二切换电路；当要根据一存取列地址存取前述这些字元列的其中之一时，若该存取列地址符合一预设列地址，该第二切换电路使该至少一第二字元列的其中之一被存取；若该存取列地址不符合该预设列地址，该第二切换电路使前述这些字元列的其中之一被存取。

5.如权利要求4项的存储装置，其特征在于，还包含：

一非挥发性存储体，用以储存该预设列地址。

6.一种存储装置，包含有：

多个第一位元行，具有至少一特征行，储存多个字元列；

至少一第二位元行，储存至少一特征行数据，对应于该至少一特征行；

一切换电路，若欲被读取的一字元列对应于至少部分的该特征行，则由该至少一第二位元行输出至少部分该特征行数据；

一第一闩锁区，闩锁该欲被读取的该字元列；以及

一第二闩锁区，闩锁该第二位元行中至少部分的该特征行数据，其中至少部分的该特征行数据对应于该欲被读取的一字元列；

其中该切换电路选择性地由该第一闩锁区或该第二闩锁区输出数据，

其中，该欲被读取的该字元列具有多个存取位元，对应于多个存取行地址，而该存储装置还包含:

一地址比对器，耦接于该切换电路，储存有一特征行地址，对应于该特征行，依序比对这些存取行地址与该特征行地址以产生一比对结果，该切换电路依照该比对结果而进行选择。

7.一种应用于一存储装置的方法，该存储装置包含有多个第一位元行，这些第一位元行具有至少一特征行，而该方法包含有：

设置一第二位元行，储存一特征行数据，对应于该特征行；

读取一字元列；

闩锁该字元列的多位元数据；

闩锁该字元列对应的至少部分的该特征数据，其中至少部分的该特征数据互补于部分的这些位元数据；以及

选择性地输出该至少部分的该特征数据或互补的部分这些位元数据；

当该字元列对应于至少部分的该特征行，则该第二位元行输出至少部分该特征行数据，其中，该存储装置还包含一第一闩锁区以闩锁该字元列的这些位元数据与一第二闩锁区以闩锁至少部分的该特征数据；每一该第一位元行包含有多个第一存储单元，每一该第一存储单元记录一笔对应的位元数据；每一该第二位元行包含有多个第二存储单元；同一第一位元行的这些第一存储单元对应于同一个行地址且分别对应于多个字元列的其中一位元数据；同一第二位元行的这些第二存储单元对应于同一个行地址；其中选择性地输出该至少部分的该特征数据或互补的部分这些位元数据包含：

当要由这些第一位元行的其中之一输出数据时，依序以这些第一位元行的行地址作为一存取行地址，并将该第二位元行的行地址作为一预设行地址对应于该特征行；

比对该存取行地址与该预设行地址以获得一比对结果；以及

根据该比对结果而选择由该第一闩锁区与该第二闩锁区的其中之一输出数据；当该存取行地址符合该至少一预设行地址的其中之一时，由该第二闩锁区输出数据，否则由该第一闩锁区输出数据。

8.如权利要求7的方法，其特征在于，这些第一位元行形成多个字元列，这些字元列分别对应一字元列地址，该存储装置还包含至少一第二字元列，每一该第二字元列中设有多个第三存储单元，每一该第三存储单元记录一笔对应的数据；而该方法更包含：

当要根据一存取列地址存取前述这些字元列的其中之一时，若该存取列地址符合一预设列地址，使该至少一第二字元列的其中之一被存取；若该存取列地址不符合该预设列地址，则使前述这些字元列的其中之一被存取。

9.如权利要求7的方法，其特征在于，还包含：

测试前述这些字元列，以在其中找出损坏的字元列，并将该损坏的字元列所对应的字元列地址记录为该预设列地址。

10.如权利要求7的方法，其特征在于，还包含：

测试这些第一位元行，以在这些第一位元行中找出损坏的第一位元行，并将该损坏的第一位元行做为该特征行对应至该第二位元行。