CN102265263A - 总线控制器及初始引导程序的修补方法 - Google Patents

总线控制器及初始引导程序的修补方法 Download PDF

Info

Publication number
CN102265263A
CN102265263A CN2009801524938A CN200980152493A CN102265263A CN 102265263 A CN102265263 A CN 102265263A CN 2009801524938 A CN2009801524938 A CN 2009801524938A CN 200980152493 A CN200980152493 A CN 200980152493A CN 102265263 A CN102265263 A CN 102265263A
Authority
CN
China
Prior art keywords
mentioned
patch code
bootstrap
built
rom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801524938A
Other languages
English (en)
Inventor
前田太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102265263A publication Critical patent/CN102265263A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1417—Boot up procedures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G06F8/66—Updates of program code stored in read-only memory [ROM]

Abstract

一种在内置ROM的初始引导程序的不良状况发生时不进行屏蔽修正、能够进行初始引导程序的修正的总线控制器，具备：起动模式确认电路(32)，根据来自外部端子(6)的起动模式信息，判断是否需要初始引导程序(31)的一部分的更换；补丁代码转送定序器(33)，在判断为需要的情况下，控制从外部存储器的补丁代码(42)的转送；补丁代码缓存(34)，将被转送的上述补丁代码保存；以及缓存·内置ROM访问控制电路(35)，根据包含在上述补丁代码中的信息，检测需要更换的上述初始引导程序在ROM中的地址，在处理器(2)发出了向上述初始引导程序的对应地址的访问的情况下，通过向上述补丁代码缓存发出该访问，进行上述初始引导程序的更换。

Description

总线控制器及初始引导程序的修补方法
技术领域
本发明涉及搭载在系统LSI中的总线控制器，特别涉及在具有内置ROM引导模式的系统LSI中、对初始引导程序(initial boot program)适用补丁(patch)的方法及装置。
背景技术
以往，有由对系统进行控制的主程序及通过主程序而被参照的安装在ROM中的程序所控制的系统。作为在这些程序中发生不良状况的情况下的对应方法，在实施这样的程序的更换的情况下，使处理器的访问地址跳跃(jump)以使得不进行向需要更换的程序区域的访问，通过在跳跃目的地对主程序追加安装用于安装新程序的补丁适用程序，实施处理器执行的程序的更换(例如参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2005-63311号公报
发明概要
发明要解决的技术问题
但是，近年来，以通过使外部存储器仅为主程序用的闪存(flash)而带来的成本竞争力强化为目的，要求具备内置ROM引导模式的系统LSI开发，该内置ROM引导模式是指，将系统的初始引导程序搭载在内置于系统LSI中的ROM中、在系统初始引导时处理器从搭载在内置ROM中的初始引导程序进行引导的模式。但是，因为该初始引导程序是在主程序执行前被处理、且该初始引导程序是烧入到ROM中的程序，所以在发现了不良状况的情况下不能通过之后的补丁适用来避免，在不良状况发生时必须进行屏蔽(mask)修正，以修正成本为首的事业冲突非常大。
发明内容
本发明是鉴于这样的情况而做出的，目的是提供一种搭载在具有内置ROM引导模式的系统LSI中的总线控制器等，能够实现内置在系统LSI中的初始引导程序的修正。
解决技术问题所采用的手段
为了达到上述目的，有关本发明的总线控制器，搭载在具有内置ROM引导模式的系统LSI中，该内置ROM引导模式是内置在上述系统LSI中的处理器从安装在内置于上述系统LSI中的ROM中的初始引导程序来起动的模式，该总线控制器的特征在于，具备：起动模式确认电路，根据通过上述系统LSI的外部端子的状态而设定的起动模式信息，判断是否需要上述初始引导程序的一部分的更换；补丁代码转送定序器，在上述起动模式确认电路中判断为需要进行上述初始引导程序的更换的情况下，控制来自外部存储器的规定地址的补丁代码的转送；补丁代码缓存，保存通过上述补丁代码转送定序器而转送的上述补丁代码；以及访问控制电路，根据包含在上述补丁代码中的信息，检测需要更换的上述初始引导程序在上述ROM中的地址，在上述处理器发出了向上述初始引导程序的对应地址的访问的情况下，通过向上述补丁代码缓存发出该访问，进行上述初始引导程序的更换。由此，将初始引导程序中的不良状况部位替换为被从外部存储器取入到总线控制器中的补丁程序而执行，所以即使是具有内置ROM引导模式的系统LSI，也能够不进行其内置ROM的屏蔽修正而对初始引导程序适用补丁。
此外，也可以是以下的结构：在上述补丁代码中，包含表示该补丁代码的转送大小的转送大小信息；上述补丁代码转送定序器具备通过参照上述补丁代码的转送大小信息来判断上述补丁代码的转送大小的功能，根据保存在上述补丁代码中的转送大小信息进行与上述初始引导程序的更换量相应的转送。由此，根据转送大小信息进行与上述内置ROM程序的更换量相应的转送，能够削减不必要的转送时间。
此外，也可以是以下的结构：在上述补丁代码中，包含表示该补丁代码的转送定时的转送定时信息；上述补丁代码转送定序器具备通过参照上述补丁代码的转送定时信息来判断上述补丁代码的转送定时的功能，将保存在上述补丁代码缓存中的补丁代码动态地更新。由此，将保存在上述补丁代码缓存中的数据动态地更新，实现上述补丁代码缓存的小容量化，削减不必要的转送时间。
此外，也可以是以下的结构：在上述初始引导程序中，包含使上述补丁代码转送定序器起动的命令；上述补丁代码转送定序器搭载有通过上述处理器的控制也能够起动的接口(I/F)，如果经由该I/F从上述处理器接受起动指示，则开始上述补丁代码的转送。由此，没有起动模式的确认而实现内置ROM数据的更换。
此外，也可以是以下的结构：上述访问控制电路具备判断被转送的上述补丁代码的有效及无效的功能，仅在被转送的上述补丁代码的数据表示有效的情况下进行上述初始引导程序的更换。由此，不需要通过外部端子进行的补丁代码有无的判断。
此外，也可以是以下的结构：上述访问控制电路对于在由上述补丁代码转送定序器进行的上述补丁代码的转送处理期间中发生的来自上述处理器的访问，通过在转送处理期间中对上述处理器进行循环命令的发送，对上述处理器发出等待控制。由此，通过在补丁代码转送处理期间中对处理器安全地发出等待控制，能够避免超时的发生。
另外，本发明不仅能够作为总线控制器实现，也能够作为具有内置ROM引导模式的系统LSI中的初始引导程序的修补方法来实现。
发明效果
通过搭载有关本发明的总线控制器，无需作为以往的补丁处理的主要方法的、对不能避免主程序中的不良状况的搭载在内置于系统LSI中的ROM中的系统的初始引导程序进行的屏蔽修正，而能够以低成本进行修正。即，在具有内置ROM引导模式的系统LSI中，能够不进行屏蔽修正、而对初始引导程序适用补丁。进而，由于也能够适用于向初始引导程序进行功能追加的目的，所以带来作为同一系统LSI的产品的长寿命化。
附图说明
图1是表示本发明的实施方式的总线控制器的结构的一例的框图。
图2是表示本发明的实施方式的总线控制器的动作的一例的时序图。
图3是表示补丁代码的数据结构例的图。
图4是表示作为本发明的总线控制器的扩展功能的转送大小解析的动作的一例的时序图。
图5是表示补丁代码的其他数据结构例的图。
图6是表示作为本发明的总线控制器的扩展功能的转送定时解析的动作的一例的时序图。
图7(a)是表示补丁代码的其他数据结构例的图，图7(b)是表示使用该补丁代码的有关本发明的总线控制器的动作例的流程图。
图8是表示包含在初始引导程序中的命令列的例子的图。
具体实施方式
以下，对本发明的实施方式进行说明。
图1是表示使用搭载本发明的实施方式的总线控制器3的系统LSI1而得的系统结构的一例的框图。使用图1，对有关本发明的总线控制器3的概略结构及动作进行说明。
对使用搭载有有关本发明的总线控制器3的系统LSI1而得的系统结构例和起动序列的概要进行说明。该例所示的系统LSI1搭载有对系统LSI1整体进行控制的处理器2和有关本发明的总线控制器3。总线控制器3是搭载在具有内置ROM引导模式的系统LSI1中的总线控制器，该内置ROM引导模式是从安装在内置于系统LSI1中的ROM(Read Only Memory)中的初始引导程序31起动的模式，所述总线控制器3具备的结构为，除了包含保存在内置ROM中的初始引导程序31的以往的总线控制器以外、还追加了起动模式确认电路32、补丁代码(patch code)转送定序器(sequencer)33、补丁代码缓存34和缓存·内置ROM访问控制电路35。作为使用搭载本发明的实施方式的总线控制器3的系统LSI1而得的系统，有将保存有主程序41的外部FLASH存储器4与主存储器5连接的系统。作为系统的起动的流程，是指如下流程，即：如果复位被解除，则首先处理器2执行搭载在内置ROM中的初始引导程序31、将主程序41向主存储器5转送，然后，处理器2通过执行转送给主存储器5的主程序来控制系统整体。
对有关本发明的总线控制器3具备的构成单元进行说明。
起动模式确认电路32根据通过系统LSI1的外部端子6的状态而设定的起动模式信息，判断是否需要初始引导程序31的一部分的更换。在起动模式确认电路32判断为需要初始引导程序31的部分更换的情况下，起动模式确认电路32向补丁代码转送定序器33发送用来将补丁代码42向补丁代码缓存34转送的起动信号，该补丁代码42位于外部FLASH存储器4的特定区域中且包含更换用程序。
补丁代码转送定序器33接受来自起动模式确认电路32的起动信号(即补丁代码转送请求)，在处理器2的起动前取得位于外部FLASH存储器4的特定区域中的补丁代码42，解析补丁代码42的头，将程序向补丁代码缓存34转送。在补丁代码42的转送期间中，该补丁代码转送定序器33通过对处理器2进行循环命令的发送而对处理器2发出等待控制。具体而言，在补丁代码42的转送期间中，该补丁代码转送定序器33对于处理器2，通过等待、循环命令的发送，向缓存·内置ROM访问控制电路35通知访问等待请求，以使得采取处理器不会挂起(hang)(或超时)那样的行为，如果转送完成，则许可由处理器2进行的向初始引导程序31的访问。保存有补丁代码42的地址通过补丁代码转送定序器33的安装时的约定来规定。适用从初始引导程序31向补丁代码42的更换的初始引导程序的地址通过作为补丁代码42的头部而赋予的地址信息来规定。补丁代码转送定序器33将包括头部的补丁代码42分离为程序部和头部，其中，头部包含地址信息。程序部保存在补丁代码缓存34中。关于头部，由补丁代码转送定序器33作为控制信息而保持，将位于头部中的地址信息作为向补丁代码缓存34的更换访问所用到的地址信息来向缓存·内置ROM访问控制电路35发送。
补丁代码缓存34是保存补丁代码42的程序部的缓存。通过补丁代码转送定序器33保存补丁代码42的程序部。保存的补丁代码42的程序部基于缓存·内置ROM访问控制电路35的访问判断，通过处理器2而被访问。
缓存·内置ROM访问控制电路35基于来自补丁代码转送定序器33的用于更换访问的地址信息来解析来自处理器2的访问，在来自处理器2的访问命中于补丁适用地址的情况下，作为更换访问而发出向补丁代码缓存34的访问，在没有命中于补丁适用地址的情况下，发出向初始引导程序31的访问。此外，检测在由补丁代码转送定序器33进行的补丁代码42的转送期间中所发送的访问等待请求，在有访问等待请求的期间中对处理器2发送等待·循环命令。
使用图2说明以上的一系列的动作。从T0到T1的期间是对系统LSI1施加了复位的状态。在该期间中，将意味着有补丁代码的信息设定在外部端子6中。在紧接着作为复位解除定时的T1之后，将表示有补丁代码的信息传递给起动模式确认电路32，之后在T2的定时起动补丁代码转送定序器33。起动后的补丁代码转送定序器33随时取得保存在外部FLASH存储器4中的补丁代码42，在到T3为止的期间中进行包括补丁地址的头解析、和程序的向补丁代码缓存34的保存。在此期间中，复位解除后的处理器2为了初始引导程序31的取得而发出对地址A0的访问，但缓存·内置ROM访问控制电路35对处理器发出意味着等待·循环处理的命令，从而处理器2反复进行向地址A0的访问。补丁代码转送定序器33在T3的定时结束从补丁代码42的补丁地址的取得和程序的向补丁代码缓存34的保存，对缓存·内置ROM访问控制电路35通知补丁地址和转送完成。被通知了补丁代码42的转送完成的缓存·内置ROM访问控制电路35结束对处理器2的等待·循环处理，基于来自处理器2的访问地址与从补丁代码转送定序器33提示的补丁地址的比较，将处理器2的访问切换为初始引导程序31或补丁代码缓存34中的某个。通过以上那样的序列，实现对初始引导程序31的补丁适用(更换)。
接着，对本实施方式的总线控制器3具备的附加的功能进行说明。
补丁代码转送定序器33也可以具备判断转送的补丁代码大小的功能。在此情况下，如图3所示，作为由头部42a和程序部42b构成的补丁代码42的头部42a，不仅预先赋予补丁地址(上述的地址信息(补丁适用地址))，还预先赋予规定补丁代码大小的信息(转送大小信息；图中的“补丁代码大小”)。补丁代码转送定序器33具备检测该补丁代码大小信息、将需要的最小限度的补丁代码向补丁代码缓存34转送的动作模式。通过具备该动作模式，作为补丁代码，能够仅进行所需要的数据转送，不需要进行在补丁适用中不需要的多余的数据转送，所以带来系统的起动时间的缩短。图2中的T2到T3的期间是补丁代码转送时间，但如图4所示，通过在补丁代码取得时取得补丁代码的大小信息、进行需要的大小的数据转送，从而能够将在固定大小转送时为T3的定时的补丁代码转送完成时间缩短为T3′。
此外，补丁代码转送定序器33也可以具备判断补丁代码42的转送定时、自发地开始补丁代码42的转送的功能。这里，设想在补丁代码42中保存有多个对于初始引导程序31的多处的程序的替换、或者多个功能追加的程序。在此情况下，如图5所示，在补丁代码42的头部42a中，作为表示补丁代码42的转送定时的转送定时信息，包括：包含在补丁代码42中的这些多个功能的程序A、B、C(图中的“补丁代码A、补丁代码B、补丁代码C”)的补丁地址PA-A、PA-B、PA-C；补丁代码大小PS-A、PS-B、PS-C；补丁代码转送开始地址PT-A、PT-B、PT-C；补丁代码FLASH内部地址PF-A、PF-B、PF-C。首先，补丁代码转送定序器33解析头信息，取得补丁地址、补丁代码大小、补丁代码转送开始地址，除了补丁地址以外，还将补丁代码转送开始地址信息向缓存·内置ROM访问控制电路35通知。补丁代码转送开始地址用于，在来自处理器2的访问到达由补丁代码转送开始地址所表示的地址的情况下开始补丁代码的转送。被通知了补丁代码转送开始地址的缓存·内置ROM访问控制电路35，在来自处理器2的访问地址命中于补丁代码转送开始地址的情况下，进入到等待·循环处理。而且，将补丁代码转送起动请求与命中的地址信息一起向补丁代码转送定序器33发送。接受到地址信息和补丁代码转送起动请求的补丁代码转送定序器33，作为对应的补丁代码而从补丁代码FLASH内部地址转送补丁代码，转送量为补丁代码大小的量。
图6是表示上述那样的转送定时解析的动作的一例的时序图。在T2的定时被起动的补丁代码转送定序器33仅进行补丁代码42的头部42a的转送，取得包含在补丁代码42的头部42a中的转送定时信息。然后，在T4的定时，处理器2的访问地址与补丁代码转送开始地址一致，缓存·内置ROM访问控制电路35对于处理器2进入到等待·循环处理，起动补丁代码转送定序器33。补丁代码转送定序器33在T5的定时完成以处理器2的访问地址、补丁代码转送开始地址和起动请求为基础的补丁代码A的向补丁代码缓存34的转送，从而向缓存·内置ROM访问控制电路35提示补丁地址，进行补丁代码的适用。然后，在T6的定时，如果到达第2补丁代码转送开始地址，则缓存·内置ROM访问控制电路35再次转移到等待·循环处理，补丁代码转送定序器33进行补丁代码B的转送，以下同样地进行补丁代码的适用。通过具备该模式，能够实现小容量的补丁代码缓存中的多个补丁适用。此外，由于仅在需要的情况下进行补丁代码的转送，所以与将补丁代码的转送统一进行的情况相比能够实现数据转送时间的缩短，其中，该需要的情况是指存在仅在系统LSI1的某一部分的模式使用时才需要的补丁代码的情况等。
此外，补丁代码转送定序器33也可以具备判断各个补丁代码的有效及无效的功能。在此情况下，如图7(a)的补丁代码42的数据结构图所示，在补丁代码42的头部42a中预先包含表示各个补丁代码的有效/无效的标志。在补丁代码转送定序器33检测到表示补丁代码的无效的标志的情况下，补丁代码转送定序器33不对缓存·内置ROM访问控制电路35提示对应的补丁地址。即，如图7(b)所示的流程图那样，通过具备仅在被转送的上述补丁代码的数据表示有效的情况下(S1)进行上述初始引导程序的更换(S2)的模式，从而不需要由外部端子6进行的补丁代码有无的判断，所以能够实现外部端子6的分配及判断电路的削减。但是，在没有补丁代码的情况下也必定发生补丁代码转送。
此外，补丁代码转送定序器33也可以具备能够从处理器2起动的接口(I/F)部。即，补丁代码转送定序器33搭载有受理来自处理器2的起动指示的I/F部，如果经由该I/F部从处理器2接受起动指示，则可以开始补丁代码的转送。通过具备该模式(I/F部)、并且如图8所示那样在初始引导程序31中搭载补丁代码转送定序器33的起动命令31a，从而不需要由外部端子6进行的补丁代码有无的判断，所以能够实现外部端子6的分配及判断电路的削减。但是，在没有补丁代码的情况下也必定发生补丁代码转送。
以上，对于有关本发明的总线控制器，基于实施方式进行了说明，但本发明并不限定于该实施方式。例如，上述的总线控制器补丁具备的附加的功能、即代码的转送大小的判断、补丁代码的转送定时的判断、能够从处理器起动的I/F、补丁代码的有效及无效的判断等，既可以全部安装，也可以以任意的组合安装。
此外，在本实施方式中，总线控制器3具备保存有初始引导程序31的内置ROM，但这样的内置ROM只要内置在系统LSI1中就可以，不需要必须内置在总线控制器3中。
工业实用性
有关本发明的总线控制器，作为搭载在系统LSI中的总线控制器、特别是作为在具有内置ROM引导模式的系统LSI中、为了能够实现对不能进行主程序中的补丁适用的初始引导程序的补丁适用而具有内置ROM引导模式的系统LSI等中搭载的总线控制器，具有实用性。
标号说明
1系统LSI
2处理器
3总线控制器
4外部FLASH存储器
5主存储器
6外部端子
31初始引导程序
31a补丁代码转送定序器起动命令
32起动模式确认电路
33补丁代码转送定序器
34补丁代码缓存
35缓存·内置ROM访问控制电路
41主程序
42补丁代码
42a头部
42b程序部

Claims (7)

1.一种总线控制器，搭载在具有内置ROM引导模式的系统LSI中，该内置ROM引导模式是内置在上述系统LSI中的处理器从安装在内置于上述系统LSI中的只读存储器即ROM中的初始引导程序来起动的模式，该总线控制器的特征在于，具备：
起动模式确认电路，根据通过上述系统LSI的外部端子的状态而设定的起动模式信息，判断是否需要上述初始引导程序的一部分的更换；
补丁代码转送定序器，在上述起动模式确认电路中判断为需要进行上述初始引导程序的更换的情况下，控制来自外部存储器的规定地址的、包含更换用程序的补丁代码的转送；
补丁代码缓存，保存通过上述补丁代码转送定序器而转送的上述补丁代码；以及
访问控制电路，根据包含在上述补丁代码中的信息，检测需要更换的上述初始引导程序在上述ROM中的地址，在上述处理器发出了向上述初始引导程序的对应地址的访问的情况下，通过作为该访问的更换访问而发出向上述补丁代码缓存的访问，从而进行上述初始引导程序的更换。
2.如权利要求1所述的总线控制器，其特征在于，
在上述补丁代码中，包含表示该补丁代码的转送大小的转送大小信息；
上述补丁代码转送定序器具备通过参照上述补丁代码的转送大小信息来判断上述补丁代码的转送大小的功能，根据保存在上述补丁代码中的转送大小信息进行与上述初始引导程序的更换量相应的转送。
3.如权利要求1或2所述的总线控制器，其特征在于，
在上述补丁代码中，包含表示该补丁代码的转送定时的转送定时信息；
上述补丁代码转送定序器具备通过参照上述补丁代码的转送定时信息来判断上述补丁代码的转送定时的功能，将保存在上述补丁代码缓存中的补丁代码动态地更新。
4.如权利要求1～3中任一项所述的总线控制器，其特征在于，
在上述初始引导程序中，包含使上述补丁代码转送定序器起动的命令；
上述补丁代码转送定序器搭载有受理来自上述处理器的起动指示的接口部，如果经由该接口部从上述处理器接受起动指示，则开始上述补丁代码的转送。
5.如权利要求1～4中任一项所述的总线控制器，其特征在于，
上述访问控制电路具备判断被转送的上述补丁代码的有效及无效的功能，仅在被转送的上述补丁代码的数据表示有效的情况下进行上述初始引导程序的更换。
6.如权利要求1～5中任一项所述的总线控制器，其特征在于，
上述访问控制电路，对于在由上述补丁代码转送定序器进行的上述补丁代码的转送处理期间发生的来自上述处理器的访问，通过在转送处理期间中对上述处理器进行循环命令的发送，对上述处理器发出等待控制。
7.一种初始引导程序的修补方法，在具有内置ROM引导模式的系统LSI中对初始引导程序进行更换，该内置ROM引导模式是内置在系统LSI中的处理器从安装在内置于上述系统LSI中的ROM中的上述初始引导程序来起动的模式，该初始引导程序的修补方法的特征在于，具备以下步骤：
判断是否需要上述初始引导程序的一部分的更换；
在判断为需要上述初始引导程序的更换的情况下，从外部存储器的规定地址读出包含更换用程序的补丁代码，将该补丁代码向补丁代码缓存转送；以及
根据包含在上述补丁代码中的信息，检测需要更换的上述初始引导程序在上述ROM中的地址，在上述处理器发出了向上述初始引导程序的对应地址的访问的情况下，通过作为该访问的更换访问而发出向上述补丁代码缓存的访问，从而进行上述初始引导程序的更换。
CN2009801524938A 2008-12-24 2009-10-09 总线控制器及初始引导程序的修补方法 Pending CN102265263A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-328851 2008-12-24
JP2008328851 2008-12-24
PCT/JP2009/005267 WO2010073444A1 (ja) 2008-12-24 2009-10-09 バスコントローラ及び初期ブートプログラムのパッチ方法

Publications (1)

Publication Number Publication Date
CN102265263A true CN102265263A (zh) 2011-11-30

Family

ID=42287108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801524938A Pending CN102265263A (zh) 2008-12-24 2009-10-09 总线控制器及初始引导程序的修补方法

Country Status (4)

Country Link
US (1) US20110252413A1 (zh)
JP (1) JPWO2010073444A1 (zh)
CN (1) CN102265263A (zh)
WO (1) WO2010073444A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104981778A (zh) * 2013-02-22 2015-10-14 马维尔国际贸易有限公司 修补只读存储器的引导代码
CN113050977A (zh) * 2019-12-27 2021-06-29 武汉斗鱼网络科技有限公司 一种数据处理的方法及系统

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6138482B2 (ja) * 2012-12-25 2017-05-31 Ｎｅｃエンジニアリング株式会社 組み込みシステム
US9471785B2 (en) * 2013-08-30 2016-10-18 Freescale Semiconductor, Inc. Systems and methods for secure boot ROM patch
US9547489B2 (en) * 2014-03-31 2017-01-17 Qualcomm Incorporated System and method for modifying a sequence of instructions in a read-only memory of a computing device
US20150286823A1 (en) * 2014-04-07 2015-10-08 Qualcomm Incorporated System and method for boot sequence modification using chip-restricted instructions residing on an external memory device
KR101802177B1 (ko) 2016-03-04 2017-11-28 주식회사 큐셀네트웍스 소형 셀에서의 프로세서 부팅을 위한 장치 및 방법
KR102629408B1 (ko) * 2017-02-01 2024-01-24 삼성전자주식회사 반도체 시스템 및 반도체 장치의 동작 방법
US10990384B2 (en) * 2018-09-27 2021-04-27 Intel Corporation System, apparatus and method for dynamic update to code stored in a read-only memory (ROM)
JP2020087293A (ja) * 2018-11-30 2020-06-04 キヤノン株式会社 情報処理装置および情報処理装置の制御方法
US11481206B2 (en) 2019-05-16 2022-10-25 Microsoft Technology Licensing, Llc Code update in system management mode
US11385903B2 (en) * 2020-02-04 2022-07-12 Microsoft Technology Licensing, Llc Firmware update patch

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01293439A (ja) * 1988-05-23 1989-11-27 Hitachi Ltd データ処理装置
US6148441A (en) * 1994-04-06 2000-11-14 Dell Usa, L.P. Method for reprogramming flash ROM in a personal computer implementing an EISA bus system
US5805882A (en) * 1996-07-19 1998-09-08 Compaq Computer Corporation Computer system and method for replacing obsolete or corrupt boot code contained within reprogrammable memory with new boot code supplied from an external source through a data port
JPH11175332A (ja) * 1997-12-09 1999-07-02 Mitsubishi Electric Corp プログラム修正装置
JPH11249887A (ja) * 1998-02-26 1999-09-17 Toshiba Corp プログラム訂正装置
US6205548B1 (en) * 1998-07-31 2001-03-20 Intel Corporation Methods and apparatus for updating a nonvolatile memory
US7924706B1 (en) * 1999-03-22 2011-04-12 Cisco Technology, Inc. Method and apparatus for controlling the operation of a flexible cross-connect system
JP4475709B2 (ja) * 1999-11-15 2010-06-09 株式会社ルネサステクノロジ マイクロコンピュータ
US20060075395A1 (en) * 2004-10-01 2006-04-06 Lee Charles C Flash card system
DE60144303D1 (de) * 2001-01-31 2011-05-05 Renesas Electronics Corp Datenverarbeitungssystem
US6715085B2 (en) * 2002-04-18 2004-03-30 International Business Machines Corporation Initializing, maintaining, updating and recovering secure operation within an integrated system employing a data access control function
AU2003242930A1 (en) * 2002-06-28 2004-01-19 Koninklijke Philips Electronics N.V. Software download into a receiver
US20040010786A1 (en) * 2002-07-11 2004-01-15 Microsoft Corporation System and method for automatically upgrading a software application
US6836657B2 (en) * 2002-11-12 2004-12-28 Innopath Software, Inc. Upgrading of electronic files including automatic recovery from failures and errors occurring during the upgrade
JP2004152020A (ja) * 2002-10-30 2004-05-27 Matsushita Electric Ind Co Ltd マイクロコントローラ応用システム
KR100804647B1 (ko) * 2005-11-15 2008-02-20 삼성전자주식회사 병렬형 플래시 인터페이스를 지원하는 직렬형 플래시메모리 장치를 이용한 시스템 부팅 방법 및 장치
US7490177B2 (en) * 2006-01-23 2009-02-10 Infineon Technologies Ag System method for performing a direct memory access for automatically copying initialization boot code in a new memory architecture

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104981778A (zh) * 2013-02-22 2015-10-14 马维尔国际贸易有限公司 修补只读存储器的引导代码
CN113050977A (zh) * 2019-12-27 2021-06-29 武汉斗鱼网络科技有限公司 一种数据处理的方法及系统
CN113050977B (zh) * 2019-12-27 2022-06-17 武汉斗鱼网络科技有限公司 一种数据处理的方法及系统

Also Published As

Publication number Publication date
JPWO2010073444A1 (ja) 2012-05-31
WO2010073444A1 (ja) 2010-07-01
US20110252413A1 (en) 2011-10-13

Similar Documents

Publication Publication Date Title
CN102265263A (zh) 总线控制器及初始引导程序的修补方法
EP3635567B1 (en) Communication device, communication method, program, and communication system
US7925877B2 (en) Method, system and apparatus for providing a boot loader of an embedded system
US7216223B2 (en) Configuring multi-thread status
CN103688268B (zh) 车辆单元和用来操作车辆单元的方法
CN104572206A (zh) 应用程序自更新和备份恢复的方法
KR20150129692A (ko) 멀티 부트 디바이스들용 부트 시퀀싱
CN106406955A (zh) RSU设备bootloader程序升级的方法、装置
WO2020094065A1 (zh) 一种车载Tbox升级的方法、装置、设备以及存储介质
WO2012071852A1 (zh) 引导程序的升级方法和装置
CN105468390B (zh) Boot在线升级装置及方法
CN106873943A (zh) 嵌入式系统的固件升级方法
US20090019435A1 (en) System and method for over the air programming
US20110113225A1 (en) Basic input/output system capable of supporting multi-platforms and constructing method thereof
CN103729219B (zh) 一种uefi bios架构方法及系统
US8924697B2 (en) Method for processing interrupt requests in a processor
CN105183580A (zh) 一种引导程序的存储方法、故障恢复方法及设备
CN106406903A (zh) 设备中系统更新的方法和装置
CN1658161A (zh) 具有主用和备用引导程序的系统及启动方法
CN102087607B (zh) 补丁包的安装方法及装置
CN110908690B (zh) 一种基于can总线的多个bmu应用程序在线升级方法
TWI465072B (zh) 系統韌體更新方法與使用其之伺服器系統
CN1588324A (zh) 基于控制系统实现在线更新数据的方法
CN106775796B (zh) 一种固件升级方法、装置及系统
US7353345B1 (en) External observation and control of data in a computing processor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111130

WD01 Invention patent application deemed withdrawn after publication