KR101802177B1 - 소형 셀에서의 프로세서 부팅을 위한 장치 및 방법 - Google Patents

소형 셀에서의 프로세서 부팅을 위한 장치 및 방법 Download PDF

Info

Publication number
KR101802177B1
KR101802177B1 KR1020160026231A KR20160026231A KR101802177B1 KR 101802177 B1 KR101802177 B1 KR 101802177B1 KR 1020160026231 A KR1020160026231 A KR 1020160026231A KR 20160026231 A KR20160026231 A KR 20160026231A KR 101802177 B1 KR101802177 B1 KR 101802177B1
Authority
KR
South Korea
Prior art keywords
control module
central control
signal
state
boot
Prior art date
Application number
KR1020160026231A
Other languages
English (en)
Other versions
KR20170103394A (ko
Inventor
정진섭
김종민
임승룡
김경호
이민
Original Assignee
주식회사 큐셀네트웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 큐셀네트웍스 filed Critical 주식회사 큐셀네트웍스
Priority to KR1020160026231A priority Critical patent/KR101802177B1/ko
Publication of KR20170103394A publication Critical patent/KR20170103394A/ko
Application granted granted Critical
Publication of KR101802177B1 publication Critical patent/KR101802177B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4403—Processor initialisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4406—Loading of operating system
    • G06F9/4408—Boot device selection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W16/00—Network planning, e.g. coverage or traffic planning tools; Network deployment, e.g. resource partitioning or cells structures
    • H04W16/24—Cell structures
    • H04W16/26—Cell enhancers or enhancement, e.g. for tunnels, building shadow

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Power Sources (AREA)

Abstract

소형 셀(small cell)에서의 중앙 제어 모듈의 부팅(booting)을 위한 장치가 개시된다. 본 장치는, 정상 모드(normal mode)를 지시하는 상태 또는 팩토리 모드(factory mode)를 지시하는 상태로 설정 가능한 부트 구성 표시기(Boot Configuration Indicator)를 포함할 수 있다. 상기 부트 구성 표시기에 설정된 상태는 상기 중앙 제어 모듈의 부팅 시에 상기 중앙 제어 모듈에 의해 참조될 수 있다. 본 장치는, 상기 중앙 제어 모듈이 상기 정상 모드로의 부팅에 실패한 경우에 응답하여 상기 중앙 제어 모듈로의 전원 공급을 선정된 중단 시간 구간 동안 차단시키도록 구성된 제1 회로부, 및 상기 중앙 제어 모듈이 상기 정상 모드로의 부팅에 실패한 경우에 응답하여 상기 부트 구성 표시기를 상기 팩토리 모드를 지시하는 상태로 설정하도록 구성된 제2 회로부를 더 포함할 수 있다.

Description

소형 셀에서의 프로세서 부팅을 위한 장치 및 방법{Apparatus and Method for Processor Booting in a Small Cell}
본 발명은 소형 셀에서의 프로세서 부팅(booting)과 관련된 기술로서, 더 구체적으로는 소형 셀에서의 프로세서가 정상 부팅 모드(normal booting mode)로의 부팅에 실패한 경우 동 프로세서를 팩토리 부팅 모드(factory booting mode)로 부팅하기 위한 기술에 관한 것이다.
최근의 무선 접속망(Radio Access Network)은 마이크로 셀(micro cell), 피코 셀(pico cell), 펨토 셀(femto cell) 등의 크기가 작은 소형 셀이 상대적으로 큰 크기의 매크로 셀(macro cell)과 연동하는 형태로 진화되고 있다. 소형 셀은 저전력의 무선 접속 노드로서 일반 셀 보다 상대적으로 좁은 서비스 영역을 가지며, DSL 모뎀과 유사한 형태로 가정 내 유선 IP 망에 연결해 휴대폰과 같은 단말로 유무선 통신을 자유롭게 사용할 수 있게 해 준다. 이 때문에 최근 소형 셀이 급격히 늘어나고 있는 추세이고, 이에 따라 트래픽 부하(traffic load)의 증가로 인해 소형 셀의 프로세서가 교착상태(deadlock)에 빠져 들어가 오동작을 일으키는 경우가 드물지 않게 되었다. 뿐만 아니라, 소형 셀 장비가 오랜 기간 동안 지속적으로 사용되고 또한 주기적으로 업데이트되면서 오동작을 일으키는 경우도 종종 발생된다.
스몰 셀에서의 프로세서를 복구하기 위해서는 프로세서를 전원 리셋(power reset)시켜 재부팅하는데, 대부분의 경우 정상 부팅 모드로의 부팅이 성공적으로 이루어지나 때에 따라서는 정상 부팅 모드로의 부팅에 실패하는 경우도 있다. 대부분의 부팅의 경우 정상 부팅 모드로의 부팅에 실패할 경우 eMMC(embedded Multi-Media Card)와 같은 저장 매체에 오동작 메시지를 기록하지만, 알 수 없는 이유로 eMMC에 오동작 메시지가 기록되지 않는 경우도 있다. 이 경우는, 장비 고장으로 판별하여 장비의 교체를 고려하게 되지만, 부팅을 하지 못하는 대부분의 경우가 eMMC에 상주하는 부팅 코드가 손상되어 이 코드의 프로세서로의 로딩이 불가한 경우라는 점을 감안하면, 장비를 공장으로 입고하여 기존 메모리(eMMC)를 탈착시키고 새로운 메모리를 장착시키면 장비가 복구될 가능성이 높다. 그러나, 소형 셀의 프로세서가 부팅이 안될 때마다 관련 장비를 공장으로 입고시키는 일은 운송 비용과 수리 비용을 유발시킬 뿐만 아니라 시간적 관점에서도 상당한 낭비를 초래한다.
본 발명의 과제는 소형 셀의 프로세서가 정상 부팅 모드로의 부팅에 성공하지 못하는 경우 동 프로세서를 팩토리 모드로 부팅하기 위한, 소형 셀에서의 프로세서의 부팅을 위한 장치 및 그 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
일 측면에서, 소형 셀(small cell)에서의 중앙 제어 모듈의 부팅(booting)을 위한 장치가 제공된다. 본 장치는, 정상 모드(normal mode)를 지시하는 상태 또는 팩토리 모드(factory mode)를 지시하는 상태로 설정 가능한 부트 구성 표시기(Boot Configuration Indicator)를 포함할 수 있다. 상기 부트 구성 표시기에 설정된 상태는 상기 중앙 제어 모듈의 부팅 시에 상기 중앙 제어 모듈에 의해 참조될 수 있다. 본 장치는, 상기 중앙 제어 모듈이 상기 정상 모드로의 부팅에 실패한 경우에 응답하여 상기 중앙 제어 모듈로의 전원 공급을 선정된 중단 시간 구간 동안 차단시키도록 구성된 제1 회로부, 및 상기 중앙 제어 모듈이 상기 정상 모드로의 부팅에 실패한 경우에 응답하여 상기 부트 구성 표시기를 상기 팩토리 모드를 지시하는 상태로 설정하도록 구성된 제2 회로부를 더 포함할 수 있다.
일 실시예에서, 상기 부트 구성 표시기는 복수의 풀업(pull-up) 및 풀다운(pull-down) 회로부를 포함할 수 있다.
일 실시예에서, 상기 제1 회로부는 제1 타이머 회로를 포함하고, 상기 제1 타이머 회로는 상기 중앙 제어 모듈의 출력부에 접속된 리셋(reset) 입력부를 가지며, 상기 제1 타이머 회로는 전원을 공급받는 것에 응답하여 제1 상태의 신호를 출력하도록 구성되고, 상기 제1 타이머 회로는, 상기 제1 타이머 회로에 전원이 공급된 후 제1의 선정된 시간 주기 내에 상기 중앙 제어 모듈의 출력부로부터의 부팅 성공 신호(Booting Success Signal: BSS)가 상기 제1 타이머 회로의 리셋 입력부에 입력되지 않으면 상기 제1의 선정된 시간 주기 후 상기 선정된 중단 시간 구간에 해당하는 시간 동안 제2 상태의 신호를 출력하도록 구성될 수 있다.
일 실시예에서, 상기 제1 회로부는 지연 회로를 더 포함하고, 상기 지연 회로의 입력부는 상기 제1 타이머 회로의 출력부에 접속되고, 상기 지연 회로의 출력부는 상기 소형 셀의 전력관리 모듈의 파워 온(power on) 입력에 접속되며, 상기 지연 회로는 상기 제1 타이머 회로로부터의 상기 제2 상태의 신호를 지연시켜 지연된 제2 상태의 신호를 출력하도록 구성될 수 있다. 상기 전력관리 모듈은, 상기 파워 온 입력으로 상기 지연된 제2 상태의 신호가 입력되는 것에 응답하여 상기 중앙 제어 모듈로의 전원 공급을 상기 선정된 중단 시간 구간 동안 중단할 수 있다.
일 실시예에서, 상기 제1 회로부는 제1 타이머 회로를 포함하고, 상기 제1 타이머 회로는 상기 중앙 제어 모듈의 출력부에 접속된 리셋(reset) 입력부를 가지며, 상기 제1 타이머 회로는 전원을 공급받는 것에 응답하여 제1 상태의 신호를 출력하도록 구성되고, 상기 제1 타이머 회로는, 상기 제1 타이머 회로에 전원이 공급된 후 제1의 선정된 시간 주기 내에 상기 중앙 제어 모듈의 출력부로부터의 부팅 성공 신호(BSS)가 상기 제1 타이머 회로의 리셋 입력부에 입력되면 상기 제1 상태의 신호를 계속 출력하도록 구성될 수 있다.
일 실시예에서, 상기 제1 회로부는 지연 회로를 더 포함하고, 상기 지연 회로의 입력부는 상기 제1 타이머 회로의 출력부에 접속되고, 상기 지연 회로의 출력부는 상기 소형 셀의 전력관리 모듈의 파워 온 입력에 접속되며, 상기 지연 회로는 상기 제1 타이머 회로로부터의 상기 제1 상태의 신호를 지연시켜 지연된 제1 상태의 신호를 출력하도록 구성될 수 있다. 상기 전력관리 모듈은, 상기 파워 온 입력으로 상기 지연된 제1 상태의 신호가 입력되는 것에 응답하여 상기 중앙 제어 모듈로의 전원 공급을 지속할 수 있다.
일 실시예에서, 상기 제2 회로부는 제2 타이머 회로를 포함하고, 상기 제2 타이머 회로는 전원을 공급받는 것에 응답하여 제1 상태의 신호를 출력하도록 구성되고, 상기 제2 타이머 회로의 출력부는 상기 부트 구성 표시기에 접속되고, 상기 부트 구성 표시기는 상기 제2 타이머 회로로부터의 상기 제1 상태의 신호에 의해 상기 정상 모드를 지시하는 상태로 설정될 수 있다.
일 실시예에서, 상기 제2 타이머 회로는 상기 중앙 제어 모듈의 출력부에 접속된 리셋(reset) 입력부를 가지며, 상기 제2 타이머 회로는, 상기 제2 타이머 회로에 전원이 공급된 후 제2의 선정된 시간 주기 내에 상기 중앙 제어 모듈의 출력부로부터의 부팅 성공 신호(BSS)가 상기 제2 타이머 회로의 리셋 입력부에 입력되면 상기 제1 상태의 신호를 계속 출력하도록 구성될 수 있다.
일 실시예에서, 상기 제2 타이머 회로는 상기 중앙 제어 모듈의 출력부에 접속된 리셋(reset) 입력부를 가지며, 상기 제2 타이머 회로는, 상기 제2 타이머 회로에 전원이 공급된 후 제2의 선정된 시간 주기 내에 상기 중앙 제어 모듈의 출력부로부터의 부팅 성공 신호(BSS)가 상기 제2 타이머 회로의 리셋 입력부에 입력되지 않으면 상기 제2의 선정된 시간 주기 후 제2 상태의 신호를 출력하도록 구성되고, 상기 부트 구성 표시기는 상기 제2 타이머 회로로부터의 상기 제2 상태의 신호에 의해 상기 팩토리 모드를 지시하는 상태로 설정될 수 있다.
일 측면에서, 소형 셀에서의 부팅을 위한 장치가 제공된다. 본 장치는, 중앙 제어 모듈, 상기 중앙 제어 모듈에 접속된 제1 회로부 및 제2 회로부, 상기 제2 회로부에 접속되며 정상 모드를 지시하는 상태 또는 팩토리 모드를 지시하는 상태로 설정 가능한 부트 구성 표시기, 및 상기 제1 회로부에 접속되며 전원 공급 포트를 구비하는 PMIC(Power Management Integrated Circuit)를 포함할 수 있다. 여기서, 상기 중앙 제어 모듈은 상기 PMIC의 상기 전원 공급 포트와 접속되며, 상기 중앙 제어 모듈은 상기 정상 모드로 부팅에 성공한 경우 부팅 성공 신호(BSS)를 출력하도록 구성되며, 상기 제1 회로부는, 상기 중앙 제어 모듈로부터 상기 부팅 성공 신호(BSS)를 수신하지 못한 경우 선정된 중단 시간 구간 동안 상기 PMIC가 상기 전원 공급 포트를 통해 상기 중앙 제어 모듈로 전원을 공급하지 않도록 제어하도록 구성되며, 상기 제2 회로부는, 상기 중앙 제어 모듈로부터 상기 부팅 성공 신호(BSS)를 수신하지 못한 경우 상기 부트 구성 표시기를 상기 팩토리 모드를 지시하는 상태로 설정하도록 구성되며, 상기 중앙 제어 모듈은 부팅 시에 상기 부트 구성 표시기에 설정된 상태를 참조하도록 구성될 수 있다.
일 측면에서, 소형 셀에서의 부팅 방법이 제공된다. 본 방법은, 상기 소형 셀의 중앙 제어 모듈에 전원을 공급하는 단계, 상기 중앙 제어 모듈이 정상 모드로 부팅에 성공한 경우 부팅 성공 신호(BSS)를 출력하는 단계, 및 상기 중앙 제어 모듈이 상기 정상 모드로 부팅에 성공하지 못한 경우 상기 중앙 제어 모듈이 팩토리 모드로 부팅되도록 하는 단계를 포함할 수 있다.
일 실시예에서, 상기 소형 셀의 중앙 제어 모듈에 전원을 공급하는 단계는, 상기 소형 셀의 제1 타이머에 전원을 공급하는 단계, 상기 제1 타이머가 전원을 공급받는 것에 응답하여 제1 상태의 신호를 출력하는 단계, 및 상기 제1 타이머로부터의 상기 제1 상태의 신호에 의해 상기 중앙 제어 모듈로 전원이 공급되도록 하는 단계를 포함할 수 있다.
일 실시예에서, 본 방법은, 상기 제1 타이머가 상기 부팅 성공 신호(BSS)를 입력 받는 것에 응답하여 상기 제1 상태의 신호를 계속 출력하는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 중앙 제어 모듈이 정상 모드로 부팅에 성공한 경우 부팅 성공 신호(BSS)를 출력하는 단계는, 상기 소형 셀의 제2 타이머에 전원을 공급하는 단계, 상기 제2 타이머가 전원을 공급받는 것에 응답하여 제1 상태의 신호를 출력하는 단계, 상기 제2 타이머로부터의 상기 제1 상태의 신호에 의해 상기 소형 셀의 부트 구성 표시기가 상기 정상 모드를 지시하는 상태로 설정되는 단계, 및 상기 중앙 제어 모듈이 상기 부트 구성 표시기에 설정된 상기 정상 모드를 지시하는 상태를 참조하여 상기 정상 모드로 부팅되는 단계를 포함할 수 있다.
일 실시예에서, 본 방법은, 상기 소형 셀의 제1 타이머 및 제2 타이머에 전원을 공급하는 단계, 상기 제1 타이머 및 상기 제2 타이머가 전원을 공급받는 것에 응답하여 각각 제1 상태의 신호를 출력하는 단계, 상기 제2 타이머로부터의 상기 제1 상태의 신호에 의해 상기 소형 셀의 부트 구성 표시기가 상기 정상 모드를 지시하는 상태로 설정되는 단계를 더 포함할 수 있다. 상기 중앙 제어 모듈이 상기 정상 모드로 부팅에 성공하지 못한 경우 상기 중앙 제어 모듈이 팩토리 모드로 부팅되도록 하는 단계는, 상기 부트 구성 표시기가 상기 팩토리 모드를 지시하는 상태로 재설정되는 단계, 상기 중앙 제어 모듈로의 전원 공급이 선정된 중단 시간 구간 동안 중단되는 단계, 및 상기 선정된 중단 시간 구간 후 상기 중앙 제어 모듈로의 전원 공급이 다시 이루어져 상기 중앙 제어 모듈이 상기 부트 구성 표시기에 재설정된 상기 팩토리 모드를 지시하는 상태를 참조하여 상기 팩토리 모드로 부팅되는 단계를 포함할 수 있다.
일 실시예에서, 상기 부트 구성 표시기가 상기 팩토리 모드를 지시하는 상태로 재설정되는 단계는, 상기 제2 타이머에 전원이 공급된 후 제2의 선정된 시간 주기 후 상기 제2 타이머가 제2 상태의 신호를 출력하는 단계, 및 상기 제2 타이머로부터의 상기 제2 상태의 신호에 의해 상기 부트 구성 표시기가 상기 팩토리 모드를 지시하는 상태로 설정되는 단계를 포함할 수 있다.
일 실시예에서, 상기 중앙 제어 모듈로의 전원 공급이 선정된 중단 시간 구간 동안 중단되는 단계는, 상기 제1 타이머에 전원이 공급된 후 제1의 선정된 시간 주기 후 상기 선정된 중단 시간 구간에 해당하는 시간 동안 상기 제1 타이머가 제2 상태의 신호를 출력하는 단계, 및 상기 제1 타이머로부터의 상기 제2 상태의 신호에 의해 상기 중앙 제어 모듈로의 전원 공급이 상기 선정된 중단 시간 구간 동안 중단되는 단계를 포함할 수 있다.
일 실시예에서, 본 방법은, 상기 중앙 제어 모듈이 상기 팩토리 모드로 부팅되면 상기 부팅 성공 신호(BSS)를 출력하는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 중앙 제어 모듈이 정상 모드로 부팅에 성공한 경우 부팅 성공 신호(BSS)를 출력하는 단계는, 상기 중앙 제어 모듈이 제1 메모리를 이용하여 부팅되는 단계를 포함할 수 있다.
일 실시예에서, 상기 중앙 제어 모듈이 상기 정상 모드로 부팅에 성공하지 못한 경우 상기 중앙 제어 모듈이 팩토리 모드로 부팅되도록 하는 단계는, 상기 중앙 제어 모듈이 제2 메모리를 이용하여 부팅되는 단계를 포함할 수 있다.
본 발명의 실시예들에 따르면, 소형 셀의 프로세서가 정상 부팅 모드로의 부팅에 성공하지 못하는 경우 동 프로세서를 팩토리 모드로 부팅함으로써 소형 셀의 복구를 원활하게 하고 그 동작의 신뢰성을 향상시키며 나아가 트래픽 분산에 기여하는 기술적 효과가 있다.
도 1은 본 발명의 일 실시예에 따른, 소형 셀에서의 중앙 제어 모듈의 부팅을 위한 장치의 구성을 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따라 도 1의 중앙 제어 모듈이 정상 부팅 모드로의 부팅에 성공하는 경우에 있어서의 도 1의 주요 구성부들의 동작을 설명하기 위한 타이밍 다이어그램이다.
도 3은 본 발명의 일 실시예에 따라 도 1의 중앙 제어 모듈이 정상 부팅 모드로의 부팅에 실패하여 팩토리 부팅 모드로 부팅하는 경우에 있어서의 도 1의 주요 구성부들의 동작을 설명하기 위한 타이밍 다이어그램이다.
도 4는 본 발명에 따라 소형 셀에서 중앙 제어 모듈을 부팅하기 위해 도 1의 제1 회로부에서 수행되는 방법의 일 실시예를 설명하기 위한 흐름도를 도시한 도면이다.
도 5는 본 발명에 따라 소형 셀에서 중앙 제어 모듈을 부팅하기 위해 도 1의 제2 회로부에서 수행되는 방법의 일 실시예를 설명하기 위한 흐름도를 도시한 도면이다.
본 발명의 이점들과 특징들 그리고 이들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해 질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 본 실시예들은 단지 본 발명의 개시가 완전하도록 하며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려 주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용되는 용어는 단지 특정한 실시예를 설명하기 위해 사용되는 것으로 본 발명을 한정하려는 의도에서 사용된 것이 아니다. 예를 들어, 단수로 표현된 구성 요소는 문맥상 명백하게 단수만을 의미하지 않는다면 복수의 구성 요소를 포함하는 개념으로 이해되어야 한다. 또한, 본 발명의 명세서에서, '포함하다' 또는 '가지다' 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것일 뿐이고, 이러한 용어의 사용에 의해 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성이 배제되는 것은 아니다. 또한, 본 명세서에 기재된 실시예에 있어서 '모듈' 혹은 '부'는 적어도 하나의 기능이나 동작을 수행하는 기능적 부분을 의미할 수 있다.
덧붙여, 다르게 정의되지 않는 한 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미가 있는 것으로 해석되어야 하며, 본 발명의 명세서에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명한다. 다만, 이하의 설명에서는 본 발명의 요지를 불필요하게 흐릴 우려가 있는 경우, 널리 알려진 기능이나 구성에 관한 구체적 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른, 소형 셀에서의 중앙 제어 모듈의 부팅을 위한 장치의 구성을 도시한 도면이다.
도 1에 도시된 바와 같이, 본 장치(100)의 일 실시예는 중앙 제어 모듈(Central Processing Unit: CPU; 120)을 포함할 수 있다. 중앙 제어 모듈(120)은 상용되는 마이크로 컨트롤러(micro-controllers) 및 마이크로 프로세서(microprocessors) 중 하나를 이용하여 구현될 수 있다. 중앙 제어 모듈(120)은 소형 셀의 복수의 구성 모듈(도시되지 않음)을 제어하는 기능을 수행하는 펌웨어/소프트웨어 모듈을 포함할 수 있다. 중앙 제어 모듈(120)은 이외에도 소형 셀을 운용하기 위한 다양한 동작을 수행하기 위해 필요한 펌웨어/소프트웨어 모듈을 더 포함할 수 있다.
중앙 제어 모듈(120)은 정상 부팅 모드로의 부팅 시에는 제1 메모리(180)를 이용하며, 팩토리 부팅 모드로의 부팅 시에는 팩토리 이미지(factory image)를 저장한 제2 메모리(190)를 이용할 수 있다. 일 실시예에서, 중앙 제어 모듈(120)과 제1 메모리(180)는 SD(Secure Digital) 인터페이스에 의해 접속될 수 있으나, 이들 간의 인터페이스 방식이 이에 한정되는 것은 아니다. 일 실시예에서, 중앙 제어 모듈(120)과 제2 메모리(190)는 병렬 인터페이스에 의해 접속될 수 있으나, 이들 간의 인터페이스 방식이 이에 한정되는 것은 아니다. 일 실시예에서, 제1 메모리(180)는 eMMC 메모리로 구현될 수 있으나, 제1 메모리(180)의 실시예가 이에 한정되는 것은 아니다. 일 실시예에서, 제2 메모리(190)는 NOR 플래시 메모리 또는 NAND 플래시 메모리로 구현될 수 있으나, 제2 메모리(190)의 실시예가 이에 한정되는 것은 아니다.
중앙 제어 모듈(120)은 정상 부팅 모드로의 부팅에 성공한 경우 부팅 성공 신호(Booting Success Signal: BSS)를 출력하도록 구성될 수 있다. 본 개시에 있어서, 중앙 제어 모듈(120)이 부팅 성공 신호(BSS)를 출력한다는 것은 중앙 제어 모듈(120)의 출력부로부터 제1 상태의 신호가 출력된다는 의미로 이해될 수 있다. 일 실시예에서, 중앙 제어 모듈(120)의 출력부로부터 출력되는 제1 상태의 신호인 부팅 성공 신호(BSS)는 로직 레벨 '1'의 신호일 수 있다. 일 실시예에서, CPU에 제공되는 GPIO(General Purpose Input Output) 포트를 중앙 제어 모듈(120)의 출력부로서 사용할 수 있다.
본 장치(100)의 일 실시예는 제1 회로부(140)를 더 포함할 수 있다. 제1 회로부(140)는 중앙 제어 모듈(120)이 정상 모드로의 부팅에 실패한 경우에 중앙 제어 모듈(120)로의 전원 공급을 선정된 중단 시간 구간(Ts) 동안 차단시키도록 구성될 수 있다. 일 실시예에서, 제1 회로부(140)는 제1 타이머 회로(142)를 포함할 수 있다. 제1 타이머 회로(142)는 중앙 제어 모듈(120)의 출력부(예컨대, GPIO 포트)에 접속된 리셋(reset) 입력부를 가질 수 있다. 제1 타이머 회로(142)는 시스템 전체에 전원을 공급하는 시스템 전원부(130)에 접속될 수 있고, 시스템 전원부(130)로부터 전원을 공급받는 것에 응답하여 제1 상태의 신호를 출력하도록 구성될 수 있다. 일 실시예에서, 제1 상태의 신호는 로직 레벨 '1'의 신호일 수 있다. 일 실시예에서, 제1 타이머 회로(142)는, 제1 상태의 신호를 출력하다가 제1의 선정된 시간 주기(T1) 내에 중앙 제어 모듈(120)의 출력부로부터의 부팅 성공 신호(BSS)(예컨대, 로직 레벨 '1'의 신호)가 제1 타이머 회로(142)의 리셋 입력부로 입력되지 않으면 제1의 선정된 시간 주기(T1) 후 제2 상태의 신호를 출력하는 식으로 제1 상태의 신호와 제2 상태의 신호를 번갈아 반복적으로 출력하는 구형파 발진 회로일 수 있다. 일 실시예에서, 제2 상태의 신호는 로직 레벨 '0'의 신호일 수 있다. 제1 타이머 회로(142)는, 제1 타이머 회로(142)의 리셋 입력부에 중앙 제어 모듈(120)의 출력부로부터의 부팅 성공 신호(BSS)가 제1의 선정된 시간 주기(T1) 내에 입력되면 제1 상태의 신호를 계속하여 출력하도록 구성될 수 있다.
일 실시예에서, 제1 타이머 회로(142)는 상용되는 555 타이머 IC와 저항(R) 및 커패시터(C)를 포함하여 구성될 수 있다. 이 경우, 555 타이머 IC의 비안정 모드(astable mode)를 활용하여 제1 상태의 신호와 제2 상태의 신호를 번갈아 출력하도록 설계할 수 있다. 또한, 이 경우 저항(R) 및 커패시터(C)의 값을 조정함으로써 원하는 제1 상태의 신호와 제2 상태의 신호의 교번 주기를 조정할 수 있다. 제1 상태의 신호와 제2 상태의 신호의 교번 주기를 조정함으로써 제2 상태의 신호의 지속 시간을 전술한 선정된 중단 시간 구간(Ts)과 동일하게 맞출 수 있다.
제1 회로부(140)는 선택적으로 지연 회로(144)를 더 포함할 수 있다. 지연 회로(144)의 입력부는 제1 타이머 회로(142)의 출력부에 접속되고, 지연 회로(144)의 출력부는 소형 셀의 전력관리 모듈(150)의 파워 온(power on) 입력에 접속될 수 있다. 전력관리 모듈(150)은 적어도 하나의 전원 공급 포트를 가지며 이를 통해 중앙 제어 모듈(120)을 선정된 전원 전압으로 급전한다. 전력관리 모듈(150)은, 시스템 전원부(130)로부터 전원을 공급받은 상태에서, 예컨대 파워 온 입력으로 제1 상태의 신호(예컨대, 로직 레벨 '1'의 신호)가 입력될 때 인에이블되어(enabled) 전원 공급 포트를 통해 급전 대상의 장치에 전원을 공급하도록 작동될 수 있다. 일 실시예에서, 전력관리 모듈(150)은 PMIC(Power Management Integrated Circuit)로 구현될 수 있다.
공지된 바와 같이, 지연 회로(144)는 신호를 지연시키는 역할을 하는데, 제1 타이머 회로(142)의 출력부로부터 제1 상태의 신호 또는 제2 상태의 신호가 지연 회로(144)로 입력되면, 지연 회로(144)로부터 지연된 제1 상태의 신호 또는 제2 상태의 신호가 출력되어 전력관리 모듈(150)의 파워 온 입력으로 입력된다. 예컨대, 제1 타이머 회로(142)의 출력부로부터 제1 상태의 신호가 지연 회로(144)로 입력되면 지연 회로(144)로부터 지연된 제1 상태의 신호가 출력되는데, 이 신호가 전력관리 모듈(150)의 파워 온 입력으로 입력됨에 따라 전력관리 모듈(150)은 전원 공급 포트를 통해서 중앙 제어 모듈(120)로 전원을 공급한다. 다른 예로서, 제1 타이머 회로(142)의 출력부로부터 제2 상태의 신호가 지연 회로(144)로 입력되면 지연 회로(144)로부터 지연된 제2 상태의 신호가 출력되는데, 지연된 제2 상태의 신호는 선정된 중단 시간 구간(Ts)과 동일한 지속 시간을 갖는 신호이므로, 선정된 중단 시간 구간(Ts) 동안 전력관리 모듈(150)의 파워 온 입력으로 제2 상태의 신호가 입력되어 동 구간 동안 전력관리 모듈(150)이 중앙 제어 모듈(120)로의 전원 공급을 중단한다. 도시된 실시예에서는, 제1 회로부(140)에 지연 회로(144)가 포함되어 있으나, 설계하기에 따라서는 지연 회로(144)를 생략하고 제1 타이머 회로(142)를 전력관리 모듈(150)에 직결시키는 것도 가능하다.
본 장치(100)의 일 실시예는 부트 구성 표시기(Boot Configuration Indicator, 170)를 더 포함할 수 있다. 부트 구성 표시기(170)는 정상 부팅 모드를 지시하는 상태 또는 팩토리 부팅 모드를 지시하는 상태로 설정 가능한 회로로 구성될 수 있다. 부트 구성 표시기(170)에 설정된 상태는 중앙 제어 모듈(120)의 부팅 시에 중앙 제어 모듈(120)에 의해 참조될 수 있다. 구체적으로, 중앙 제어 모듈(120)이 부팅 시에 부트 구성 표시기(170)를 참조하여 부트 구성 표시기(170)가 정상 부팅 모드를 지시하는 상태로 설정되어 있으면, 중앙 제어 모듈(120)은 제1 메모리(180)를 이용하여 정상 부팅 모드로 부팅을 시도할 수 있다. 또한, 중앙 제어 모듈(120)이 부팅 시에 부트 구성 표시기(170)를 참조하여 부트 구성 표시기(170)가 팩토리 부팅 모드를 지시하는 상태로 설정되어 있으면, 중앙 제어 모듈(120)은 제2 메모리(190)를 이용하여 팩토리 부팅 모드로 부팅을 시도할 수 있다. 부트 구성 표시기(170)는 복수의 풀업(pull-up)/풀다운(pull-down) 회로부로 구성될 수 있으나, 부트 구성 표시기(170)를 구현하는 방식이 이에 한정되는 것이 아님을 인식하여야 한다. 예컨대, 부트 구성 표시기(170)를 상태 레지스터(status register)로 구현하고, 제2 회로부(160)가 상태 레지스터의 지정된 플래그(flag)를 변경하고 중앙 제어 모듈(120)이 부팅 시 이를 참조하도록 하는 것도 가능하다.
본 장치(100)의 일 실시예는 제2 회로부(160)를 더 포함할 수 있다. 제2 회로부(160)는 제2 타이머 회로를 포함할 수 있다. 제2 타이머 회로는 제1 타이머 회로와 마찬가지로 리셋 입력부를 가지는데, 이 리셋 입력부는 중앙 제어 모듈(120)의 출력부에 접속될 수 있다. 제2 타이머 회로는 부트 구성 표시기(170)에 접속되고, 부트 옵션 변경 신호(Boot Option Change Signal)를 출력하여 부트 구성 표시기(170)의 상태를 설정하도록 구성될 수 있다. 일 실시예에서, 부트 옵션 변경 신호가 로직 레벨 '1'의 제1 상태의 신호인 경우 부트 구성 표시기(170)가 정상 부팅 모드를 지시하는 상태로 설정되고, 부트 옵션 변경 신호가 로직 레벨 '0'의 제2 상태의 신호인 경우 부트 구성 표시기(170)가 팩토리 부팅 모드를 지시하는 상태로 설정될 수 있다.
제2 타이머 회로는, 시스템 전원부(130)로부터 전원을 공급받는 것에 응답하여 부트 옵션 변경 신호로서 제1 상태의 신호를 출력하여 부트 구성 표시기(170)를 정상 부팅 모드를 지시하는 상태로 설정하도록 구성될 수 있다. 또한, 제2 타이머 회로는, 중앙 제어 모듈(120)이 정상 부팅 모드로의 부팅에 실패한 경우에 응답하여 부트 옵션 변경 신호를 제2 상태의 신호로 천이시켜 부트 구성 표시기(170)를 팩토리 부팅 모드를 지시하는 상태로 설정하도록 구성될 수 있다. 구체적으로, 제2 타이머 회로는, 제2 타이머 회로에 전원이 공급된 후 제2의 선정된 시간 주기(T2) 내에 중앙 제어 모듈(120)의 출력부로부터의 부팅 성공 신호(BSS)가 제2 타이머 회로의 리셋 입력부에 입력되면 부트 옵션 변경 신호로서 제1 상태의 신호를 출력하도록 구성될 수 있다. 또한, 제2 타이머 회로는, 제2 타이머 회로에 전원이 공급된 후 제2의 선정된 시간 주기(T2) 내에 중앙 제어 모듈(120)의 출력부로부터의 부팅 성공 신호(BSS)가 제2 타이머 회로의 리셋 입력부에 입력되지 않으면 제2의 선정된 시간 주기(T2) 후 부트 옵션 변경 신호를 제2 상태의 신호로 천이시켜 출력하도록 구성될 수 있다.
일 실시예에서, 제2 타이머 회로도 제1 타이머 회로(142)와 마찬가지로 상용되는 555 타이머 IC와 저항(R) 및 커패시터(C)를 포함하여 구성될 수 있다. 이 경우, 저항(R) 및 커패시터(C)의 값을 조정함으로써 제2 상태의 신호의 지속 시간을 원하는 값으로 조정할 수 있다.
도 2는 본 발명의 일 실시예에 따라 도 1의 중앙 제어 모듈이 정상 부팅 모드로의 부팅에 성공하는 경우에 있어서의 도 1의 주요 구성부들의 동작을 설명하기 위한 타이밍 다이어그램이다. 이하, 도 2를 참조하면서 도 1의 중앙 제어 모듈이 정상 부팅 모드로의 부팅에 성공하는 경우에 있어서의 장치(100)의 동작을 설명하기로 한다.
먼저, 제1 회로부(140), 제2 회로부(160) 및 전력관리 모듈(150)에 시스템 전원부(130)로부터의 전원(Vs)이 입력된다. 제1 회로부(140)에 전원이 공급되면, 제1 타이머 회로(142)는 그 출력(ST1)으로서 제1 상태의 신호를 출력한다. 제1 타이머 회로(142)로부터 출력된 제1 상태의 신호는 지연 회로(144)에 의해 소정 시간만큼 지연되고, 지연된 제1 상태의 신호가 전력관리 모듈(150)의 파워 온 입력에 공급된다. 지연된 제1 상태의 신호를 입력 받은 전력관리 모듈(150)은 인에이블되어 전원 공급 포트를 통해 중앙 제어 모듈(120)로 전원을 공급한다(도 2에 중앙 제어 모듈(120)로 입력되는 신호의 파형을 SPWR _IN로 표시하였다).
한편, 제1 회로부(140)와 동시에 전원(Vs)을 입력 받은 제2 회로부(160)의 제2 타이머 회로는 부트 옵션 변경 신호로서 제1 상태의 신호를 출력한다(도 2에 제2 타이머 회로의 출력(부트 옵션 변경 신호)을 ST2로 표시하였다). 제2 타이머 회로로부터 출력된 제1 상태의 신호는 부트 구성 표시기(170)의 상태를 정상 부팅 모드를 지시하는 상태로 설정한다.
다시 중앙 제어 모듈(120)에 대한 설명으로 돌아와서, 전원을 공급받은 중앙 제어 모듈(120)은 정상 부팅 모드를 지시하는 부트 구성 표시기(170)의 상태를 참조하여 정상 부팅 모드로 부팅을 시작한다. 그 후, 중앙 제어 모듈(120)은 정상 부팅 모드로의 부팅에 성공하여 그 출력부로부터, 도시된 바와 같이 제1 상태의 신호인 부팅 성공 신호(BSS)를 출력한다(도 2에 중앙 제어 모듈(120)의 출력부로부터 출력되는 신호의 파형을 SCPU _OUT으로 표시하였다).
중앙 제어 모듈(120)로부터 부팅 성공 신호(BSS)가 출력되면 동 신호가 제1 회로부(140)의 제1 타이머 회로(142)의 리셋 입력부에 입력되어 제1 타이머 회로는 계속 제1 상태의 신호를 출력하고 중앙 제어 모듈(120)로의 전원 공급이 지속된다. 마찬가지로 제2 회로부(160)의 제2 타이머 회로의 리셋 입력부에도 부팅 성공 신호(BSS)가 입력되어 부트 옵션 변경 신호가 계속 제1 상태의 신호로 유지되어 부트 구성 표시기(170)의 상태가 정상 부팅 모드를 지시하는 상태로 유지된다.
도 3은 본 발명의 일 실시예에 따라 도 1의 중앙 제어 모듈이 정상 부팅 모드로의 부팅에 실패하여 팩토리 부팅 모드로 부팅하는 경우에 있어서의 도 1의 주요 구성부들의 동작을 설명하기 위한 타이밍 다이어그램이다. 이하, 도 3을 참조하면서 도 1의 중앙 제어 모듈이 정상 부팅 모드로의 부팅에 실패하여 팩토리 부팅 모듈로 부팅하는 경우에 있어서의 장치(100)의 동작을 설명하기로 한다.
먼저, 부트 구성 표시기(170)가 정상 부팅 모드를 지시하는 상태로 설정된 상태에서 중앙 제어 모듈(120)로 전원이 공급되는 절차는 도 2와 관련하여 설명한 바와 동일하므로 이에 대한 설명은 생략한다.
도 3의 경우는, 전원을 공급받은 중앙 제어 모듈(120)이 정상 부팅 모드를 지시하는 부트 구성 표시기(170)의 상태를 참조하여 정상 부팅 모드로 부팅을 시작하나 정상 부팅 모드로의 부팅에 실패하는 경우이다. 이 경우에는, 중앙 제어 모듈(120)이 제1의 선정된 시간 주기(T1) 내에 제1 타이머 회로(142)로 부팅 성공 신호(BSS)를 공급하지 못하게 된다. 그러면 제1 타이머 회로(142)는 제1의 선정된 시간 주기(T1) 후 출력을 제1 상태의 신호에서 제2 상태의 신호로 천이시킨다. 제1 타이머 회로(142)는 출력을 제2 상태의 신호로 천이시킨 후 비안정 모드에서의 타이머 동작에 따라 선정된 중단 시간 구간(Ts)의 지속 시간 후 다시 출력을 제1 상태의 신호로 천이시킨다. 제1 타이머 회로(142)로부터 출력된 선정된 중단 시간 구간(Ts)의 지속 시간을 갖는 제2 상태의 신호는, 지연 회로(144)에 의해 소정 시간만큼 지연되고, 지연된 제2 상태의 신호는 전력관리 모듈(150)의 파워 온 입력에 공급된다. 이에 따라 전력관리 모듈(150)이 디스에이블되어(disabled) 중앙 제어 모듈(120)로의 전원 공급이 선정된 중단 시간 구간(Ts) 동안 중단된다.
한편, 제2 회로부(160)의 제2 타이머 회로도 제2의 선정된 시간 주기(T2) 내에 중앙 제어 모듈(120)로부터 부팅 성공 신호(BSS)를 공급받지 못하게 되므로, 제2 타이머 회로는 제2의 선정된 시간 주기(T2) 후 부트 옵션 변경 신호(ST2)를 제1 상태의 신호에서 제2 상태의 신호로 천이시킨다. 이에 따라 부트 구성 표시기(170)가 팩토리 부팅 모드를 지시하는 상태로 설정된다. 선정된 중단 시간 구간(Ts) 후 중앙 제어 모듈(120)로 전원이 재공급되면, 중앙 제어 모듈(120)은 부트 구성 표시기(170)의 팩토리 부팅 모드를 지시하는 상태를 참조하여 제2 메모리(190)를 이용하여 팩토리 부팅 모드로 부팅을 시작한다.
중앙 제어 모듈(120)이 팩토리 부팅 모드로의 부팅에 성공하면, 제1 회로부(140)는 전술한 동작에 따라 제1 상태의 신호를 계속 출력하여 중앙 제어 모듈(120)로 전원이 지속적으로 공급되도록 한다. 또한 제2 회로부(160)도 부팅 성공 신호(BSS)를 입력 받아 부트 옵션 변경 신호(ST2)를 제2 상태의 신호에서 제1 상태의 신호로 다시 천이시킴으로써, 부트 구성 표시기(170)가 다시 정상 부팅 모드를 지시하는 상태로 설정된다.
도 4는 본 발명에 따라 소형 셀에서 중앙 제어 모듈을 부팅하기 위해 도 1의 제1 회로부에서 수행되는 방법의 일 실시예를 설명하기 위한 흐름도를 도시한 도면이다.
도시된 바와 같이, 본 방법의 일 실시예는 제1 회로부(140) 및 전력관리 모듈(150)에 시스템 전원부(130)로부터의 전원이 입력되는 단계(S410)로부터 시작된다. 본 단계에서는 제1 회로부(140) 및 전력관리 모듈(150)로 선정된 DC 전압이 각각 공급된다. 제1 회로부(140)에 전원이 공급됨에 따라, 제1 회로부(140)는 제1 상태의 신호를 출력한다. 제1 회로부(140)로부터 출력된 제1 상태의 신호는 전력관리 모듈(150)의 파워 온 입력에 공급되어, 전력관리 모듈(150)의 전원 공급 포트를 통해 중앙 제어 모듈(120)로 전원이 공급된다. 전원을 공급받은 중앙 제어 모듈(120)은 부트 구성 표시기(170)에 설정된 상태를 참조한다. 후술하는 바와 같이, 제1 회로부(140)에 전원이 입력됨과 동시에 제2 회로부(160)에도 전원이 입력되므로, 부트 구성 표시기(170)는 정상 부팅 모드를 지시하는 상태로 설정되어 있다. 따라서, 중앙 제어 모듈(120)은 정상 부팅 모드를 지시하는 상태를 참조하여 제1 메모리(180)를 이용하여 정상 부팅 모드로 부팅을 시작한다.
단계(S420)에서는, 제1 회로부(140)가 중앙 제어 모듈(120)이 정상 부팅 모드로의 부팅에 성공하였는지를 검사한다. 본 단계에서는, 제1 타이머 회로(142)의 리셋 입력부에 중앙 제어 모듈(120)의 출력부로부터의 부팅 성공 신호(BSS)가 제1의 선정된 시간 주기(T1) 내에 입력되는지를 검사할 수 있다. 단계(S420)에서의 검사 결과 중앙 제어 모듈(120)이 정상 부팅 모드로의 부팅에 성공한 것으로 판단된 경우, 제1 회로부(140)는 제1 상태의 신호를 계속 출력한다(S430). 출력된 제1 상태의 신호가 전력관리 모듈(150)에 공급됨으로써, 전력관리 모듈(150)의 전원 공급 포트를 통해 중앙 제어 모듈(120)로 전원이 지속적으로 공급되고 절차가 종료된다.
한편, 단계(S420)에서의 검사 결과 중앙 제어 모듈(120)이 정상 부팅 모드로의 부팅에 성공하지 못한 것으로 판단된 경우, 제1 회로부(140)는 제1의 선정된 시간 주기(T1) 후 출력을 제1 상태의 신호에서 제2 상태의 신호로 천이시킨다(S440). 제1 회로부(140)는 출력을 제2 상태의 신호로 천이시킨 후 비안정 모드에서의 타이머 동작에 따라 선정된 중단 시간 구간(Ts)의 지속 시간 후 다시 출력을 제1 상태의 신호로 천이시킨다. 제1 회로부(140)로부터 출력된 선정된 중단 시간 구간(Ts)의 지속 시간을 갖는 제2 상태의 신호는 전력관리 모듈(150)에 공급되고, 이에 따라 전력관리 모듈(150)로부터 중앙 제어 모듈(120)로의 전원 공급이 선정된 중단 시간 구간(Ts) 동안 중단된다. 이에 의해 중앙 제어 모듈(120)이 전원 리셋되고 다시 부팅을 시작한다. 이 경우, 후술하는 바와 같이 제2 회로부(160)도 중앙 제어 모듈(120)로부터 부팅 성공 신호(BSS)를 입력 받지 못하게 되므로 부트 구성 표시기(170)가 팩토리 부팅 모드를 지시하는 상태로 설정되어 있고, 따라서 중앙 제어 모듈(120)은 부트 구성 표시기(170)의 팩토리 부팅 모드를 지시하는 상태를 참조하여 제2 메모리(190)를 이용하여 팩토리 부팅 모드로 부팅을 시작한다. 단계(S450)에서는, 제1 회로부(140)가, 중앙 제어 모듈(120)이 팩토리 부팅 모드로의 부팅에 성공하였는지를 검사하여 성공한 것으로 판단하는 경우 제1 상태의 신호를 계속 출력하여 중앙 제어 모듈(120)로 전원이 지속적으로 공급되도록 한다.
도 5는 본 발명에 따라 소형 셀에서 중앙 제어 모듈을 부팅하기 위해 도 1의 제2 회로부에서 수행되는 방법의 일 실시예를 설명하기 위한 흐름도를 도시한 도면이다.
도시된 바와 같이, 본 방법의 일 실시예는 제2 회로부(160)에 시스템 전원부(130)로부터의 전원이 입력되는 단계(S510)로부터 시작된다. 본 단계에서는, 제2 회로부(160)에 선정된 DC 전압이 공급된다. 제2 회로부(160)에 전원이 공급됨에 따라 제2 회로부(160)는 부트 옵션 변경 신호로서 제1 상태의 신호를 출력한다. 제2 회로부(140)로부터 출력된 제1 상태의 신호는 부트 구성 표시기(170)의 상태를 정상 부팅 모드를 지시하는 상태로 설정한다.
단계(S520)에서는, 제2 회로부(160)가 중앙 제어 모듈(120)이 정상 부팅 모드로의 부팅에 성공하였는지를 검사한다. 본 단계에서는, 제2 타이머 회로의 리셋 입력부에 중앙 제어 모듈(120)의 출력부로부터의 부팅 성공 신호(BSS)가 제2의 선정된 시간 주기(T2) 내에 입력되는지를 검사할 수 있다. 단계(S520)에서의 검사 결과 중앙 제어 모듈(120)이 정상 부팅 모드로의 부팅에 성공한 것으로 판단된 경우, 제2 회로부(160)는 제1 상태의 신호를 계속 출력한다(S530). 이에 따라, 부트 구성 표시기(170)의 상태는 정상 부팅 모드를 지시하는 상태로 계속 유지된다.
한편, 단계(S520)에서의 검사 결과 중앙 제어 모듈(120)이 정상 부팅 모드로의 부팅에 성공하지 못한 것으로 판단된 경우, 제2 회로부(160)는 제2의 선정된 시간 주기(T2) 후 출력을 제1 상태의 신호에서 제2 상태의 신호로 천이시킨다(S540). 이에 따라 부트 구성 표시기(170)의 상태는 팩토리 부팅 모드를 지시하는 상태로 바뀌게 된다. 이 경우는 중앙 제어 모듈(120)이 정상 부팅 모드로의 부팅에 성공하지 못한 경우이므로, 위와 같이 부트 구성 표시기(170)의 상태가 팩토리 부팅 모드를 지시하는 상태로 바뀐 후의 시점에, 전술한 바와 같이 중앙 제어 모듈(120)도 제1 회로부(140)의 동작에 의해 재부팅을 시작하게 된다. 따라서, 중앙 제어 모듈(120)은 부트 구성 표시기(170)의 팩토리 부팅 모드를 지시하는 상태를 참조하여 제2 메모리(190)를 이용하여 팩토리 부팅 모드로 부팅을 하게 된다.
단계(S550)에서는, 제2 회로부(160)가, 중앙 제어 모듈(120)이 팩토리 부팅 모드로의 부팅에 성공하였는지를 검사하여 성공한 것으로 판단하는 경우 제1 상태의 신호를 출력하여 부트 구성 표시기(170)의 상태가 정상 부팅 모드를 지시하는 상태로 유지되도록 한다. 다만 이 경우 제2 회로부(160)의 제2 타이머 회로의 설정된 발진 주기에 따라 제2 회로부(160)의 출력이 이미 제1 상태의 신호로 천이되어 있을 수 있다.
본원에 개시된 실시예들에 있어서, 도시된 구성 요소들의 배치는 발명이 구현되는 환경 또는 요구 사항에 따라 달라질 수 있다. 예컨대, 일부 구성 요소가 생략되거나 몇몇 구성 요소들이 통합되어 하나로 실시될 수 있다. 또한 일부 구성 요소들의 배치 순서 및 연결이 변경될 수 있다.
이상에서는 본 발명의 다양한 실시예들에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예들에 한정되지 아니하며, 상술한 실시예들은 첨부하는 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양하게 변형 실시될 수 있음은 물론이고, 이러한 변형 실시예들이 본 발명의 기술적 사상이나 범위와 별개로 이해되어져서는 아니 될 것이다. 따라서, 본 발명의 기술적 범위는 오직 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.
100: 소형 셀에서의 중앙 제어 모듈의 부팅을 위한 장치
120: 중앙 제어 모듈
130: 시스템 전원부
140: 제1 회로부
142: 제1 타이머 회로
144: 지연 회로
150: 전력관리 모듈
160: 제2 회로부
170: 부트 구성 표시기
180: 제1 메모리
190: 제2 메모리
Ts: 선정된 중단 시간 구간
T1: 제1의 선정된 시간 주기
T2: 제2의 선정된 시간 주기
Vs: 시스템 전원부로부터의 전원
VT1: 제1 타이머 회로의 출력
VT2: 제2 타이머 회로의 출력
VPWR _IN: 중앙 제어 모듈로 입력되는 전원의 파형
VCPU _OUT: 중앙 제어 모듈로부터 출력되는 신호의 파형

Claims (20)

  1. 소형 셀(small cell)에서의 중앙 제어 모듈의 부팅(booting)을 위한 장치로서,
    정상 모드(normal mode)를 지시하는 상태 또는 팩토리 모드(factory mode)를 지시하는 상태로 설정 가능한 부트 구성 표시기(Boot Configuration Indicator) - 상기 부트 구성 표시기에 설정된 상태는 상기 중앙 제어 모듈의 부팅 시에 상기 중앙 제어 모듈에 의해 참조됨 -,
    상기 중앙 제어 모듈이 상기 정상 모드로의 부팅에 실패한 경우에 응답하여 상기 중앙 제어 모듈로의 전원 공급을 선정된 중단 시간 구간 동안 차단시키도록 구성된 제1 회로부, 및
    상기 중앙 제어 모듈이 상기 정상 모드로의 부팅에 실패한 경우에 응답하여 상기 부트 구성 표시기를 상기 팩토리 모드를 지시하는 상태로 설정하도록 구성된 제2 회로부를 포함하는 장치.
  2. 제1항에 있어서,
    상기 부트 구성 표시기는 복수의 풀업(pull-up) 및 풀다운(pull-down) 회로부를 포함하는, 장치.
  3. 제1항에 있어서,
    상기 제1 회로부는 제1 타이머 회로를 포함하고,
    상기 제1 타이머 회로는 상기 중앙 제어 모듈의 출력부에 접속된 리셋(reset) 입력부를 가지며,
    상기 제1 타이머 회로는 전원을 공급받는 것에 응답하여 제1 상태의 신호를 출력하도록 구성되고,
    상기 제1 타이머 회로는, 상기 제1 타이머 회로에 전원이 공급된 후 제1의 선정된 시간 주기 내에 상기 중앙 제어 모듈의 출력부로부터의 부팅 성공 신호(Booting Success Signal: BSS)가 상기 제1 타이머 회로의 리셋 입력부에 입력되지 않으면 상기 제1의 선정된 시간 주기 후 상기 선정된 중단 시간 구간에 해당하는 시간 동안 제2 상태의 신호를 출력하도록 구성되는, 장치.
  4. 제3항에 있어서,
    상기 제1 회로부는 지연 회로를 더 포함하고, 상기 지연 회로의 입력부는 상기 제1 타이머 회로의 출력부에 접속되고, 상기 지연 회로의 출력부는 상기 소형 셀의 전력관리 모듈의 파워 온(power on) 입력에 접속되며,
    상기 지연 회로는 상기 제1 타이머 회로로부터의 상기 제2 상태의 신호를 지연시켜 지연된 제2 상태의 신호를 출력하도록 구성되는 - 상기 전력관리 모듈은, 상기 파워 온 입력으로 상기 지연된 제2 상태의 신호가 입력되는 것에 응답하여 상기 중앙 제어 모듈로의 전원 공급을 상기 선정된 중단 시간 구간 동안 중단함 -, 장치.
  5. 제1항에 있어서,
    상기 제1 회로부는 제1 타이머 회로를 포함하고,
    상기 제1 타이머 회로는 상기 중앙 제어 모듈의 출력부에 접속된 리셋(reset) 입력부를 가지며,
    상기 제1 타이머 회로는 전원을 공급받는 것에 응답하여 제1 상태의 신호를 출력하도록 구성되고,
    상기 제1 타이머 회로는, 상기 제1 타이머 회로에 전원이 공급된 후 제1의 선정된 시간 주기 내에 상기 중앙 제어 모듈의 출력부로부터의 부팅 성공 신호(BSS)가 상기 제1 타이머 회로의 리셋 입력부에 입력되면 상기 제1 상태의 신호를 계속 출력하도록 구성된, 장치.
  6. 제5항에 있어서,
    상기 제1 회로부는 지연 회로를 더 포함하고, 상기 지연 회로의 입력부는 상기 제1 타이머 회로의 출력부에 접속되고, 상기 지연 회로의 출력부는 상기 소형 셀의 전력관리 모듈의 파워 온 입력에 접속되며,
    상기 지연 회로는 상기 제1 타이머 회로로부터의 상기 제1 상태의 신호를 지연시켜 지연된 제1 상태의 신호를 출력하도록 구성되는 - 상기 전력관리 모듈은, 상기 파워 온 입력으로 상기 지연된 제1 상태의 신호가 입력되는 것에 응답하여 상기 중앙 제어 모듈로의 전원 공급을 지속함 -, 장치.
  7. 제1항에 있어서,
    상기 제2 회로부는 제2 타이머 회로를 포함하고,
    상기 제2 타이머 회로는 전원을 공급받는 것에 응답하여 제1 상태의 신호를 출력하도록 구성되고,
    상기 제2 타이머 회로의 출력부는 상기 부트 구성 표시기에 접속되고,
    상기 부트 구성 표시기는 상기 제2 타이머 회로로부터의 상기 제1 상태의 신호에 의해 상기 정상 모드를 지시하는 상태로 설정되는, 장치.
  8. 제7항에 있어서,
    상기 제2 타이머 회로는 상기 중앙 제어 모듈의 출력부에 접속된 리셋(reset) 입력부를 가지며,
    상기 제2 타이머 회로는, 상기 제2 타이머 회로에 전원이 공급된 후 제2의 선정된 시간 주기 내에 상기 중앙 제어 모듈의 출력부로부터의 부팅 성공 신호(BSS)가 상기 제2 타이머 회로의 리셋 입력부에 입력되면 상기 제1 상태의 신호를 계속 출력하도록 구성된, 장치.
  9. 제7항에 있어서,
    상기 제2 타이머 회로는 상기 중앙 제어 모듈의 출력부에 접속된 리셋(reset) 입력부를 가지며,
    상기 제2 타이머 회로는, 상기 제2 타이머 회로에 전원이 공급된 후 제2의 선정된 시간 주기 내에 상기 중앙 제어 모듈의 출력부로부터의 부팅 성공 신호(BSS)가 상기 제2 타이머 회로의 리셋 입력부에 입력되지 않으면 상기 제2의 선정된 시간 주기 후 제2 상태의 신호를 출력하도록 구성되고,
    상기 부트 구성 표시기는 상기 제2 타이머 회로로부터의 상기 제2 상태의 신호에 의해 상기 팩토리 모드를 지시하는 상태로 설정되는, 장치.
  10. 소형 셀에서의 부팅을 위한 장치로서,
    중앙 제어 모듈,
    상기 중앙 제어 모듈에 접속된 제1 회로부 및 제2 회로부,
    상기 제2 회로부에 접속되며 정상 모드를 지시하는 상태 또는 팩토리 모드를 지시하는 상태로 설정 가능한 부트 구성 표시기, 및
    상기 제1 회로부에 접속되며 전원 공급 포트를 구비하는 PMIC(Power Management Integrated Circuit)를 포함하며,
    상기 중앙 제어 모듈은 상기 PMIC의 상기 전원 공급 포트와 접속되며,
    상기 중앙 제어 모듈은 상기 정상 모드로 부팅에 성공한 경우 부팅 성공 신호(BSS)를 출력하도록 구성되며,
    상기 제1 회로부는, 상기 중앙 제어 모듈로부터 상기 부팅 성공 신호(BSS)를 수신하지 못한 경우 선정된 중단 시간 구간 동안 상기 PMIC가 상기 전원 공급 포트를 통해 상기 중앙 제어 모듈로 전원을 공급하지 않도록 제어하도록 구성되며,
    상기 제2 회로부는, 상기 중앙 제어 모듈로부터 상기 부팅 성공 신호(BSS)를 수신하지 못한 경우 상기 부트 구성 표시기를 상기 팩토리 모드를 지시하는 상태로 설정하도록 구성되며,
    상기 중앙 제어 모듈은 부팅 시에 상기 부트 구성 표시기에 설정된 상태를 참조하도록 구성되는, 장치.
  11. 소형 셀에서의 부팅 방법으로서,
    상기 소형 셀의 중앙 제어 모듈에 전원을 공급하는 단계,
    상기 중앙 제어 모듈이 정상 모드로 부팅에 성공한 경우 부팅 성공 신호(BSS)를 출력하는 단계,
    상기 중앙 제어 모듈이 상기 정상 모드로 부팅에 성공하지 못한 경우 상기 중앙 제어 모듈이 팩토리 모드로 부팅되도록 하는 단계, 및
    상기 중앙 제어 모듈이 상기 팩토리 모드로 부팅되면 상기 부팅 성공 신호(BSS)를 출력하는 단계를 포함하는 소형 셀에서의 부팅 방법.
  12. 제11항에 있어서,
    상기 소형 셀의 중앙 제어 모듈에 전원을 공급하는 단계는
    상기 소형 셀의 제1 타이머에 전원을 공급하는 단계,
    상기 제1 타이머가 전원을 공급받는 것에 응답하여 제1 상태의 신호를 출력하는 단계, 및
    상기 제1 타이머로부터의 상기 제1 상태의 신호에 의해 상기 중앙 제어 모듈로 전원이 공급되도록 하는 단계를 포함하는, 소형 셀에서의 부팅 방법.
  13. 제12항에 있어서,
    상기 제1 타이머가 상기 부팅 성공 신호(BSS)를 입력 받는 것에 응답하여 상기 제1 상태의 신호를 계속 출력하는 단계를 더 포함하는, 소형 셀에서의 부팅 방법.
  14. 제11항에 있어서,
    상기 중앙 제어 모듈이 정상 모드로 부팅에 성공한 경우 부팅 성공 신호(BSS)를 출력하는 단계는,
    상기 소형 셀의 제2 타이머에 전원을 공급하는 단계,
    상기 제2 타이머가 전원을 공급받는 것에 응답하여 제1 상태의 신호를 출력하는 단계,
    상기 제2 타이머로부터의 상기 제1 상태의 신호에 의해 상기 소형 셀의 부트 구성 표시기가 상기 정상 모드를 지시하는 상태로 설정되는 단계, 및
    상기 중앙 제어 모듈이 상기 부트 구성 표시기에 설정된 상기 정상 모드를 지시하는 상태를 참조하여 상기 정상 모드로 부팅되는 단계를 포함하는, 소형 셀에서의 부팅 방법.
  15. 제11항에 있어서,
    상기 소형 셀의 제1 타이머 및 제2 타이머에 전원을 공급하는 단계,
    상기 제1 타이머 및 상기 제2 타이머가 전원을 공급받는 것에 응답하여 각각 제1 상태의 신호를 출력하는 단계,
    상기 제2 타이머로부터의 상기 제1 상태의 신호에 의해 상기 소형 셀의 부트 구성 표시기가 상기 정상 모드를 지시하는 상태로 설정되는 단계를 더 포함하고,
    상기 중앙 제어 모듈이 상기 정상 모드로 부팅에 성공하지 못한 경우 상기 중앙 제어 모듈이 팩토리 모드로 부팅되도록 하는 단계는
    상기 부트 구성 표시기가 상기 팩토리 모드를 지시하는 상태로 재설정되는 단계,
    상기 중앙 제어 모듈로의 전원 공급이 선정된 중단 시간 구간 동안 중단되는 단계, 및
    상기 선정된 중단 시간 구간 후 상기 중앙 제어 모듈로의 전원 공급이 다시 이루어져 상기 중앙 제어 모듈이 상기 부트 구성 표시기에 재설정된 상기 팩토리 모드를 지시하는 상태를 참조하여 상기 팩토리 모드로 부팅되는 단계를 포함하는, 소형 셀에서의 부팅 방법.
  16. 제15항에 있어서,
    상기 부트 구성 표시기가 상기 팩토리 모드를 지시하는 상태로 재설정되는 단계는
    상기 제2 타이머에 전원이 공급된 후 제2의 선정된 시간 주기 후 상기 제2 타이머가 제2 상태의 신호를 출력하는 단계, 및
    상기 제2 타이머로부터의 상기 제2 상태의 신호에 의해 상기 부트 구성 표시기가 상기 팩토리 모드를 지시하는 상태로 설정되는 단계를 포함하는, 소형 셀에서의 부팅 방법.
  17. 제15항에 있어서,
    상기 중앙 제어 모듈로의 전원 공급이 선정된 중단 시간 구간 동안 중단되는 단계는
    상기 제1 타이머에 전원이 공급된 후 제1의 선정된 시간 주기 후 상기 선정된 중단 시간 구간에 해당하는 시간 동안 상기 제1 타이머가 제2 상태의 신호를 출력하는 단계, 및
    상기 제1 타이머로부터의 상기 제2 상태의 신호에 의해 상기 중앙 제어 모듈로의 전원 공급이 상기 선정된 중단 시간 구간 동안 중단되는 단계를 포함하는, 소형 셀에서의 부팅 방법.
  18. 삭제
  19. 제11항에 있어서,
    상기 중앙 제어 모듈이 정상 모드로 부팅에 성공한 경우 부팅 성공 신호(BSS)를 출력하는 단계는, 상기 중앙 제어 모듈이 제1 메모리를 이용하여 부팅에 성공한 경우 상기 부팅 성공 신호(BSS)를 출력하는 단계를 포함하는, 소형 셀에서의 부팅 방법.
  20. 제19항에 있어서,
    상기 중앙 제어 모듈이 상기 정상 모드로 부팅에 성공하지 못한 경우 상기 중앙 제어 모듈이 팩토리 모드로 부팅되도록 하는 단계는, 상기 중앙 제어 모듈이 제2 메모리를 이용하여 부팅되도록 하는 단계를 포함하는, 소형 셀에서의 부팅 방법.
KR1020160026231A 2016-03-04 2016-03-04 소형 셀에서의 프로세서 부팅을 위한 장치 및 방법 KR101802177B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160026231A KR101802177B1 (ko) 2016-03-04 2016-03-04 소형 셀에서의 프로세서 부팅을 위한 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160026231A KR101802177B1 (ko) 2016-03-04 2016-03-04 소형 셀에서의 프로세서 부팅을 위한 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20170103394A KR20170103394A (ko) 2017-09-13
KR101802177B1 true KR101802177B1 (ko) 2017-11-28

Family

ID=59968071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160026231A KR101802177B1 (ko) 2016-03-04 2016-03-04 소형 셀에서의 프로세서 부팅을 위한 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101802177B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110252413A1 (en) 2008-12-24 2011-10-13 Panasonic Corporation Bus controller and method for patching initial boot program
KR101529713B1 (ko) * 2014-01-07 2015-06-17 주식회사 텔레칩스 비정상 전원절환에 대한 안드로이드 단말의 안정성 강화 방법 및 이를 위한 위한 프로그램을 기록한 컴퓨터로 판독가능한 기록매체

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110252413A1 (en) 2008-12-24 2011-10-13 Panasonic Corporation Bus controller and method for patching initial boot program
KR101529713B1 (ko) * 2014-01-07 2015-06-17 주식회사 텔레칩스 비정상 전원절환에 대한 안드로이드 단말의 안정성 강화 방법 및 이를 위한 위한 프로그램을 기록한 컴퓨터로 판독가능한 기록매체

Also Published As

Publication number Publication date
KR20170103394A (ko) 2017-09-13

Similar Documents

Publication Publication Date Title
US9367446B2 (en) Computer system and data recovery method for a computer system having an embedded controller
US6274949B1 (en) Back-up power accessory for a computer
US8578182B2 (en) Power lock-up setting method performed by baseboard management controller and electronic apparatus using the same
CN107085543B (zh) 用于重启电子设备的装置及方法
CN108469890B (zh) 高待机电源系统的智能电源供应管理
US10387260B2 (en) Reboot system and reboot method
WO2018045922A1 (zh) 一种备电方法及装置
JP2004320780A (ja) 別の回路又は別のシステムを制御する電気回路
KR20130002921A (ko) 정보 처리 장치 및 전원 제어 회로
US8219842B2 (en) Computer system and method for energy-saving operation of a computer system
TW515995B (en) Method allowing to configure computer system as wake on LAN
KR101772920B1 (ko) 정보처리장치, 정보처리장치의 제어 방법, 및 기억매체
EP2924538B1 (en) Computer system and method for its operation
WO2016110000A1 (zh) 单板掉电重启的调整方法、装置及系统
US9772795B2 (en) Processing apparatus to recognize peripheral component interconnect express devices during bootup
CN111406254A (zh) 从易失性存储器到非易失性存储器的可配置数据刷新
TWI749728B (zh) 可攜式電子裝置
KR101802177B1 (ko) 소형 셀에서의 프로세서 부팅을 위한 장치 및 방법
CN111381655B (zh) 一种电子设备及上电控制方法
US20140115378A1 (en) System and method for restoring network configuration parameters
US20050222785A1 (en) System, method and computer program product for configuring power supply apparatus
US9483105B2 (en) Communication system and electronic control unit
US7243220B2 (en) Networking apparatus and method capable of wake-on-LAN after improper shutdown
US10921875B2 (en) Computer system, operational method for a microcontroller, and computer program product
CN105573459B (zh) 电子设备及信号处理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant