CN102253595A - 一种查找缺陷掩模板的方法 - Google Patents
一种查找缺陷掩模板的方法 Download PDFInfo
- Publication number
- CN102253595A CN102253595A CN2010101846283A CN201010184628A CN102253595A CN 102253595 A CN102253595 A CN 102253595A CN 2010101846283 A CN2010101846283 A CN 2010101846283A CN 201010184628 A CN201010184628 A CN 201010184628A CN 102253595 A CN102253595 A CN 102253595A
- Authority
- CN
- China
- Prior art keywords
- shot
- mask
- defective
- correspondence
- yield value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明涉及半导体芯片制造领域,特别涉及一种查找缺陷掩模板的方法。该方法包括:从需要曝光的掩模板中,选取至少一层掩模板;确定选取的掩模板对应的shot,其中,选取的每层掩模板对应不同的shot;针对每一个shot,将该shot对应的掩模板上的指定区域曝光到该shot的整个区域上,以及将除该shot对应的掩模板之外的其他各个掩模板的整个区域叠加曝光到该shot的整个区域上;对每个shot进行良率测试得到每个shot的待验证良率值,并根据每个shot的待验证良率值,确定每个shot对应的掩模板是否有缺陷。通过本发明实施例中提供的方法,提高了查找缺陷掩模板的效率,缩短耗时,节省经济成本。
Description
技术领域
本发明涉及半导体芯片制造领域,特别涉及一种查找缺陷掩膜版的方法。
背景技术
在半导体芯片制造的光刻工艺中,如果掩膜版出现某种缺陷(颗粒脏污、金属膜有针孔等),会在晶片上的曝光场shot内产生重复性缺陷,如图1(其中一个方格代表一个shot)。每层掩膜版对应一个shot,每个shot内有若干个芯片die,shot与die的关系参见图2(图中画出了6个shot,每个shot中有16个die,其中带小黑点的die代表有缺陷的die)。有时候掩膜版的缺陷为致命缺陷,会导致良率的损失。由于同时曝光到晶片的掩膜版一般都不止一层,大都在10层以上,所以需要先找到有缺陷的掩膜版,再针对掩膜版做清洁或者修补。
目前查找有缺陷的掩膜版的方法有两种:(1)芯片制造厂将每层掩膜版的图形,曝光到晶片上,逐层用缺陷扫描机台扫描,确定有缺陷的掩膜版。(2)芯片制造厂将掩膜版送到掩膜版厂,用专用扫描设备对每层掩膜版进行扫描,找到有缺陷的掩膜版。
对于方法(1),扫描时要求必须采用die by die(逐个芯片)扫描模式,即相邻die进行比较,每三个die中,缺陷die与另两个die不同。这种方法扫描的效率较低,有时候还不一定能扫描出缺陷,而且有的芯片制造厂没有配备此类扫描机台。对于方法(2),要将掩模版送到掩膜版厂,所以耗时很长,而且当掩膜版层数多时,扫描的经济成本非常高。
综上所述,现有技术查找缺陷掩膜版的方法效率低、耗时长、经济成本高。
发明内容
本发明实施例提供了一种查找缺陷掩膜版的方法,用以解决现有技术中查找缺陷掩膜版效率低、耗时长和经济成本高的问题。
本发明实施例提供的一种查找有缺陷的掩膜版的方法包括:
从需要曝光的掩膜版中,选取至少一层掩膜版;
确定选取的掩膜版对应的shot,其中,选取的每层掩膜版对应不同的shot;
针对每一个shot,将该shot对应的掩膜版上的指定区域曝光到该shot的整个区域上,以及将除该shot对应的掩膜版之外的其他各个掩膜版的整个区域叠加曝光到该shot的整个区域上;
对每个shot进行良率测试得到每个shot的待验证良率值,并根据每个shot的待验证良率值,确定每个shot对应的掩膜版是否有缺陷。
确定每个shot对应的掩膜版是否有缺陷包括:
判断shot的待验证良率值是否为100%,如果是,则确定该shot对应的掩膜版有缺陷;否则确定该shot对应的掩膜版没有缺陷。
从需要曝光的掩膜版中,选取至少一层掩膜版之前还包括:
在确定shot上存在重复性缺陷后,确定每个shot的初始良率值。
确定每个shot对应的掩膜版是否有缺陷包括:
将shot的待验证良率值和该shot的初始良率值进行比较,判断待验证良率值是否大于初始良率值;如果是,则确定该shot对应的掩膜版有缺陷;否则确定该shot对应的掩膜版没有缺陷。
指定区域是无缺陷的区域。
根据下列步骤选取无缺陷区域:
确定所述掩膜版上有缺陷的区域;
从掩膜版的整个区域中,选择除有缺陷的区域之外的其它区域的一部分或者全部作为所述无缺陷区域。
待验证良率值是指shot中无缺陷的die占该shot中所有die的比例。
初始良率值是指shot中无缺陷的die占该shot中所有die的比例。
对选取的掩膜版对应的每个shot进行良率测试包括:
对shot内的每一个die进行良率测试。
对shot内的每一个die进行良率测试包括:
以行或列为单位对shot内的每一个die进行良率测试。
采用本发明实施例提供的查找缺陷掩膜版的方法,通过将选取的掩膜版上无缺陷的区域曝光到对应的shot的整个区域的方式,并根据后续的shot良率测试结果就能确定该shot对应的掩膜版是否有缺陷,提高查找缺陷掩膜版的效率、缩短耗时、降低经济成本。
附图说明
图1为本发明实施例晶片上所有shot上产生重复性缺陷的示意图;
图2为本发明实施例shot与die的关系示意图;
图3为本发明实施例查找缺陷掩膜版的方法流程图;
图4为本发明实施例将掩膜版上无缺陷的区域曝光到该掩膜版对应的shot的整个区域的示意图;
图5为第一种查找缺陷掩膜版的方式的示意图;
图6为第二种查找缺陷掩膜版的方式的示意图。
具体实施方式
在生产芯片的过程中,掩膜版常规的曝光方法是:将每层掩膜版上的整个区域叠加地曝光到晶片上每个shot的整个区域,当所有的掩膜版曝光到晶片上后,对晶片上每个shot进行良率测试,若发现每个shot中相同区域的die有缺陷,说明曝光的掩膜版中存在有缺陷的掩膜版,并且有缺陷的掩膜版曝光时在shot上产生了重复性缺陷。对每个shot进行良率测试可以确定shot上出现缺陷的区域,比如出现缺陷的区域是在每个shot的上半部分或者下半部分。为了修复掩膜版,需要先找到哪层掩膜版上有缺陷。本发明实施例提供的一种查找缺陷掩膜版的方法,能够提高查找效率,缩短耗时,节省经济成本。
如图3所示,本发明实施例查找缺陷掩膜版的方法包括下列步骤:
步骤301:从需要曝光的掩膜版中,选取至少一层掩膜版。
步骤302:确定选取的掩膜版对应的shot,其中,选取的每层掩膜版对应不同的shot。
步骤303:针对每一个shot,将该shot对应的掩膜版上的指定区域曝光到该shot的整个区域上,以及将除该shot对应的掩膜版之外的其他各个掩膜版的整个区域叠加曝光到该shot的整个区域上,其中指定区域是无缺陷的区域。
步骤304:对每个shot进行良率测试得到每个shot的待验证良率值,并根据每个shot的待验证良率值,确定每个shot对应的掩膜版是否有缺陷。
步骤301中,选取掩膜版的方式包括但不限于下列方式中的一种:
随机选取掩膜版;按照掩膜版放置顺序,选取掩膜版;根据经验选取疑似出现缺陷的掩膜版等。
步骤303中,如果需要曝光的掩膜版的总层数为N层,则每个曝光的shot中都要曝光N次,也就是将N层掩膜版都叠加地曝光到该shot。
在具体实施过程中,可以按照下列步骤确定掩膜版上无缺陷的区域:
1、由于一个掩膜版对应一个shot,对shot做良率测试时,根据缺陷die在shot内的区域,确定掩膜版上有缺陷的区域。其中,shot上有缺陷的区域和掩膜版上有缺陷的区域是对应的;
2、在掩膜版的整个区域中,选择除有缺陷的区域之外的其它区域的一部分或全部作为无缺陷区域。比如shot上出现缺陷die的区域在shot的上半部分,那么对应掩膜版的上半部分就是有缺陷的区域,掩膜版的下半部分是无缺陷的区域。
确定掩模版上无缺陷的区域后,将掩膜版上无缺陷的区域曝光到该掩膜版对应的shot的整个区域。具体参见图4,假若掩膜版上无缺陷的区域是下半区域,则只采用掩膜版的下半区域,分别曝光到对应shot的上半区域和下半区域,也就是说,将掩膜版下半区域上的图形分别印在对应的shot的上半区域和下半区域。
若掩膜版上无缺陷的区域是上半区域,则只采用掩膜版的上半区域,分别曝光到对应的shot的上半区域和下半区域。
或者掩膜版上无缺陷的区域是中间区域,则采用掩膜版的中间区域,分别曝光到对应的shot的上边区域、中间区域和下边区域。
需要说明的,掩膜版上无缺陷区域并不局限于下半区域或上半区域或中间区域,其它掩膜版上无缺陷的区域(如左半区域、右半区域等)也都适用于本发明实施例。
由于一个shot包含多个die,对每个die进行测试,该shot中无缺陷的die占该shot中所有die的比例即为该shot的良率值。如果将选取的掩模版上无缺陷的区域曝光到该shot整个区域的良率值较将该掩膜版上整个区域曝光到该shot的整个区域的良率值有提高,则说明该shot对应的掩膜版有缺陷。原因在于:在该shot上曝光时,对应的掩膜版是用无缺陷的区域曝光到该shot,故没有用到有缺陷的区域,原来在shot上出现缺陷的地方就不再出现缺陷。如果该shot的良率值没有提高,说明该shot对应的掩膜版原本就没有缺陷。
步骤304中,可以根据下列方式对选取的掩膜版对应的每个shot进行良率测试:
在一个shot中,可以按照测试完一行die再测试下一行die的测试方式测试每个die是否有缺陷,也可以按照测试完一列die再测试下一列die的测试方式测试每个die是否有缺陷。该shot中无缺陷的die占该shot中所有die的比例为该shot的待验证良率值。
需要说明的是,本发明实施例并不局限于上述进行良率测试的方式,其他能够进行良率测试的方式都适用本发明实施例,比如可以在一个晶片中,以行或列为单位进行测试。
进一步地,步骤304中在得到每个shot的待验证良率值后,如果shot的待验证良率值是100%,则确定该shot对应的掩膜版有缺陷;否则确定该shot对应的掩膜版没有缺陷。
较佳的,步骤301之前还可以进一步包括:
步骤300:在确定shot上存在重复性缺陷后,确定每个shot的初始良率值。
其中,得到每个shot的初始良率值的方法与得到每个shot的待验证良率值的方法相同,在此不再赘述。
相应的,步骤304中,可以将每个shot的初始良率值和该shot的待验证良率值进行比较(进行比较的初始良率值和待验证良率值对应同一个shot);
如果shot的待验证良率值大于该shot的初始良率值,则确定该shot对应的掩膜版有缺陷;
如果该shot的待验证良率值不大于该shot的初始良率值,则确定该shot对应的掩膜版没有缺陷。
如果一次选取的掩膜版通过上述步骤301~304验证后都没有缺陷,可以继续选取其它层的掩膜版重复步骤301~304,直到找到有缺陷的掩膜版。
较佳地,一次性选取所有需要曝光的掩膜版并在晶片上确定选取的掩膜版对应的shot,其中,选取的每层掩膜版对应不同的一个shot。针对每一个shot,将该shot对应的掩膜版上的指定区域曝光到该shot的整个区域上,以及将除该shot对应的掩膜版之外的其他各个掩膜版的整个区域叠加曝光到该shot的整个区域上,对每个shot进行良率测试得到每个shot的待验证良率值,并根据每个shot的待验证良率值,确定每个shot对应的掩膜版是否有缺陷。这样可以快速地找到有缺陷的掩膜版。
下面举几个具体实施例,进一步说明本发明实施例提供的查找缺陷掩膜版的方法。
为方便说明,先假设一个产品在生产过程中在晶片上的每个shot发生了重复性缺陷。该产品共有10层掩膜版,层编号为A、B、C、D、E、F、G、H、I、J。一个晶片上有40个shot,shot的编号为shot1、shot2、shot3......shot40。每个shot中有16个die,其中每个shot上都有1个die有缺陷,缺陷die在每个shot的上半部分,如图2所示。计算得到每个shot的初始良率值为15/16=93.75%。
参见图5,第一种查找有缺陷的掩膜版的方式包含以下几个步骤:
1、选取10层中的1层掩膜版,假设选取的该层掩膜版为F层的掩膜版。
2、抽取晶片上40个shot中的1个shot与F层对应,假设抽取的为shot6。
3、将每层掩膜版都曝光到晶片上的40个shot上:
当F层掩膜版曝光时,用F层掩膜版的下半部分的图形印在shot6的整个区域(即印在上半、下半部分),其余39个shot曝光方式不变,仍将F层掩膜版的整个图形分别印在shot1、shot2......shot5、shot7、shot8......shot40上。
除F层外,其余的9层掩膜版都将每层掩膜版的整个图形印在每个shot的整个区域。比如先将A层掩膜版的整个图形印在晶片上的40个shot上,再将B层掩膜版上整个图形都印到晶片上的40个shot上,.....,直到将9层的掩膜版的图形都印在晶片上的40个shot上。
4、将10层掩膜版的图形都叠加地曝光到晶片上之后,晶片作业完成。对抽取的shot6进行良率测试,得到shot6的待验证良率值。
5、根据shot6的待验证良率值判断对应的F层的掩膜版是否有缺陷。若shot6的待验证良率值比shot6的初始良率值提高,则说明F层的掩膜版有缺陷,若shot6的待验证良率值不变,则说明F层的掩膜版没有缺陷。
原因在于:假如F层掩膜版是有缺陷的,测到抽取的shot6时,由于F层掩膜版曝光时没有用到有缺陷的区域,则原来有缺陷的die现在不再有缺陷,shot6的待验证良率值为16/16=100%,待验证良率值比初始良率值93.75%提高了。假如F层掩膜版没有缺陷,即有缺陷的die是由其它层的掩膜版造成的,在shot6中原来有缺陷的die还是有缺陷,则shot6的待验证良率值不变,为15/16=93.75%。
如果第一次选取的F层掩膜版没有缺陷,可以继续选取其它层的掩膜版重复上述过程,直到找到有缺陷的掩膜版。
从以上步骤可以看到,每层掩膜版都叠加地在shot6上曝光,但只有shot6对应的F层曝光时,与其它层掩膜版的曝光方式不同。正是通过曝光方式的改变,使得可以通过shot6的待验证良率值来判断F层的掩膜版是否有缺陷。
参见图6,第二种查找有缺陷的掩膜版的方式,步骤如下:
1、一次选取多层掩膜版,假设选取4层,分别为A层、C层、E层、F层的掩膜版。
2、在晶片上40个shot中抽取4个shot与被选掩膜版一一对应,假设抽取shot1对应A层掩膜版、shot3对应C层掩膜版、shot5对应E层掩膜版、shot6对应F层掩膜版。
3、将每层掩膜版都曝光到晶片上的40个shot上。
当A层的掩膜版曝光时,用A层掩膜版的下半部分的图形印在shot1的整个区域(即印在上半、下半部分),与A层掩膜版不对应的其余39个shot曝光方式不变,仍将A层掩膜版的整个图形分别印在这39个shot上。
当C层的掩膜版曝光时,用C层掩膜版的下半部分的图形印在shot3的整个区域(即印在上半、下半部分),与C层掩膜版不对应的其余39个shot曝光方式不变,仍将C层掩膜版的整个图形分别印在这39个shot上。
当E层的掩膜版曝光时,用E层掩膜版的下半部分的图形印在shot5的整个区域(即印在上半、下半部分),与E层掩膜版不对应的其余39个shot曝光方式不变,仍将E层掩膜版的整个图形分别印在这39个shot上。
当F层的掩膜版曝光时,用F层掩膜版的下半部分的图形印在shot6的整个区域(即印在上半、下半部分),与F层掩膜版不对应的其余39个shot曝光方式不变,仍将F层掩膜版的整个图形分别印在这39个shot上。
其余6层掩膜版都将每层掩膜版的整个图形分别印在每个shot的整个区域。比如先将B层掩膜版的整个图形分别印在晶片上的40个shot上,再将D层掩模版上整个图形分别印到晶片上的40个shot上,.....,直到将6层的掩膜版的图形都分别印在晶片上的40个shot上。
4、将10层掩膜版的图形都叠加地曝光到晶片上之后,晶片作业完成。对抽取的shot1、shot3、shot5、shot6进行测试良率,得到各自的待验证良率值。
5、分别根据shot1、shot3、shot5、shot6的待验证良率值判断对应层的掩膜版是否有缺陷。
若shot1的待验证良率值相比shot1的初始良率值提高,则说明A层的掩膜版有缺陷,若shot1的待验证良率值相比shot1的初始良率值不变,则说明A层的掩膜版没有缺陷。
若shot3的待验证良率值相比shot3的初始良率值提高,则说明C层的掩膜版有缺陷,若shot3的待验证良率值相比shot3的初始良率值不变,则说明C层的掩膜版没有缺陷。
若shot5的待验证良率值相比shot5的初始良率值提高,则说明E层的掩膜版有缺陷,若shot5的待验证良率值相比shot5的初始良率值不变,则说明E层的掩膜版没有缺陷。
若shot6的待验证良率值相比shot6的初始良率值提高,则说明F层的掩膜版有缺陷,若shot6的待验证良率值相比shot6的初始良率值不变,则说明F层的掩膜版没有缺陷。
如果A、C、E、F层的掩膜版都没有缺陷,则继续选取几层其它的掩膜版重复上述过程,直到找到有缺陷的掩膜版。
综合上述的两个具体实施例,可以看到:第二种查找方式由于一次可以验证的掩膜版层数多于第一种查找方式,可以大大减少重复查找的过程,在生产过程中,可以节约用时和晶片数量。最佳的方式,就是一次选取所有的掩膜版层同时验证,使用一张晶片就能查找到有缺陷的掩膜版。
无论是第一种查找方式还是第二种查找方式,都克服了现有技术中查找掩膜版时效率低、耗时长、经济成本高的问题。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种查找缺陷掩膜版的方法,其特征在于,包括:
从需要曝光的掩膜版中,选取至少一层掩膜版;
确定选取的所述掩膜版对应的曝光场shot,其中,选取的每层所述掩膜版对应不同的shot;
针对每一个shot,将该shot对应的掩膜版上的指定区域曝光到该shot的整个区域上,以及将除该shot对应的掩膜版之外的其他各个掩膜版的整个区域叠加曝光到该shot的整个区域上;
对每个所述shot进行良率测试得到每个所述shot的待验证良率值,并根据每个所述shot的待验证良率值,确定每个所述shot对应的所述掩膜版是否有缺陷。
2.如权利要求1所述的方法,其特征在于,所述确定每个所述shot对应的所述掩膜版是否有缺陷包括:
判断所述shot的所述待验证良率值是否为100%,如果是,则确定所述shot对应的掩膜版有缺陷;否则确定所述shot对应的掩膜版没有缺陷。
3.如权利要求1所述的方法,其特征在于,所述从需要曝光的掩膜版中,选取至少一层掩膜版之前还包括:
在确定shot上存在重复性缺陷后,确定每个shot的初始良率值。
4.如权利要求3所述的方法,其特征在于,所述确定每个所述shot对应的所述掩膜版是否有缺陷包括:
将所述shot的所述待验证良率值和所述shot的所述初始良率值进行比较,判断所述待验证良率值是否大于所述初始良率值;如果是,则确定所述shot对应的掩膜版有缺陷;否则确定所述shot对应的掩膜版没有缺陷。
5.如权利要求1所述的方法,其特征在于,所述指定区域是无缺陷的区域。
6.如权利要求5所述的方法,其特征在于,根据下列步骤选取所述无缺陷区域:
确定所述掩膜版上有缺陷的区域;
从所述掩膜版的整个区域中,选择除有缺陷的区域之外的其它区域的一部分或者全部作为所述无缺陷区域。
7.如权利要求1~6任一所述的方法,其特征在于,所述待验证良率值是指所述shot中无缺陷的芯片die占所述shot中所有die的比例。
8.如权利要求3~4任一所述的方法,其特征在于,所述初始良率值是指所述shot中无缺陷的die占所述shot中所有die的比例。
9.如权利要求1所述的方法,其特征在于,所述对选取的所述掩膜版对应的每个所述shot进行良率测试包括:
对所述shot内的每一个die进行良率测试。
10.如权利要求9所述的方法,其特征在于,所述对所述shot内的每一个die进行良率测试包括:
以行或列为单位对所述shot内的每一个所述die进行良率测试。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010184628 CN102253595B (zh) | 2010-05-20 | 2010-05-20 | 一种查找缺陷掩膜版的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010184628 CN102253595B (zh) | 2010-05-20 | 2010-05-20 | 一种查找缺陷掩膜版的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102253595A true CN102253595A (zh) | 2011-11-23 |
CN102253595B CN102253595B (zh) | 2013-04-10 |
Family
ID=44980929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201010184628 Active CN102253595B (zh) | 2010-05-20 | 2010-05-20 | 一种查找缺陷掩膜版的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102253595B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109643106A (zh) * | 2016-08-15 | 2019-04-16 | Asml荷兰有限公司 | 用于提高半导体制造产率的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003207459A (ja) * | 1994-07-13 | 2003-07-25 | Kla Instr Corp | 自動フォトマスク検査装置及び方法 |
CN101451963A (zh) * | 2006-08-01 | 2009-06-10 | 以色列商·应用材料以色列公司 | 用于缺陷检测的方法和系统 |
CN101546112A (zh) * | 2008-03-25 | 2009-09-30 | 中芯国际集成电路制造(上海)有限公司 | 一种更替掩模版的方法 |
CN102053479A (zh) * | 2009-10-28 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 光掩模缺陷的定位装置及定位方法 |
-
2010
- 2010-05-20 CN CN 201010184628 patent/CN102253595B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003207459A (ja) * | 1994-07-13 | 2003-07-25 | Kla Instr Corp | 自動フォトマスク検査装置及び方法 |
CN101451963A (zh) * | 2006-08-01 | 2009-06-10 | 以色列商·应用材料以色列公司 | 用于缺陷检测的方法和系统 |
CN101546112A (zh) * | 2008-03-25 | 2009-09-30 | 中芯国际集成电路制造(上海)有限公司 | 一种更替掩模版的方法 |
CN102053479A (zh) * | 2009-10-28 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 光掩模缺陷的定位装置及定位方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109643106A (zh) * | 2016-08-15 | 2019-04-16 | Asml荷兰有限公司 | 用于提高半导体制造产率的方法 |
TWI659282B (zh) * | 2016-08-15 | 2019-05-11 | 荷蘭商Asml荷蘭公司 | 用於提高半導體製造良率的系統和方法及電腦可讀儲存媒體 |
CN109643106B (zh) * | 2016-08-15 | 2021-09-24 | Asml荷兰有限公司 | 用于提高半导体制造产率的方法 |
US11681279B2 (en) | 2016-08-15 | 2023-06-20 | Asml Netherlands B.V. | Method for enhancing the semiconductor manufacturing yield |
Also Published As
Publication number | Publication date |
---|---|
CN102253595B (zh) | 2013-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20160021807A (ko) | 필름 프레임으로부터의 정확한 다이 분리를 자동으로 검증하기 위한 시스템 및 방법 | |
CN102623368A (zh) | 一种晶圆缺陷检测方法 | |
EP2212909B1 (en) | Patterned wafer defect inspection system and method | |
CN103163442A (zh) | 一种晶圆测试方法 | |
CN101561474B (zh) | 可动态变更测试流程的测试方法 | |
CN108803264A (zh) | 晶圆上多个对准标记的集中放置和光刻位置的确定方法 | |
CN111398773A (zh) | 可测试的微器件排列结构及其制作方法、测试方法 | |
US8362480B1 (en) | Reusable test chip for inline probing of three dimensionally arranged experiments | |
CN101738400B (zh) | 判断晶圆表面重复缺陷的方法及装置 | |
US9146270B2 (en) | Method for testing a plurality of transistors in a target chip | |
CN102253595B (zh) | 一种查找缺陷掩膜版的方法 | |
US20130016895A1 (en) | Method and system for defect-bitmap-fail patterns matching analysis including peripheral defects | |
CN117046735A (zh) | 一种晶圆中多种芯片的图谱合并、分发方法及系统 | |
US6446021B1 (en) | Method and apparatus to display processing parameter | |
CN103605092B (zh) | Wat测试系统及测试方法 | |
CN103928365B (zh) | 一个光罩内的单元芯片存在不同图像条件的缺陷扫描方法 | |
US20220236196A1 (en) | Methods for determining focus spot window and judging whether wafer needs to be reworked | |
CN113078072B (zh) | 一种探针检测方法 | |
CN111157868B (zh) | 晶圆重测的方法及测试设备 | |
US9798228B2 (en) | Maximizing potential good die per wafer, PGDW | |
CN109211924A (zh) | 芯片制造过程中的缺陷检测方法 | |
US8487644B2 (en) | Method and pattern carrier for optimizing inspection recipe of defect inspection tool | |
US20100052725A1 (en) | Adaptive test time reduction for wafer-level testing | |
CN104576430B (zh) | 一种晶圆版图的cdsem测量方法 | |
CN101178941A (zh) | 一种动态估计缺陷所造成记忆体特征失效的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20220719 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
TR01 | Transfer of patent right |