CN102237859B - 由电流源相对大小决定频率的振荡器 - Google Patents
由电流源相对大小决定频率的振荡器 Download PDFInfo
- Publication number
- CN102237859B CN102237859B CN201010282290.5A CN201010282290A CN102237859B CN 102237859 B CN102237859 B CN 102237859B CN 201010282290 A CN201010282290 A CN 201010282290A CN 102237859 B CN102237859 B CN 102237859B
- Authority
- CN
- China
- Prior art keywords
- reverser
- current source
- current
- alternately
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Inverter Devices (AREA)
Abstract
本发明公开了由电流源相对大小决定频率的振荡器,此处所描述的一振荡电路包含一电路回路及多个电流源。此电路回路包含一具有该振荡信号的输出。此多个电流源独立地开启该振荡信号的一相位,该多个电流源控制该电路回路的节点的充电电流与放电电流的大小,该节点包含该输出。多个电流源中的不同电流源的相对大小决定该振荡信号的一频率。
Description
技术领域
本发明是关于振荡器电路,特别是关于具有磁滞电路的振荡器电路,且更具体而言是关于包含多重电流源以简化此振荡器频率的预测。
背景技术
具有由电流源所供应电源的一系列反向器的电流控制的环形振荡器,其具有十分难以预测的频率,及缓慢的转换。其十分难以预测的输出频率及缓慢的转换的发生是因为虽然包含了电流源,但是此电流控制的环形振荡器在一输出节点的充电及放电电流无法简单地由此电流源的尺寸大小来决定。而是,此电流控制的环形振荡器在一输出节点的频率是为根据许多条件的复杂方程式,例如邻近反相器的MOS和NMOS晶体管的尺寸大小、迁移率及输入电压来决定。
发明内容
此处所描述的一种装置,包含一振荡电路产生一振荡信号。
振荡电路包含一电路回路及多个电流源。此电路回路包含一具有该振荡信号的输出。此多个电流源独立地开启该振荡信号的一相位,该多个电流源控制该电路回路的节点的充电电流与放电电流的大小,该节点包含该输出。多个电流源中的不同电流源的相对大小决定该振荡信号的一频率。
在某些实施例中,该电路回路包含多个串联的磁滞电路。在某些实施例中,该节点与相邻的磁滞电路连接。在一实施例中,该节点的该充电电流是由介于一下级磁滞电路的一第一电流源与一前级磁滞电路的一第二电流源之间的一电流差所决定,该第一电流源自一高参考电压漏入一第一电流而该第二电流源导入一第二电流至一低参考电压。在另一实施例中,该节点的该放电电流是由介于一前级磁滞电路的一第一电流源与一下级磁滞电路的一第二电流源之间的一电流差所决定,该第一电流源自一高参 考电压漏入一第一电流而该第二电流源导入一第二电流至一低参考电压。
在某些实施例中,该电路回路包含多个串联的交互耦接反向器。在某些实施例中,该节点与该多个串联的交互耦接反向器中的相邻交互耦接反向器连接。在一实施例中,该节点的该充电电流是由介于一下级交互耦接反向器的一第一电流源与一前级交互耦接反向器的一第二电流源之间的一电流差所决定,该第一电流源自一高参考电压漏入一第一电流而该第二电流源导入一第二电流至一低参考电压。在另一实施例中,该节点的该放电电流是由介于一前级交互耦接反向器的一第一电流源与一下级交互耦接反向器的一第二电流源之间的一电流差所决定,该第一电流源自一高参考电压漏入一第一电流而该第二电流源导入一第二电流至一低参考电压。
在某些实施例中,该交互耦接反向器包括一第一反向器及一第二反向器,如此该第一反向器具有一输出与该第二反向器的一输入连接,而该第二反向器具有一输出与该第一反向器的一输入连接,该第一反向器的该输入是响应自一前级交互耦接反向器的一前级信号,且该第一反向器的该输出传送一下级信号至一下级交互耦接反向器。
在一实施例中,该多个电流源中的不同电流源的相对大小决定该振荡信号的该频率,如此该不同电流源的该相对大小包括该第一反向器的一第一电流源与该第二反向器的一第二电流源之间的一电流比例,该第一电流源与该第二电流源自一高参考电压漏入电流。
在另一实施例中,该多个电流源中的不同电流源的相对大小决定该振荡信号的该频率,如此该不同电流源的该相对大小包括该第一反向器的一第一电流源与该第二反向器的一第二电流源之间的一电流比例,该第一电流源与该第二电流源导入电流至一低参考电压。
在许多不同的实施例中,该振荡信号是三角波。而在其它许多不同的实施例中,该振荡信号是正弦波。
本发明的另一目的为提供一种方法,包含下列步骤:
自一电路回路的一输出产生一振荡信号,该振荡信号的一频率是由多个电流源中的不同电流源的相对大小决定,该多个电流源独立地开启该振荡信号的一相位,该多个电流源控制该电路回路的节点的充电电流与放电电流的大小。
附图说明
本发明是由权利要求范围所界定。这些和其它目的,特征,和实施例,会在下列实施方式的章节中搭配图式被描述,其中:
图1显示一包含一拉升部份及一拉降部分的迟滞电路的简化示意图。
图2为一迟滞电路的输出电压的时间图,显示当前的输出不只由当前的输入所决定,也会根据过去的输出。
图3为一磁滞电路的输入电压与输出电压的关系图,也显示当前的输出不只由当前的输入所决定,也会根据过去的输出。
图4为不是磁滞电路的反向电路的电路示意图。
图5为图4中反向电路的输入电压与输出电压的关系图,也显示当前的输出仅是由当前的输入所决定,并不会根据过去的输出。
图6为一磁滞电路的电路示意图,其包括利用交互耦接的反向器其后接有反向电路。
图7为图6中磁滞电路的输入电压与输出电压的关系图,也显示当前的输出不仅是由当前的输入所决定,且会根据过去的输出。
图8到图10显示反向电路的输入电压与输出电压的例示关系图,显示如同所预期的一般其转换特性是根据PMOS与NMOS晶体管元件强度比例而变动。
图11显示反向电路的输入电压与输出电压的例示关系图,显示沿着转换区域的一范例点。
图12显示反向电路的电路图,其是在图11中的转换区域的一范例点操作。
图13显示反向电路的电路图,其具有增加的电流源以尝试简化在输出节点的充电电流及放电电流的预测。
图14显示图13中具有增加的电流源的反向电路的输出电压的时间关系图,显示预期的快速放电速度与实际的缓慢放电速度两者之间的差异。
图15显示振荡电路的电路图,其具有包括交互耦接的反向器的一系列的磁滞电路。
图16显示振荡电路的电路图,其具有包括交互耦接的反向器的一系列的磁滞电路,及增加的电流源以简化在输出节点的充电电流及放电电流的预测。
图17显示振荡电路的一部分电路图,其如同图16中所示具有包括交互耦接的反向器的一系列的磁滞电路及增加的电流源,具有如图中所示的电流路径,包括两个用来预测此充电电流的主要电流源。
图18显示振荡电路的一部分电路图,其如同图16中所示具有包括交互耦接的反向器的一系列的磁滞电路及增加的电流源,具有如图中所示的电流路径,包括两个用来预测此放电电流的主要电流源。
图19到图25为此振荡电路不同节点的时间图,其如同图16中所示具有包括交互耦接的反向器的一系列的磁滞电路及增加的电流源。
图26为此振荡电路的一部份电路图,其如同图16中所示具有包括交互耦接的反向器的一系列的磁滞电路及增加的电流源,是作为图19到图25中节点的一重要指标。
图27为一电压控制振荡器的一电路图,包括具有一系列磁滞电路的振荡电路。
具体实施方式
图1显示一包含一拉升部份及一拉降部分的迟滞电路的简化示意图。
电路A执行拉升而电路B执行拉降。电路A的一个范例是一电流源,其是自一高压参考电压提供电流来源,电路B的一个范例是一电流源,其是漏入电流至一低压参考电压。
图2为一迟滞电路的输出电压的时间图,显示当前的输出不只由当前的输入所决定,也会根据过去的输出。
此转换在一开始是缓慢的,但随后在结束时是快速的。
图3为一磁滞电路的输入电压与输出电压的关系图,也显示当前的输出不只由当前的输入所决定,也会根据过去的输出。
明显地看出上升及下降时间区域重叠部分的曲线是根据此输入电压来调整。
磁滞现象是由此信号是在一方向较另一方向上变得难以转换或更慢而产生。
图4为不是磁滞电路的反向电路的电路示意图。
图5为图4中反向电路的输入电压与输出电压的关系图,也显示当前的输出仅是由当前的输入所决定,并不会根据过去的输出。
自A点到E点的转换如同以下发生:
在A点:Vi=0.1、Vo=1
在B点:Vi=0.3、Vo=1
在C点:Vi=0.5、Vo=0.5
在D点:Vi=0.7、Vo=0
在E点:Vi=0.9、Vo=0
自E点到A点的反向转换与上述完全相同,但是以相反的顺序发生。
图6为一磁滞电路的电路示意图,其包括利用交互耦接的反向器,其前端接有反向电路。
为了简化起见,在某些实施例中为一系列的磁滞电路,此磁滞电路称为交互耦接的反向器,但是其前端没有反向电路,所以不会产生磁滞。
图7为图6中磁滞电路的输入电压与输出电压的关系图,也显示当前的输出不仅是由当前的输入所决定,且会根据过去的输出。
自A点到E点的转换如同以下发生:
在A点:Vi=0.1、Vo=1
在B点:Vi=0.3、Vo=1
在C点:Vi=0.5、Vo=0.9
在D点:Vi=0.7、Vo=0.7
在E点:Vi=0.9、Vo=0
然而,自E点到A点的反向转换发生如下:
在E点:Vi=0.9、Vo=0
在D点:Vi=0.7、Vo=0
在C点:Vi=0.5、Vo=0.1
在B点:Vi=0.3、Vo=0.3
在A点:Vi=0.1、Vo=1
因为自A点到E点的转换是与其方向相关,所以为磁滞的。
图7中的磁滞曲线可以由图6中的文字描述解释。
在开始时,举例Vi=0、Vx=1、Vo=0
Vi=0.1
P1保持”开启”;P2和P3也是如此N1保持”关闭”;N2和N3也是如此,如同没有任何事发生一般
Vi=0.1、Vx=1、Vo=0
Vi=0.3
P1、P2和P3仍保持”开启”
N1开始”开启”代表可能有一微小的电流通过。为了简化起见,假设此电流极小,所以也不会改变任何事
Vi=0.3、Vx=1、Vo=0
Vi=0.5
P1开始关闭但尚未完成,所以自电源流经P1至Vx的电流减少
假设仅有单一反向器P1和N1存在,则电流IP1与IN1相同。但是此处P2仍是”开启”且N2保持”关闭”。因此有两个电流IP1与IP2对Vx进行充电;而仅有一个电流IN1对Vx进行放电
此时Vi=0.5、Vx=0.9、Vo=0。某些事在Vi与Vx发生,但是没有任何事在Vo发生
没有任何事影响Vo代表Vx=0.9,所以Vo没有改变任何事
Vi=07
此Vi=0.7的电压将P1关闭
此时有一个电流IP2对Vx进行充电,及一个电流IN1对Vx进行放电。因为Vi=0.7所以IP2大于IN1。Vo会接地。
此时大约是Vi=0.7、Vx=0.7、Vo=0。
Vi=0.9
此时N1真正”开启”会使得Vx降低。Vx会先=0.3。会进行某些改变。
Vx=0.3会使P3”开启”其会将Vo充电至约0.5。
Vo=0.5会使IP2变小,则Vx会小于0.3。
此时此回授回路开始工作,此回授回路持续将Vo增加至接近1,且减少Vx至0。
最后,假设Vi=0.9、Vx=0、Vo=1。
图8到图10显示反向电路的输入电压与输出电压的例示关系图,显示如同所预期的一般其转换特性是根据PMOS与NMOS晶体管元件强度比例而变动。
PMOS与NMOS的比例控制转变点。
在图8中,PMOS与NMOS的比例=1∶1(相等)
在图9中,PMOS与NMOS的比例=1∶2(NMOS较强)
在图10中,PMOS与NMOS的比例=2∶1(PMOS较强)
此转变点可以通过调整N阱与P阱而控制。
图11显示反向电路的输入电压与输出电压的例示关系图,显示沿着转换区域的一范例点。
图12显示反向电路的电路图,其是在图11中的转换区域的一范例点操作。
此处有三个电流I3=I1-I2。假如实际上很简易计算的话,此三个电流是很容易预测的。
图13显示反向电路的电路图,其具有增加的电流源以尝试简化在输出节点的充电电流及放电电流的预测。
此增加的电流源尝试通过设置充电电流的转换电流至I1及放电电流的转换电流至I2来控制反向器的上升及下降时间。
图14显示图13中具有增加的电流源的反向电路的输出电压的时间关系图,显示预期的快速放电速度与实际的缓慢放电速度两者之间的差异。
不幸的是,此转换并未跟随着假如是增加的电流源是转换电流的主要部分的虚线进行。虽然具有增加的电流源,实际转换电流仍是根据缓慢放电速度的实线进行。此转换较预期更慢。其原因是虽然I1及I2决定充电及放电Vo时PMOS与NMOS的转换速度,通过电容的I3电流仍是太小。
对于可预测性的目的而言,虽然方程式是I3=I1-I2,因为电流I3是与尺寸、Vi和迁移率等相关,所以I3的实际值仍是太复杂而难以预测。
因此,存在以下两个问题:缓慢的转变速度与缺乏可预测性。具有增加电流源的不同实施例皆会解决此二问题。
图15显示振荡电路的电路图,其具有包括交互耦接的反向器的一系 列的磁滞电路。
此电路展示充电及放电相位时的电流。假设V1=1、Vo=0、V2=1。(V2=1会使V1如同反向器一般至低电平且会产生振荡结果)。
当Vo在充电相位时,理想状况是,充电电流Ic=IP1-IN0。但实际不是如此。
当Vo在放电相位时,理想状况是,放电电流Ic=IN1-IP0。但实际也不是如此。
图16显示振荡电路的电路图,其具有包括交互耦接的反向器的一系列的磁滞电路,及增加的电流源以简化在输出节点的充电电流及放电电流的预测。
此电流源简化的充电电流及放电电流的预测是根据图17和图18。
此技术增加了环形振荡器的频率的高控制性而不需要相位检测。一个典型操作为中高频率(100MHz~1GHz)操作。
I*T=C*V,其中I是电流,T是周期,C是电容值而V是峰值电压。此方程式具有4个变量。
当一规范的V和C远大于寄生电容时,则正确地I值决定此4个变量中的第3个变量,因此使得可以预测剩余的第4个变量周期T(或频率)。
因此,此技术正确地控制电流。因为V和C也是被控制的,此电流也控制了频率。
以下为决定达成一个250MHz(4纳秒)振荡信号的电流的范例。
I*T=C*V
V=2.5V且被规范。也可以是其它的电压。
C=250fF,远大于寄生电容值
目标是T=2纳秒,其代表半周期,对应至充电的半周期或是放电的半周期。
根据此方程式,此被控制的电流I应等于312.5微安培或是约300微安培。所以因为寄生电容的存在,Ic的峰值电流应为600微安培或更高。此电流是来自一参考电流系统。
Ic=IP1-IN0=600μA,或是Ic=IN1-IP0=600μA
在下列方程式中,I1代表IP1或IN1的简称;I0代表IP0或IN0的简 称
I1-I0=600μA
I1=600μA、I0=0μA,I1∶I0=无穷大;代表不实际
I1=700μA、I0=100μA,I1∶I0=7∶1;太大的比例无法产生电流匹配,但是省下某些能量
I1=800μA、I0=200μA,I1∶I0=4∶1;
I1=1.2mA、I0=600μA,I1∶I0=2∶1;电流消耗变大
在之前的范例计算中,对应于IP1与IN0的电流源比例为4∶1,而对应于IN1与IP0的电流源比例为4∶1。类似地,对应于IP1与IN0的电流源之间的差值为600μA,而对应于IN1与IP0的电流源之间的差值亦为600μA。
在其它的实施例中,也可以是其它的电流源比例。
IP0、IP1、IN0和IN1的值可以由调整的偏压或是相位检测器来控制。
理想的负载电容值CL会随着是否使用相位检测器而变动。当具有相位检测器时,负载电容值CL可以是零以节省功耗,且增加振荡频率进入至GHz范围。当不具有相位检测器时,负载电容值CL可以是越大越好以在增加功耗的代价下避免因工艺所造成的变动。
图17显示振荡电路的一部分电路图,其如同图16中所示具有包括交互耦接的反向器的一系列的磁滞电路及增加的电流源,具有如图中所示的电流路径,包括两个用来预测此充电电流的主要电流源。
于此充电相位时,平均充电电流IC=K*(IP1-IN0)
K是一常数。在三角波形电流时K=1/2。在较高频率范围时,K的平均值~√(1/2)~0.707,因为在如此快的速度下,此波形更像是一个正弦波。
图18显示振荡电路的一部分电路图,其如同图16中所示具有包括交互耦接的反向器的一系列的磁滞电路及增加的电流源,具有如图中所示的电流路径,包括两个用来预测此放电电流的主要电流源。
于此放电相位时,平均放电电流IC=K*(IN1-IP0)
K也是一常数。在三角波形电流时K=1/2。在较高频率范围时,K的平均值~√(1/2)~0.707,因为在如此快的速度下,此波形更像是一个正弦波。
在一较低频率范围时,此时输出波形是一三角波。
T=2*{CL/[0.5*(x-y)*(Vd-Vs)}]
(x-y)代表电流源的相对大小,例如(800-200)μA。
(Vd-Vs)代表高参考电压与低参考电压之间的差值。此电流源自高参考电压Vd发出且漏入电流至低参考电压Vs。
频率f=1/T(单位为赫兹)。
图19到图25为此振荡电路不同节点的时间图,其如同图16中所示具有包括交互耦接的反向器的一系列的磁滞电路及增加的电流源。
图19到图25分割一个完整的时钟周期为4个小的时间周期,标示为T1、T2、T3和T4。
在T1与T2两个时点,输出节点OUT具有一放电电流IN1-IP0,且IP1和IN0几乎是关闭的。因为IP1和IN0几乎是关闭的,在预测此振荡频率时实际上可以忽略其贡献。
在T3与T4两个时点,输出节点OUT具有一充电电流IP1-IN0,且IN1和IP0几乎是关闭的。因为IP0和IN1几乎是关闭的,在预测此振荡频率时实际上可以忽略其贡献。
图19显示IN1,为流经一反向器NMOS的电流。此NMOS连接至此输出节点,且反向器属于附近交互耦接反向器的下一级交互耦接反向器。
图20显示IP0,为流经一反向器PMOS的电流。此PMOS连接至此输出节点,且反向器属于附近交互耦接反向器的前一级交互耦接反向器。
图21显示IP1,为流经一反向器PMOS的电流。此PMOS连接至此输出节点,且反向器属于附近交互耦接反向器的下一级交互耦接反向器。
图22显示IN0,为流经一反向器NMOS的电流。此NMOS连接至此输出节点,且反向器属于附近交互耦接反向器的前一级交互耦接反向器。
图23显示IC,为流经此输出节点电容的电流。此IC电流的大小决定此输出节点充电或放电速度。
图24显示OUT,为此输出节点的输出电压。因此,输出电压OUT的上升部分与正IC电流对应,而输出电压OUT的下降部分与负IC电流对应。
图25显示CLK,为此输出节点缓冲器之后的时钟电压。此缓冲器帮助振荡器输出更近似数字。缓冲器的数目是根据需要驱动的区块数目。缓 冲器使得此转变更快得到一近似方波的波形。反向器不仅将信号分离,而且也提供驱动能力。
图26为此振荡电路的一部份电路图,其如同图16中所示具有包括交互耦接的反向器的一系列的磁滞电路及增加的电流源,是作为图19到图25中节点的一重要指标。
图27为一电压控制振荡器的一电路图,包括具有一系列磁滞电路的振荡电路。
一个改良的电压控制振荡器,其包含此处所描述的改良振荡器技术。此电压控制振荡器包括一相位检测器及一电荷升压器电路。此电荷升压器电路包括两个电流源Ip和In、电阻R及电容C。
其它的实施例包括电流控制振荡器(CCO)及电阻控制振荡器(RCO)。
虽然本发明已参照实施例来加以描述,然本发明创作并未受限于其详细描述内容。替换方式及修改样式已于先前描述中所建议,且其它替换方式及修改样式将为熟习此项技艺的人士所思及。特别是,所有具有实质上相同于本发明的构件结合而达成与本发明实质上相同结果者,皆不脱离本发明的精神范畴。因此,所有此等替换方式及修改样式是意欲落在本发明于随附权利要求范围及其均等物所界定的范畴之中。
Claims (15)
1.一种产生振荡信号的装置,包含:
一振荡电路产生一振荡信号,包含:
一电路回路,包含一具有该振荡信号的输出;
多个电流源独立地开启该振荡信号的一相位,该多个电流源控制该电路回路的节点的充电电流与放电电流的大小,该节点包含该输出,其中多个电流源中的不同电流源的相对大小决定该振荡信号的一频率;
其中,该电路回路包含多个串联的磁滞电路,且该节点与该多个串联的磁滞电路中的相邻磁滞电路连接,且该节点的该充电电流是由介于一下级磁滞电路的一第一电流源与一前级磁滞电路的一第二电流源之间的一电流差或介于一前级磁滞电路的一第一电流源与一下级磁滞电路的一第二电流源之间的一电流差所决定,该第一电流源自一高参考电压漏入一第一电流而该第二电流源导入一第二电流至一低参考电压。
2.根据权利要求1所述的装置,其中该磁滞电路包含多个交互耦接的反向器,且该节点与该多个交互耦接的反向器中的相邻交互耦接反向器连接。
3.根据权利要求2所述的装置,其中该交互耦接反向器包括一第一反向器及一第二反向器,如此该第一反向器具有一输出与该第二反向器的一输入连接,而该第二反向器具有一输出与该第一反向器的一输入连接,该第一反向器的该输入是响应自一前级交互耦接反向器的一前级信号,且该第一反向器的该输出传送一下级信号至一下级交互耦接反向器,
其中该多个电流源中的不同电流源的相对大小决定该振荡信号的该频率,如此该不同电流源的该相对大小包括该第一反向器的一第一电流源与该第二反向器的一第二电流源之间的一电流比例,该第一电流源与该第二电流源自一高参考电压漏入电流。
4.根据权利要求1所述的装置,其中该磁滞电路包含多个交互耦接的反向器,且该节点与该多个交互耦接的反向器中的相邻交互耦接反向器连接,及
该交互耦接反向器包括一第一反向器及一第二反向器,如此该第一反向器具有一输出与该第二反向器的一输入连接,而该第二反向器具有一输出与该第一反向器的一输入连接,该第一反向器的该输入是响应自一前级交互耦接反向器的一前级信号,且该第一反向器的该输出传送一下级信号至一下级交互耦接反向器,
其中该多个电流源中的不同电流源的相对大小决定该振荡信号的该频率,如此该不同电流源的该相对大小包括该第一反向器的一第一电流源与该第二反向器的一第二电流源之间的一电流比例,该第一电流源与该第二电流源导入电流至一低参考电压。
5.根据权利要求1所述的装置,其中该振荡信号是三角波。
6.根据权利要求1所述的装置,其中该振荡信号是正弦波。
7.一种产生振荡信号的方法,包含:
自一电路回路的一输出产生一振荡信号,该振荡信号的一频率是由多个电流源中的的不同电流源的相对大小决定,该多个电流源独立地开启该振荡信号的一相位,该多个电流源控制该电路回路的节点的充电电流与放电电流的大小;
其中,该电路回路包含多个串联的磁滞电路,且该节点与该多个串联的磁滞电路中的相邻磁滞电路连接,且该节点的该充电电流是由介于一下级磁滞电路的一第一电流源与一前级磁滞电路的一第二电流源之间的一电流差或介于一前级磁滞电路的一第一电流源与一下级磁滞电路的一第二电流源之间的一电流差所决定,该第一电流源自一高参考电压漏入一第一电流而该第二电流源导入一第二电流至一低参考电压。
8.根据权利要求7所述的方法,其中该磁滞电路包含多个交互耦接的反向器。
9.根据权利要求7所述的方法,其中该磁滞电路包含多个交互耦接的反向器,且该节点与该多个交互耦接的反向器中的相邻交互耦接反向器连接,且该节点的该充电电流是由介于一下级交互耦接反向器的一第一电流源与一前级交互耦接反向器的一第二电流源之间的一电流差所决定,该第一电流源自一高参考电压漏入一第一电流而该第二电流源导入一第二电流至一低参考电压。
10.根据权利要求7所述的方法,其中该磁滞电路包含多个交互耦接的反向器,且该节点与该多个交互耦接的反向器中的相邻交互耦接反向器连接,且该节点的该放电电流是由介于一前级交互耦接反向器的一第一电流源与一下级交互耦接反向器的一第二电流源之间的一电流差所决定,该第一电流源自一高参考电压漏入一第一电流而该第二电流源导入一第二电流至一低参考电压。
11.根据权利要求7所述的方法,其中该磁滞电路包含多个交互耦接的反向器,且该节点与该多个交互耦接的反向器中的相邻交互耦接反向器连接,及
该交互耦接反向器包括一第一反向器及一第二反向器,如此该第一反向器具有一输出与该第二反向器的一输入连接,而该第二反向器具有一输出与该第一反向器的一输入连接,该第一反向器的该输入是响应自一前级交互耦接反向器的一前级信号,且该第一反向器的该输出传送一下级信号至一下级交互耦接反向器,
其中该多个电流源中的不同电流源的相对大小决定该振荡信号的该频率,如此该不同电流源的该相对大小包括该第一反向器的一第一电流源与该第二反向器的一第二电流源之间的一电流比例,该第一电流源与该第二电流源自一高参考电压漏入电流。
12.根据权利要求7所述的方法,其中该磁滞电路包含多个交互耦接的反向器,且该节点与该多个交互耦接的反向器中的相邻交互耦接反向器连接,及
该交互耦接反向器包括一第一反向器及一第二反向器,如此该第一反向器具有一输出与该第二反向器的一输入连接,而该第二反向器具有一输出与该第一反向器的一输入连接,该第一反向器的该输入是响应自一前级交互耦接反向器的一前级信号,且该第一反向器的该输出传送一下级信号至一下级交互耦接反向器,
其中该多个电流源中的不同电流源的相对大小决定该振荡信号的该频率,如此该不同电流源的该相对大小包括该第一反向器的一第一电流源与该第二反向器的一第二电流源之间的一电流比例,该第一电流源与该第二电流源导入电流至一低参考电压。
13.根据权利要求7所述的方法,其中该振荡信号是三角波。
14.根据权利要求7所述的方法,其中该振荡信号是正弦波。
15.一种产生振荡信号的装置,包含:
一振荡电路产生一振荡信号,包含:
一电路回路功能模块,包含一具有该振荡信号的输出;
多个电流源独立地开启该振荡信号的一相位,该多个电流源控制该电路回路功能模块的节点的充电电流与放电电流的大小,该节点包含该输出,其中多个电流源中的不同电流源的相对大小决定该振荡信号的一频率;
其中,该电路回路功能模块包含多个串联的磁滞电路,且该节点与该多个串联的磁滞电路中的相邻磁滞电路连接,且该节点的该充电电流是由介于一下级磁滞电路的一第一电流源与一前级磁滞电路的一第二电流源之间的一电流差或介于一前级磁滞电路的一第一电流源与一下级磁滞电路的一第二电流源之间的一电流差所决定,该第一电流源自一高参考电压漏入一第一电流而该第二电流源导入一第二电流至一低参考电压。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/776,198 US8378753B2 (en) | 2010-05-07 | 2010-05-07 | Oscillator with frequency determined by relative magnitudes of current sources |
US12/776,198 | 2010-05-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102237859A CN102237859A (zh) | 2011-11-09 |
CN102237859B true CN102237859B (zh) | 2015-04-15 |
Family
ID=44888162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010282290.5A Active CN102237859B (zh) | 2010-05-07 | 2010-09-09 | 由电流源相对大小决定频率的振荡器 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8378753B2 (zh) |
CN (1) | CN102237859B (zh) |
TW (1) | TWI422141B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8378753B2 (en) * | 2010-05-07 | 2013-02-19 | Macronix International Co., Ltd. | Oscillator with frequency determined by relative magnitudes of current sources |
JP6021410B2 (ja) * | 2012-04-26 | 2016-11-09 | ソニーセミコンダクタソリューションズ株式会社 | 発振器、発振方法、イメージセンサ、及び、撮像装置 |
US9059660B1 (en) * | 2013-12-17 | 2015-06-16 | International Business Machines Corporation | Variable frequency oscillator with specialized inverter stages |
CN104811164B (zh) * | 2014-01-28 | 2017-10-24 | 晶豪科技股份有限公司 | 具有时钟信号同步的三角波产生电路 |
CN106200739A (zh) * | 2016-06-28 | 2016-12-07 | 张升泽 | 电子芯片的电流预处理方法及系统 |
TWI675273B (zh) * | 2019-03-28 | 2019-10-21 | 友達光電股份有限公司 | 升壓電路、輸出緩衝電路與顯示面板 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5180995A (en) * | 1991-09-13 | 1993-01-19 | Mitsubishi Denki Kabushiki Kaisha | Temperature-compensated ring oscillator circuit formed on a semiconductor substrate |
US5331295A (en) * | 1993-02-03 | 1994-07-19 | National Semiconductor Corporation | Voltage controlled oscillator with efficient process compensation |
US5703541A (en) * | 1995-06-05 | 1997-12-30 | Mitsubishi Denki Kabushiki Kaisha | Ring oscillator with two inverters per unit inverter circuit |
CN201001099Y (zh) * | 2006-10-08 | 2008-01-02 | 北京希格玛和芯微电子技术有限公司 | 一种振荡器 |
CN201222719Y (zh) * | 2008-05-27 | 2009-04-15 | 上海复旦微电子股份有限公司 | 高精准环形振荡器 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US200900A (en) * | 1878-03-05 | Improvement in banjos | ||
US3904988A (en) * | 1974-09-11 | 1975-09-09 | Motorola Inc | CMOS voltage controlled oscillator |
US5208557A (en) * | 1992-02-18 | 1993-05-04 | Texas Instruments Incorporated | Multiple frequency ring oscillator |
US5677650A (en) * | 1995-12-19 | 1997-10-14 | Pmc-Sierra, Inc. | Ring oscillator having a substantially sinusoidal signal |
FR2750268B1 (fr) * | 1996-06-19 | 1998-07-31 | Bull Sa | Procede pour obtenir un signal a frequence variable et cellule a retard variable adaptee a la mise en oeuvre de ce procede |
JP2002111449A (ja) * | 2000-09-29 | 2002-04-12 | Mitsubishi Electric Corp | 電圧制御発振回路およびそれを備える位相同期ループ回路 |
KR100919087B1 (ko) * | 2001-10-19 | 2009-09-28 | 가부시키가이샤 어드밴티스트 | 위상 로크 루프 회로, 지연 로크 루프 회로, 타이밍발생기, 반도체 시험 장치 및 반도체 집적 회로 |
DE60314101T2 (de) * | 2002-02-25 | 2008-02-07 | Sony Electronics Inc. | Oszillator und pll-schaltung damit |
US6803831B2 (en) * | 2002-05-20 | 2004-10-12 | Nec Eletronics Corporation | Current starved inverter ring oscillator having an in-phase signal transmitter with a sub-threshold current control unit |
JP2003347844A (ja) * | 2002-05-29 | 2003-12-05 | Fujitsu Ltd | 電圧制御発振器、pll回路及び半導体装置 |
US6693495B1 (en) * | 2002-08-15 | 2004-02-17 | Valorbec, Limited Partnership | Method and circuit for a current controlled oscillator |
US6825732B2 (en) * | 2002-10-11 | 2004-11-30 | Sun Microsystems, Inc. | Ring oscillator with a digitally programmable frequency |
US7154352B2 (en) * | 2003-11-05 | 2006-12-26 | Mstar Semiconductor, Inc. | Clock generator and related biasing circuit |
KR100685640B1 (ko) * | 2004-03-17 | 2007-02-22 | 주식회사 하이닉스반도체 | 리프레쉬 오실레이터 |
CA2474111A1 (en) * | 2004-07-08 | 2006-01-08 | Gordon John Allan | Method and apparatus for mixed-signal dll/pll as usefull in timing manipulation |
US20070052483A1 (en) * | 2005-03-09 | 2007-03-08 | Markus Dietl | Oscillator |
TWI271932B (en) * | 2005-03-22 | 2007-01-21 | Realtek Semiconductor Corp | Voltage control oscillator (VCO) and delay circuit thereof |
TW200740124A (en) * | 2006-04-03 | 2007-10-16 | Realtek Semiconductor Corp | Rail-to-rail input voltage-controlled oscillating device |
US7629856B2 (en) * | 2006-10-27 | 2009-12-08 | Infineon Technologies Ag | Delay stage, ring oscillator, PLL-circuit and method |
JP2008205730A (ja) * | 2007-02-19 | 2008-09-04 | Nec Electronics Corp | Pll回路 |
US7642867B2 (en) * | 2007-03-29 | 2010-01-05 | Integrated Device Technology, Inc. | Simple technique for reduction of gain in a voltage controlled oscillator |
US20090027131A1 (en) * | 2007-07-25 | 2009-01-29 | Shingo Suzuki | Ring oscillators for cmos transistor beta ratio monitoring |
TW201001924A (en) * | 2008-06-30 | 2010-01-01 | Sitronix Technology Corp | Control method of voltage controlled oscillator (VCO) |
US8378753B2 (en) * | 2010-05-07 | 2013-02-19 | Macronix International Co., Ltd. | Oscillator with frequency determined by relative magnitudes of current sources |
-
2010
- 2010-05-07 US US12/776,198 patent/US8378753B2/en active Active
- 2010-07-30 TW TW99125329A patent/TWI422141B/zh active
- 2010-09-09 CN CN201010282290.5A patent/CN102237859B/zh active Active
-
2013
- 2013-02-01 US US13/757,496 patent/US8836435B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5180995A (en) * | 1991-09-13 | 1993-01-19 | Mitsubishi Denki Kabushiki Kaisha | Temperature-compensated ring oscillator circuit formed on a semiconductor substrate |
US5331295A (en) * | 1993-02-03 | 1994-07-19 | National Semiconductor Corporation | Voltage controlled oscillator with efficient process compensation |
US5703541A (en) * | 1995-06-05 | 1997-12-30 | Mitsubishi Denki Kabushiki Kaisha | Ring oscillator with two inverters per unit inverter circuit |
CN201001099Y (zh) * | 2006-10-08 | 2008-01-02 | 北京希格玛和芯微电子技术有限公司 | 一种振荡器 |
CN201222719Y (zh) * | 2008-05-27 | 2009-04-15 | 上海复旦微电子股份有限公司 | 高精准环形振荡器 |
Also Published As
Publication number | Publication date |
---|---|
TWI422141B (zh) | 2014-01-01 |
CN102237859A (zh) | 2011-11-09 |
US8836435B2 (en) | 2014-09-16 |
US20110273237A1 (en) | 2011-11-10 |
US20130147564A1 (en) | 2013-06-13 |
US8378753B2 (en) | 2013-02-19 |
TW201141045A (en) | 2011-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102237859B (zh) | 由电流源相对大小决定频率的振荡器 | |
US6362697B1 (en) | Low supply voltage relaxation oscillator having current mirror transistors supply for capacitors | |
US20120169319A1 (en) | Voltage conversion and integrated circuits with stacked voltage domains | |
CN103036537A (zh) | 相位内插器、多相位内插装置及内插时钟的产生方法 | |
CN103460578A (zh) | 充电泵电路 | |
CN102324912A (zh) | 电流控制振荡器 | |
CN103036558B (zh) | 压控振荡器 | |
CN101931383A (zh) | 灵活的低电流多相振荡器 | |
Kempitiya et al. | Low-power ASIC for microwatt electrostatic energy harvesters | |
Lim et al. | nMOS reversible energy recovery logic for ultra-low-energy applications | |
CN101819515A (zh) | 基于环型振荡器的真随机数发生电路及真随机数发生器 | |
CN110518896B (zh) | 一种提供任意频率及占空比的时钟发生电路与芯片 | |
CN107124166A (zh) | 一种低功耗高速零电流开关 | |
CN107438940A (zh) | 具有可重新配置的电感的开关调节器电路和方法 | |
Shirazi et al. | Self-start-up fully integrated DC-DC step-up converter using body biasing technique for energy harvesting applications | |
CN103843251A (zh) | 电平移位电路 | |
CN1835398B (zh) | 振荡电路及振荡控制方法 | |
US20120133419A1 (en) | Trigger circuit and rectifier, in particular for a self-powered microsystem having a piezoelectric microgenerator | |
ur Rahman et al. | Quasi-resonant clocking: Continuous voltage-frequency scalable resonant clocking system for dynamic voltage-frequency scaling systems | |
CN106165284B (zh) | 谐振型高频电源装置及谐振型高频电源装置用开关电路 | |
Li et al. | FPGA controlled high frequency resonant converter for contactless power transfer | |
CN102931983B (zh) | 延迟元件及数字控制振荡器 | |
CN110380711A (zh) | 具有超低短路电流的低频振荡器 | |
Mal et al. | Non Overlapping Clock (NOC) generator for low frequency switched capacitor circuits | |
Anuar et al. | Adiabatic logic versus CMOS for low power applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |