CN102230826A - 一种外差干涉仪的信号处理方法 - Google Patents

Abstract

一种外差干涉仪的信号处理方法，FPGA采用Span3系列的XC3S1500芯片，参考信号与测量信号分别经过高频小功率肖特基二极管，进行斩波处理后获得正半周期信号，然后与FPGA的管脚连接；以100μs为计数周期，分别对两路信号进行计数，每100μs锁存，整周期相位差为N₁-N₂；以参考信号为标准，将第一个采样计数周期内初始相位差计数值计作n₁并锁存，末端相位差计数值计作n₂，非整周期相位差计数值为n₂-n₁；第i个非整周期相位差计数值为n_i+1-n₁；对参考信号的一个周期进行填脉冲计数，得到该参考信号的整周期内计数值N_Tr；采样周期内的相位差为(N₁-N₂)+(n_i+1-n₁)/N_Tr；得到所测位移：L＝λ/2[(N₁-N₂)+(n_i+1-n₁)/N_Tr]，其中λ为激光波长，(i＝1，2，---，n)。本发明可实现相位动态、实时测量，分辨率高。

Description

一种外差干涉仪的信号处理方法

技术领域

本发明属于纳米测量技术领域，具体涉及一种外差干涉仪的信号处理方法。

背景技术

在精密测量及超精密测量领域，激光干涉技术应用更为广泛。在激光干涉技术的发展过程中，测量精度达到了微纳米、纳米级。光电转换器件及电子技术的应用改变了外差信号的处理方法，外差、准外差、自动记录，电子细分等技术极大提高了干涉信号的处理精度和速度。“交流”干涉，即根据将有效信号谱移到高频段的思想，使干涉信号的信噪比大大提高。随着纳米科学技术应用的飞速发展，对纳米测量技术提出了更高的测量要求，这就要求纳米测量技术向着大量程、高分辨率、多功能、动态、自动化等方向发展。

外差信号的处理方法分为频率解调和相位解调，频率解调法是将干涉仪测量镜运动产生的多普勒频移转化为对应于运动位移的加减系列脉冲，由可逆计数器计数得到测量结果，典型的是锁相倍频计数，以电子倍频、混频及计数电路为基础，对外差信号的多普勒频差进行“放大”计数。在倍频电路中，应根据锁相环的锁定范围合理设计倍频系数，若超出将造成失锁。同时由于倍频后信号的频率很高，对电子技术、电子器件的要求较高，后期电路设计难度增大，有待进一步研究。

相位解调法，当外差干涉仪的测量镜移动时，测量光束空间光程发生变化从而引起外差干涉信号的相位变化，利用相位检测测出相位变化，即可获得被测量的大小，本质就是对测量信号与参考信号比相，该方法便捷简单。但是相位测量的法局限性是适用于静态测量，动态测量不够完善，即其测量精度不够高，实时性不够好。本发明涉及一种外差干涉仪的信号处理方法，即基于FPGA的整小数相结合相位测量方法，可以实现相位测量的动态实时性测量。

发明内容

本发明公开了一种外差干涉仪的信号处理方法，其目的在于克服现有技术中采用频率解调法存在着倍频后信号频率高，因此对电子技术、电子器件的要求较高，后期电路设计难度增大，相位解调法适用于静态测量，动态测量精度不高，实时性不好等弊端。本发明不仅可以有效提高动态测量分辨率，而且可同时提高信号处理的实时性。本方法基于FPGA技术，采用整小数相结合，信号处理结果通过USB送入上位机进行显示，实时追踪，获得测量信息。

一种外差干涉仪的信号处理方法，其特征在于：基于FPGA的整小数相结合相位测量方法，FPGA采用Span3系列的XC3S1500芯片，该芯片的电流最大10mA，电压-0.5～+3.415V，参考信号与测量信号分别经过高频小功率肖特基二极管，进行斩波处理后获得正半周期信号，然后与FPGA的管脚连接；具体步骤如下：

A)整周期相位差计算：以100μs为计数周期，先分别对两路信号进行计数，每100μs锁存，参考信号的计数值为N₁，测量信号的计数值为N₂，整周期相位差为N₁-N₂；

B)非整周期相位差测量采用填脉冲法；以参考信号为标准，将第一个采样计数周期内初始相位差计数值计作n₁并锁存，末端相位差计数值计作n₂，在第一个采样计数周期内，非整周期相位差计数值为n₂-n₁；---；在第i个采样计数周期内，非整周期相位差计数值为n_i+1-n₁；(i＝1，2，---，n)

C)对参考信号的一个周期进行填脉冲计数，得到该参考信号的整周期内计数值N_Tr；

D)非整周期相位差为(n_i+1-n₁)/N_Tr；(i＝1，2，---，n)

E)将整周期相位差N₁-N₂与非整周期相位差(n_i+1-n₁)/N_Tr送入加法器进行运算得到采样周期内的相位差(N₁-N₂)+(n_i+1-n₁)/N_Tr；(i＝1，2，---，n)

F)将E)获得的相位差[(N₁-N₂)+(n_i+1-n₁)/N_Tr]与λ/2相乘即得到所测位移：

L＝λ/2[(N₁-N₂)+(n_i+1-n₁)/N_Tr]，其中λ为激光波长，λ＝632.8nm(i＝1，2，---，n)。

本发明基于FPGA的整小数相结合相位测量方法，可以实现相位测量的动态、实时测量，动态测量分辨率高，为纳米测量技术提供了切实可用和有效的方法。

附图说明

图1为本发明方法原理图；

图2为大数计数器的时序仿真图；

图3为大数计数减法运算的时序仿真图；

图4为小数计数的填脉冲时钟信号的时序仿真图；

图5为小数计数器的仿真图；

图6为小数计数减法运算时序仿真图。

具体实施方式

以下结合附图和具体实施例对本发明加以详细说明。

本发明基于FPGA的整小数相结合外差信号处理方法实施例用于拍频信号为2.2MHz的氦氖气体外差干涉测量系统。具体实施方案如下：

基于FPGA的整小数相结合相位测量方法，FPGA采用Span3系列的XC3S1500芯片，该芯片的电流最大10mA，电压-0.5～+3.415V，参考信号与测量信号分别经过高频小功率肖特基二极管，进行斩波处理后获得正半周期信号，然后与FPGA的管脚连接；具体步骤如下：

A)整周期相位差计算：以100μs为计数周期，先分别对两路信号进行计数，每100μs锁存，参考信号的计数值为N₁，测量信号的计数值为N₂，整周期相位差为N₁-N₂；

B)非整周期相位差测量采用填脉冲法；以参考信号为标准，如图1所示：

将第一个采样计数周期内初始相位差计数值计作n₁并锁存，末端相位差计数值计作n₂，在第一个采样计数周期内，非整周期相位差计数值为n₂-n₁；---；在第i个采样计数周期内，非整周期相位差计数值为n_i+1-n₁；(i＝1，2，---，n)

C)对参考信号的一个周期进行填脉冲计数，得到该参考信号的整周期内计数值N_Tr；

D)非整周期相位差为(n_i+1-n₁)/N_Tr；(i＝1，2，---，n)

E)将整周期相位差N₁-N₂与非整周期相位差(n_i+1-n₁)/N_Tr送入加法器进行运算得到采样周期内的相位差(N₁-N₂)+(n_i+1-n₁)/N_Tr；(i＝1，2，---，n)

F)将E)获得的相位差[(N₁-N₂)+(n_i+1-n₁)/N_Tr]与λ/2相乘即得到所测位移：

L＝λ/2[(N₁-N₂)+(n_i+1-n₁)/N_Tr](i＝1，2，---，n)其中λ为激光波长，λ＝632.8nm。

如图2所示，在仿真实验中，clk-50为外部时钟信号50MHz，reset全局复位信号，sr为参考信号，sm为测量信号，q_sr[7:0]为参考信号计数器的输出，q_sm[7:0]为测量信号计数器的输出。

大数计数减法运算的时序仿真如图3所示：

图中输入信号包括：clk_50为外部时钟信号50MHz，reset为全局复位信号，sr为参考信号，sm为测量信号；输出信号包括：dout[7:0]为减法器的输出，共八位，cout为减法器的溢出位(0表示未发生高位借位，1表示高位发生借位)。由图中可以看到在一个采样周期内，整周期相位差计数值为9。

小数计数的填脉冲时钟信号的时序仿真如图4所示：

图中clkin_in为外部时钟信号50MHz，rst_in为时钟管理器的复位信号，clkfx_out为倍频后输出的时钟信号，clk0_out为消除时钟抖动后的时钟信号，locked_out为时钟管理器的状态信号。在图中clkfx_out在463.3.0ns时产生第一个上升沿，在470.0ns处为一个时钟周期，1/(643.2-636.6)＝150，即完成了倍频，产生了150MHz的时钟信号。

小数计数器的仿真如图5所示：

图中clk为计数器的时钟信号即填脉冲信号(150MHz)，reset为全局复位信号，sr为参考信号，sm为测量信号，q[7:0]为小数计数器的输出，共八位。

小数计数减法运算时序仿真如图6所示：

图中en为减法器的使能信号，reset为全局复位信号，s_mr_n[7:0]为非整周期相位差计数器的输出，dout[7:0]为减法器的输出，共八位，cout为减法器的溢出位(0表示未发生高位借位，1表示高位发生借位)。由图中可以看到在一个采样周期内非整周期相位差计数值。

在实验过程中，搭建氦氖激光干涉仪测量光路，利用纳米位移控制台，结合spartan3开发板，与计算机进行数据传输通信。

测得实验结果为：1101.03nm

根据位移控制台的信息，设定移动量为1095nm，而实际测量值为1101.03nm，误差6.3nm，由于程序运行过程中计数器触发器等开关门及计算延时等因素造成了该误差。

经过时序仿真验证及小数模块的实验验证，本方法不仅可以有效提高动态测量分辨率，而且可以同时提高信号处理的实时性，为外差信号处理方法的改进及纳米测量技术的进一步发展做出了具有较大价值的研究成果，有效的推进外差信号处理技术的研究与发展。

Claims (1)

1.一种外差干涉仪的信号处理方法，其特征在于：基于FPGA的整小数相结合相位测量方法，FPGA采用Span3系列的XC3S1500芯片，该芯片的电流最大10mA，电压-0.5～+3.415V，参考信号与测量信号分别经过高频小功率肖特基二极管，进行斩波处理后获得正半周期信号，然后与FPGA的管脚连接；具体步骤如下：

A)整周期相位差计算：以100μs为计数周期，先分别对两路信号进行计数，每100μs锁存，参考信号的计数值为N₁，测量信号的计数值为N₂，整周期相位差为N₁-N₂；

B)非整周期相位差测量采用填脉冲法；以参考信号为标准，将第一个采样计数周期内初始相位差计数值计作n₁并锁存，末端相位差计数值计作n₂，在第一个采样计数周期内，非整周期相位差计数值为n₂-n₁；---；在第i个采样计数周期内，非整周期相位差计数值为n_i+1-n₁；(i＝1，2，---，n)

C)对参考信号的一个周期进行填脉冲计数，得到该参考信号的整周期内计数值N_Tr；

D)非整周期相位差为(n_i+1-n₁)/N_Tr；(i＝1，2，---，n)

E)将整周期相位差N₁-N₂与非整周期相位差(n_i+1-n₁)/N_Tr送入加法器进行运算得到采样周期内的相位差(N₁-N₂)+(n_i+1-n₁)/N_Tr；(i＝1，2，---，n)

F)将E)获得的相位差[(N₁-N₂)+(n_i+1-n₁)/N_Tr]与λ/2相乘即得到所测位移：

L＝λ/2[(N₁-N₂)+(n_i+1-n₁)/N_Tr]，其中λ为激光波长，λ＝632.8nm。(i＝1，2，---，n)

Images