CN204086528U - 具备采样点时间定位的激光雷达回波全波形采集器 - Google Patents

Abstract

本专利公开一种具备采样点时间定位的激光雷达回波全波形采集器，属于对地观测激光雷达遥感技术领域。该全波形采集器由主控模块、高速ADC采样模块，高速FIFO缓存模块，内插延迟线模块，高速粗计数器模块和精细测量编码模块组成，除高速ADC采样模块外，都在FPGA内部实现。本专利的目的在于提供一种以比较简单的方式获取带有采样点精确时间定位的激光雷达回波全波形采集器。利用高速ADC采样时钟同步的分频时钟作为粗计数时钟，控制在一定的时间区间内保存回波采样点数据，同时利用内插延迟链对主波脉冲和粗计数时钟沿之间的时间间隔进行精细测量，从而获得相对激光发射主波脉冲有着精确时间定位的回波采样点。本专利具有外围电路简单，实现方式简明，功能接口可灵活配置和性价比高等优点。

Description

具备采样点时间定位的激光雷达回波全波形采集器

技术领域

本专利属于对地观测激光雷达遥感技术领域，具体是指一种具备采样点时间定位功能的激光雷达回波全波形采集器。

背景技术

对地观测激光雷达系统是一种用于飞机和卫星等天基平台，可以精确、快速获取地面及地面目标三维空间信息的主动式光学遥感系统。与其他遥感技术相比，激光雷达技术具有生产成本低，自动化程度高、受天气影响小、数据生产周期短、测量精度高等技术优点。此外，由于激光脉冲能部分地穿透森林遮挡，直接获取真实地面的高精度三维地形信息，因此具有传统摄影测量方法无法取代的优越性。

对地观测激光雷达系统是从激光测距技术发展而来的，通过测量往返于机载平台和地面测量点之间的光程并结合机载平台自身姿态和位置测量来确定地面点的三维坐标。激光器产生并发射离散的激光脉冲，打在地表物体上并反射，接收系统会在一段时间后收到反射的回波脉冲，准确地测量激光脉冲从发射到被反射回的传播时间ΔT，再结合空气中的光速c，可以计算出地表物体距离R。通过位置姿态测量系统(Position And Orientation System,POS)获得航迹上任意采样时刻激光发射中心的空间坐标和设备的空间姿态，结合激光测量激光发射中心到地面物体的距离R，便可求得每一个激光脚印点的空间三维坐标。再加上一定的机电设备使得激光器以一定的角度摆动，那么随着平台的飞行，可以得到一定幅宽的大量地面点的三维坐标，经过数据处理可以生成数字高程模型(Digital Elevation Model，DEM)和数字表面模型(Digital SlopeModel，DSM)。

传统的激光雷达系统只记录发射激光的离散的有限次回波，首次回波一般用于建立测区的DSM，再通过一定的算法去除非地面点，便可获得测区的DEM。不过，这种方式对用户屏蔽了不少设备相关的有用信息，如回波信号如何被量化成几次离散的脉冲信号，地物特性对获取的回波信号的形状和大小有何影响等等。新一代的激光雷达系统具备了回波全波形采样功能，主要特点是以很小的采样间隔对来自目标的激光雷达回波信号进行采样记录，形成一个随时间变化的回波信号。用户完全可以根据波形数据，结合其应用领域对回波波形数据进行分析和处理，通过波形分拣和反演算法可以实现复杂目标成像及其特征识别和提取。相比多次回波激光雷达，全波形激光雷达能够提供更多的目标信息。

通常的激光雷达回波全波形数字化方法是直接使用高速ADC芯片(采样率1GS/s以上)进行波形数据采集。但这种方法得到的回波波形不具备与发射主波脉冲高精度时间定位，其精度取决于采样周期(采样率1GS/s下精度为1ns)。利用这种波形数据无法进行高精度的回波波形分解和特征提取。因此精确测量波形采样点与发射主波脉冲的时间关系，获得包括采样点时间定位的波形数据对高精度回波波形分析而言十分重要。文献《一种高速全波形采集与高精度定位技术研究》提出了一种方法，利用时间数字转换(Time to Digital Convert，TDC)芯片首先得到发射主波脉冲和回波脉冲触发时刻之间的高精度时间间隔，再利用时间展宽方法测得回波脉冲触发时刻和其后第一个采样点的精确时间间隔，这样依照采样周期关系可以得到回波波形的每个采样点与发射脉冲之间的精确时间间隔关系。这种方法的不足在于外围电路结构较多(包括FPGA、高速ADC芯片、高精度TDC芯片和时间展宽电路)且实现方式较为复杂。中国专利CN1719353A提出了一种在FPGA内部利用进位链时间内插实现的高精度的时间数字转换方法。本专利将借鉴这个专利中利用FPGA内部进位链时间内插进行细时间测量的部分，提出一种仅基于FPGA和高速ADC芯片，具备采样点时间定位功能的激光雷达回波全波形采集器。

发明内容：

本专利的目的是提供一种具备采样点时间定位的激光雷达回波全波形采集器，从而以比较简单的方式获取带有采样点精确时间定位的激光雷达回波全波形用于波形分解和特征提取。

本专利的技术关键在于利用高速ADC采样时钟同步的分频时钟作为粗计数时钟，控制在一定的时间区间内保存回波采样点数据，同时利用内插延迟链对主波脉冲和粗计数时钟沿之间的时间间隔进行精细测量，从而获得相对激光发射主波脉冲有着精确时间定位的回波采样点。

本专利的目的是通过下述技术途径实现的。

本专利公开一种具备采样点时间定位的激光雷达回波全波形采集器，它由一片FPGA芯片和一片高速ADC采样芯片组成，FPGA用于构建采集器的主控模块，高速粗计数器模块，高速FIFO缓存模块，内插延迟链模块和精细测量编码模块，高速ADC采样芯片用于构建采集器的高速ADC采样模块。高速ADC采样芯片采样率达到1Gsps以上，采样时钟由高稳定恒温晶振通过集成锁相环芯片倍频产生。FPGA芯片具备可生成ns级传播长度的进位链用于构建内插延迟链。主控模块由FPGA内部状态机逻辑实现。高速FIFO缓存模块由FPGA内部存储资源实现，接收高速ADC输出的高速数据流，缓存波形数据。高速粗计数器模块由FPGA内部高速计数器实现。内插延迟链模块由FPGA中的专用进位链实现。精细测量编码模块由FPGA内部的逻辑资源实现。

测量时，激光发射主波脉冲进入内插延迟链模块，激光雷达回波进入高速ADC采样模块，高速粗计数器模块采用的粗计数时钟由高速ADC采样模块中的高速ADC芯片与采样时钟同步且分频的同步数据输出时钟提供，主控模块提取内插延迟链模块上的脉冲行走时间数据，送入精细测量编码模块获得主波脉冲和粗计数时钟沿时间间隔的精细测量结果，同时主控模块在主波脉冲到来时提供触发信号给高速粗计数器模块开始计数，并粗计数器的计数值控制将一定时间区间内高速ADC采样模块输出的采样数据流写入高速FIFO缓存模块。

应用这种具备采样点时间定位的激光雷达回波全波形采集器进行数据采集的方法如下：

(1)主控模块控制内插延迟链模块在每个粗计数时钟沿锁存内插延迟链上的数据；

测量中，主控模块控制内插延迟链模块在每个粗计数时钟沿锁存内插延迟链上的数据，若锁存数据非全零，代表激光发射主波脉冲进入内插延迟链。此时锁存结果反映主波脉冲到粗计数时钟沿这段时间间隔在延迟链上走过的长度。

(2)主控模块在主波脉冲到来的粗计数时钟沿时刻触发高速粗计数器模块开始计数，同时缓存精细时间测量模块结果；

若内插延迟链模块上锁存数据出现连续多个1，则判断为主波到来，并在该粗计数时钟沿时刻触发高速粗计数器模块开始计数。同时缓存此时内插延迟链上的数据，送入精细时间测量编码模块得到主波脉冲和粗计数时钟沿时间间隔的精细测量结果缓存在寄存器中。该结果的分辨率为内插延迟链上每个延迟单元的时间。一些情况下，锁存数据连续1的数量不够，表示主波脉冲与粗计数时钟沿非常接近，此时测量结果容易受到时钟抖动影响，可以延迟到下个粗计数时钟再测量。这就要求主波脉冲宽度和内插延迟链的长度必须大于一个粗计数时钟周期；

(3)主控模块利用粗计数的计数值控制在一定的时间区间内保存回波采样点数据；

主控模块控制当高速粗计数器模块计数值达到设定起始值时开始将高速ADC采样模块输出的采样数据流写入高速FIFO缓存模块，当粗计数值达到采集计数长度时停止写入。最终高速FIFO缓存模块中记录了从起始计数到终止计数这段时间内的包含激光回波的ADC采样数据。

(4)主控模块读取精细时间间隔数据和回波采样点数据，完成本次测量；

主控模块读出寄存器缓存的精细时间间隔和FIFO缓存的采样波形数据，完成本次测量，等待下一次主波脉冲到来。根据测量得到的主波脉冲与粗计数时钟沿的精细时间间隔，粗计数的起始值和计数长度值，粗计数时钟和采样时钟的相位关系，可以计算出FIFO缓存中每个采样点与主波脉冲的精确时间间隔。

本专利基于FPGA和高速ADC芯片，具备以下特点：

(1)相比获得回波全波形的传统方法，具有能够对激光雷达回波采样点进行时间定位的优点。其好处是可以对激光雷达回波进行高精度的回波波形分解和特征提取；

(2)相比其他可以实现回波采样点时间定位的方法，具有外围电路简单，实现方式简明的优点；

(3)主要基于FPGA芯片，具有功能和接口可灵活配置，性价比高等优点；

附图说明：

图1是本专利的基本原理框图。

图2是本专利数据采集基本时序图。

图3是当主波脉冲与粗计数时钟非常接近时处理方法示意图。

具体实施方式：

本专利主要应用于机载对地观测激光雷达回波全波形采样点的获取，激光雷达的回波宽度一般在几十ns以下。对于高精度的回波全波形分析而言，波形采样率需要达到1Gsps，采样点时间定位精度要达到100ps以下。

下面结合附图和实施例详细介绍本专利的实现方法。

实施例

如图1，本专利的激光雷达回波全波形采集器，包括高速ADC采样模块、高速FIFO缓存模块、高速粗计数器模块、内插延迟链模块、精细测量编码模块和主控模块。除高速ADC采样模块外，其余所有模块都在FPGA内部实现，FPGA芯片选用XILINX公司的XC4VLX80。

ADC采样模块核心为一片高速高精度采样ADC，采用国家半导体公司(现已并入德州仪器)的ADC12D800，采样位宽12bit，最高采样率为1.6Gsps。本专利采用高稳定50MHz恒温晶振通过集成锁相环芯片SY89421V生成占空比为50％的低抖动500MHz时钟作为采样时钟，ADC工作于双时钟沿采样模式,达到1GHz采样率。ADC工作于单时钟沿数据输出模式，数据输出同步时钟为250MHz，每个同步时钟沿输出4个采样点值。

高速FIFO缓存模块使用FPGA内部的存储资源实现，工作于异步FIFO模式，位宽为48bit，深度为1000，数据输入时钟为ADC的数据输出同步时钟250MHz，每个时钟输入4个12bit采样点数据，通过使能信号控制数据写入，可一次记录4000个采样点，覆盖时间区间4us。

高速粗计数器模块由FPGA内部高速计数器实现，粗计数时钟为ADC的数据输出同步时钟250MHz，计数位宽为12bit，一个计数循环周期达到16.384us,按照光速3×10⁸km/s,可以接收近2.5km距离外的目标反射的激光回波。通过计数值大小来控制FIFO缓存的写入使能，从而获得回波采样点数据和采样点与主波之间的粗时钟周期。

内插延迟链模块由XILINX FPGA中的专用进位链单元实现，延迟单元长度约为50ps，延迟单元数为100个，总长度约为5ns，超过粗计数时钟周期4ns，完成对粗计数时钟的时间内插。

精细测量编码模块由FPGA内部逻辑资源实现，将内插延迟链上的温度计码表示的主波和粗时钟沿间的精细时间数据转换为二进制数值。

主控模块由FPGA内部状态机逻辑实现，控制各模块按时序工作。

下面结合图2介绍应用上述具备采样点激光雷达回波全波形采集器进行数据采集的方法：

(1)在每个粗计数时钟沿锁存内插延迟链上的数据；

测量中，在每个粗计数时钟沿锁存内插延迟链上的数据，该时钟就是ADC的数据同步输出时钟250MHz。激光发射主波脉冲进入内插延迟链，锁存数据会出现多个连续的1值。该锁存结果代表主波脉冲到粗计数时钟沿这段时间间隔在延迟链上走过的长度。

(2)在主波脉冲到来的粗计数时钟沿时刻触发粗计数器开始计数，缓存精细时间测量结果；

若内插延迟链上锁存数据出现连续5个1，则判断为主波到来，并在该粗计数时钟沿时刻触发粗计数器开始计数。同时缓存此时内插延迟链上的数据，经过精细测量编码得到主波脉冲和粗计数时钟沿时间间隔的精细测量结果，存储在寄存器中。该结果的分辨率为内插延迟链上每个延迟单元的时间。即连续1的个数乘以延迟单元延迟时间50ps可以得到主波脉冲与粗计数时钟沿之间的精细测量时间T1。如图3所示，一些情况下，锁存数据连续1的达不到5个，此时表示主波脉冲与粗计数时钟沿非常接近。此时测量结果容易受到时钟抖动影响，需要延迟到下个粗计数时钟再测量。这同时也要求主波脉冲宽度和内插延迟链的长度必须大于4ns(一个粗计数时钟周期)；

(3)利用粗计数器的计数值控制在一定的时间区间内保存回波采样点数据；

粗计数器值反映的是从主波脉冲开始后经过的时间长度，该时间长度分辨率就是粗计数器周期4ns。当粗计数值达到设定起始值时开始将ADC输出的采样数据流写入FIFO缓存，当达到采集长度时停止写入。FIFO缓存的深度为1000，位宽为48bit，可缓存4000个采样点。假定目标的距离为约900m，可设定起始值为1000，终止值为2000，代表计数时间从4us到8us，相应的距离范围为600m到1200m。最终FIFO缓存中记录了从起始计数到终止计数这段时间内的包含激光回波的ADC采样点数据。

(4)读取精细时间间隔数据和回波采样点数据，完成本次测量；

如图2所示，读出寄存器缓存的精细时间间隔T1和FIFO缓存的采样波形数据，完成本次测量，等待下一次主波脉冲到来。根据测量得到的主波脉冲与粗计数时钟沿的精细时间间隔T1，粗计数的起始值T2和控制采集的计数长度T3，可以计算出得到首个采样点的时刻相对于主波脉冲的精确时间间隔为(T2+1)×4ns+T1。但这个值只是ADC12D800输出首个采样点时刻和主波脉冲时刻的间隔，ADC12D800的同步输出时钟本身与采样时钟存在滞后的相位差Tod为3.15ns，此外ADC12D800采样点采集时刻与输出时刻有固定的19个时钟延迟。加上这两个参数，可以计算出首个采样点时刻与主波脉冲的精确时间间隔为(T2-18)×4ns+T1-3.15ns，按照1G采样率依次类推，可以获得缓存中的每个采样点与主波脉冲时刻的精确时间间隔，这样就可以获取包含采样点精确时间定位的激光雷达全波形数据。

Claims (1)

1.一种具备采样点时间定位的激光雷达回波全波形采集器，它由一片FPGA芯片和一片高速ADC采样芯片组成，FPGA用于构建采集器的主控模块，高速粗计数器模块，高速FIFO缓存模块，内插延迟链模块和精细测量编码模块，高速ADC采样芯片用于构建采集器的高速ADC采样模块，其特征在于：

所述的高速ADC采样芯片采样率达到1Gsps以上，采样时钟由高稳定恒温晶振通过集成锁相环芯片倍频产生；

所述的FPGA芯片具备可生成ns级传播长度的进位链用于构建内插延迟链；

所述的主控模块由FPGA内部状态机逻辑实现，所述的高速FIFO缓存模块由FPGA内部存储资源实现，接收高速ADC输出的高速数据流，缓存波形数据，所述的高速粗计数器模块由FPGA内部高速计数器实现，所述的内插延迟链模块由FPGA中的专用进位链实现，所述的精细测量编码模块由FPGA内部的逻辑资源实现；

测量时，激光发射主波脉冲进入内插延迟链模块，激光雷达回波进入高速ADC采样模块，高速粗计数器模块采用的粗计数时钟由高速ADC采样模块中的高速ADC芯片与采样时钟同步且分频的同步数据输出时钟提供，主控模块提取内插延迟链模块上的脉冲行走时间数据，送入精细测量编码模块获得主波脉冲和粗计数时钟沿时间间隔的精细测量结果，同时主控模块在主波脉冲到来时提供触发信号给高速粗计数器模块开始计数，并粗计数器的计数值控制将一定时间区间内高速ADC采样模块输出的采样数据流写入高速FIFO缓存模块。