一种防静电瓷砖及其制备方法
技术领域
本发明涉及建筑陶瓷材料技术领域,更具体的是涉及一种防静电瓷砖及其低成本制备方法。
背景技术
随着航空航天、电子、医药、信息等国家战略工业的迅猛发展,人们的生产生活环境对防静电(静电击穿和灰尘控制)、电磁屏蔽功能的要求越来越高。常用的防静电方法是将导电粉体添加到基体中达到消除静电的效果。防静电陶瓷作为对传统陶瓷进行防静电功能化开发后得到的一种新型陶瓷材料,具有永久、稳定的防静电性能,防火,耐磨,耐酸碱腐蚀,耐高温、生态环保,发尘量小等特点,彻底解决了普通HPL和PVC防静电有机材料的易燃,易磨损、变形、断裂、不易清理的问题,可广泛用于航空航天、医院以及国防军事重地等各种领域。
目前市场上的防静电陶瓷主要以釉面导电瓷砖和通体导电仿古砖为代表,前者因其只是釉面层导电,在工程实际铺贴时存在施工难度大、工程整体防静电性能不稳定等问题;后者是通过在陶瓷矿石原料中加入导电粉体后,经球磨、过筛、喷雾造粒、压制成型及施釉等建筑陶瓷生产工艺而制备得到。由于陶瓷原料组分及化工原料添加剂等对导电粉体性能存在影响,采用该工艺生产的防静电瓷砖存在防静电性能不稳定、工艺稳定性差,所需导电粉体的加入量大、成本高等问题。鉴于防静电陶瓷的广阔市场前景,开发防静电性能稳定、生产及铺贴成本低的防静电材料具有重要意义。申请号为200910113859.2的发明专利公开了一种加入导电纤维制备防静电砖的方法,但是此种方法难以产生多样的花色、不能应用于现有陶瓷砖生产技术中,难于满足人们日益增长的审美需求;申请号为200910014123.X的发明专利公开了一种防静电陶瓷砖用防静电粉,但是防静电粉在坯体中的使用量需要在10%以上,由于防静电粉价格昂贵,使用此种方法生产的防静电陶瓷砖成本太高,难以被市场接受。
发明内容
本发明的目的就是为了解决现有技术之不足而提供的一种减少了导电粉体的使用量,降低了生产成本,适用于各种陶瓷坯料配方,具有明显的技术创新和成本优势的防静电瓷砖,使其具有持久、均匀的防静电性能,切割铺贴后防静电效果不降低,表面铺贴效果与一般的陶瓷砖一样美观。
本发明的另一目的是提供一种减少了导电粉体的使用量,降低了生产成本,适用于各种陶瓷坯料配方,具有明显的技术创新和成本优势的防静电瓷砖的制备方法。
本发明是采用如下技术解决方案来实现上述目的:一种防静电瓷砖,其特征在于,它包括由陶瓷颗粒和填充陶瓷颗粒间隙的三维导电网络结构构成。
作为上述方案的进一步说明,所述陶瓷颗粒和三维导电网络结构设置为由陶瓷坯料颗粒烧结成的基体相和由在陶瓷坯料颗粒间隙均匀分布的导电粉体烧结成的导电相。
所述导电粉体的表面电阻率和体积电阻率均在1.0×103~1.0×109数量级。
所述导电粉体为一层、多层或通体结构。
一种防静电瓷砖制备方法,其特征在于,它包括如下步骤:
第一步,将导电材料进行球磨、烘干及造粒,过30目~600目筛,制备成导电粉体;
第二步,采用二级混合工艺将第一步所制备的导电粉体按一定比例加入到陶瓷坯料后置于混料机中进行混合,后经多层等径筛孔进行均匀化处理,在陶瓷坯料颗粒表面均匀包覆一导电粉体层;
第三步,将第二步制备得到的混合粉料压制成形,烧成得到防静电瓷砖。
第一步所述的导电材料中导电粉体是Fe2O3、SnO2、TiO2、ZnO过渡金属、变价元素氧化物或半导体氧化物中的一种或多种混合物,以及具有半导体特性的熔块或釉料;导电材料中辅料是含有13~20%Al2O3、35~55%SiO2、3~8%CaO、0.3~3%MgO、1~3%K2O、0.5~2%Na2O、2~5%ZnO及0.5~3%BaO的天然矿物和化工原料;导电粉体和辅料质量比为(15~60):(85~40);导电材料的表面电阻率和体积电阻率均在1.0×103~1.0×109数量级。
第二步所述的导电材料加入量在5wt%~50wt%,所述陶瓷坯料为建筑陶瓷行业用坯料;所述混料机采用立式混料机、双螺旋混料机、高速混料机或其它干法混料机型;所述多层等径筛孔的网筛层数一般为3~8层,筛孔直径为10目~50目;所述陶瓷坯料颗粒表面的导电粉体层厚度为1μm~500μm。
第二步中,采用二级混合工艺在陶瓷坯料颗粒表面均匀覆盖一层导电粉体,其厚度为1μm~500μm。
第三步中的烧成温度在1050~1250℃,烧成时间为35~100分钟。
本发明采用上述技术解决方案所能达到的有益效果是:
(1) 采用的导电材料中的导电粉体是Fe2O3、SnO2、TiO2、ZnO等过渡金属、变价元素氧化物或半导体氧化物中的一种或多种混合物,以及具有半导体特性的熔块或釉料;导电材料中的辅料是指包含有Al2O3、SiO2、MgO、K2O、Na2O、ZnO的天然矿物和化工原料;导电材料及辅料类型广泛,防静电性能持久稳定;
(2) 采用陶瓷坯料颗粒表面覆盖一层导电粉体,在瓷砖内部构建导电网络,导电材料用量少,且不受坯料相组成的影响,防静电性能稳定,成本低、经济适用性强。
(3) 适用于瓷质砖的现行生产工艺制度,即:烧成温度——1050℃~1250℃;烧成周期:35~90分钟),工艺简单,易于生产;防静电瓷质砖为通体导电瓷砖,易于工程铺贴,减少施工难度,提高工程的质量。
附图说明
图1为本发明的瓷砖结构示意图;
图2为本发明的剖视结构示意图;
图3为本发明的剖视结构示意图。
附图标记说明:1、陶瓷颗粒 2、三维导电网络。
具体实施方式
如图1-图3所示,本发明一种防静电瓷砖,它包括主要由陶瓷颗粒和填充陶瓷颗粒间隙的三维导电网络结构构成。所述陶瓷颗粒和三维导电网络结构设置为由陶瓷坯料颗粒烧结成的基体相和由在陶瓷坯料颗粒间隙均匀分布的导电粉体烧结成的导电相。导电粉体的表面电阻率和体积电阻率均在1.0×103~1.0×109数量级。导电粉体为一层、多层或通体结构。
一种防静电瓷砖制备方法,它包括如下步骤:
第一步,将导电材料进行球磨、烘干及造粒,过30目~600目筛,制备成导电粉体;
第二步,采用二级混合工艺将第一步所制备的导电粉体按一定比例加入到陶瓷坯料后置于混料机中进行混合,后经多层等径筛孔进行均匀化处理,在陶瓷坯料颗粒表面均匀包覆一导电粉体层;;
第三步,将第二步制备得到的混合粉料压制成形,烧成得到防静电瓷砖。
具体实施过程如下:
实施例1
(1)导电粉体制备:20%导电氧化锌、16% Al2O3、50% SiO2、2.5%CaO、3.5%MgO、1.8%K2O、2.2%Na2O、1.6%ZnO及2.4%BaO进行球磨、烘干、造粒,过100目筛,得到所需要的导电粉体;
(2)将导电粉体与陶瓷坯料按质量比10:90进行称量配料后置于立式混料机内进行混合,后经6层规格为30目的网筛均匀化处理,在陶瓷坯料颗粒表面均匀包覆一层导电氧化锌粉体;
(3)将步骤(2)所得混合粉体压制成型,置于窑内进行烧成,烧成温度1180℃,烧成时间为55分钟。
经电性能检测,产品表面电阻率为1.2×108 Ω·㎝,体积电阻率为7.6×107 Ω。
实施例2
(1)导电粉体制备:30%导电氧化锡、14%Al2O3、45%SiO2、2.5%CaO、3.5%MgO、1.2%K2O、2.8%Na2O、0.5%ZnO及0.5%BaO进行球磨、烘干、造粒,过100目筛,得到所需要的导电粉体;
(2)将导电粉体与陶瓷坯料按质量比15:85进行称量配料后置于立式混料机内进行混合,后经6层规格为30目的网筛均匀化处理,在陶瓷坯料颗粒表面均匀包覆一层导电氧化锡粉体;
(3)将步骤(2)所得混合粉体压制成型,置于窑内进行烧成,烧成温度1210℃,烧成时间为65分钟。
经电性能检测,产品表面电阻率为8.5×107 Ω·㎝,体积电阻率为2.6×107 Ω。
实施例3
(1)导电粉体制备 :25%导电氧化钛粉体、17%Al2O3、48%SiO2、2.5%CaO、2.0%MgO、1.4%K2O、2.6%Na2O、1.0%ZnO及0.5%BaO进行球磨、烘干、造粒,过100目筛,得到所需要的导电粉体;
(2)将导电粉体与陶瓷坯料按质量比20:80进行称量配料后置于立式混料机内进行混合,后经6层规格为30目的网筛均匀化处理,在陶瓷坯料颗粒表面均匀包覆一层导电钛白粉体;
(3)将步骤(2)所得混合粉体压制成型,置于窑内进行烧成,烧成温度1225℃,烧成时间为75分钟。
经电性能检测,产品表面电阻率为4.5×108 Ω·㎝,体积电阻率为1.1×108 Ω。
以上所述的仅是本发明的优选实施方式,应当指出,对于本领域的普通技术人员来说,在不脱离本发明创造构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。