CN102208404A - 高密度集成电路模块结构 - Google Patents

高密度集成电路模块结构 Download PDF

Info

Publication number
CN102208404A
CN102208404A CN2010101413361A CN201010141336A CN102208404A CN 102208404 A CN102208404 A CN 102208404A CN 2010101413361 A CN2010101413361 A CN 2010101413361A CN 201010141336 A CN201010141336 A CN 201010141336A CN 102208404 A CN102208404 A CN 102208404A
Authority
CN
China
Prior art keywords
substrate
contact pad
integrated circuit
high density
contact pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010101413361A
Other languages
English (en)
Inventor
于鸿祺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Walton Advanced Engineering Inc
Original Assignee
Walton Advanced Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Walton Advanced Engineering Inc filed Critical Walton Advanced Engineering Inc
Priority to CN2010101413361A priority Critical patent/CN102208404A/zh
Publication of CN102208404A publication Critical patent/CN102208404A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种高密度集成电路模块结构，其包含至少一基板，基板具有一内表面及一外表面，外表面具有多个外接触垫及多个转接接触垫，其中各个外接触垫与转接接触垫电连接，基板的内表面上设置有至少一电子元件，其与外接触垫及转接接触垫电连接；至少一散热元件，其包含多个导热体，其中散热元件设置在基板具有多个转接接触垫的端面上，且各个导热体与多个转接接触垫接触，多个导热体具有至少一非平坦结构；基板的外接触垫通过多个导热体与另一基板的转接接触垫电接触，使集成电路模块呈反向交错接触的高密度堆叠结构。使本发明具有在电子产品装置受限的高度内扩充该产品的功能、较好的防振能力、散热效果及组装工序更为简单方便，并降低制造成本的功效。

Description

高密度集成电路模块结构
技术领域
本发明涉及一种集成电路模块结构，特别是关于一种具有高密度的高密度集成电路模块结构。
背景技术
如图1所示，现有的集成电路模块结构100，包含一第一封装件110、一第二封装件120和一载板130。第一封装件110包含有一第一基板111、一第一芯片112、多个第一凸块113以及多个第一锡球114。第二封装件120包含有一第二基板121、一第二芯片122、多个第二凸块123以及多个第二锡球124。第一芯片112是通过各第一凸块113覆晶结合在第一基板111上，第二芯片122是通过各第二凸块123覆晶结合在第二基板121上，为了增加产品的功能，必须将第一封装件110与第二封装件120堆叠，再通过载板130、各第一锡球114和各第二锡球124使第一封装件110与第二封装件120形成电连接，然而在集成电路模块结构100内，第一封装件110为了与第二封装件120实现电连接，必须保留载板130、各第一锡球114和各第二锡球124的设置空间，因而无法缩小集成电路模块结构100的厚度，无法适用于轻、薄、短、小等微型内存的电子产品中。此外，通过载板130、各第一锡球114和各第二锡球124使第一封装件110与第二封装件120形成电连接的方式，导致在制作过程中需要经过各第一锡球114与各第二锡球124接点的步骤，因此无法减少相关的组装工序及降低制造成本。此外，当集成电路模块结构100承受应力时，可能会因振动因素而容易使各第一锡球114与各第二锡球124受到破坏，进而造成信号传递质量不好。甚至，由于第一芯片112与第二芯片122工作时会产生高温，也容易使集成电路模块结构100产生散热不好的问题。
发明内容
针对上述问题，本发明的目的是提供一种高密度集成电路模块结构，其可以在电子产品装置受限的高度内扩充该产品的功能。
本发明的另一目的是提供一种高密度集成电路模块结构，其可在承受应力时，利用非平坦结构来吸收及缓冲应力，具有较好的防振能力，并可维持良好的信号传递质量。
本发明的另一目的是提供一种高密度集成电路模块结构，其具有较好的散热效果。
本发明的另一目的是提供一种高密度集成电路模块结构，其可使组装流程更为简单方便，并能降低制造成本。
为实现上述目的，本发明采取以下技术方案：一种高密度集成电路模块结构，其特征在于包含：至少一基板，所述基板具有一内表面及一外表面，所述外表面具有多个外接触垫及多个转接接触垫，其中所述各个外接触垫与所述转接接触垫电连接，所述基板的内表面上设置有至少一电子元件，其与所述外接触垫及所述转接接触垫电连接；至少一散热元件，其包含多个导热体，其中所述散热元件设置在所述基板具有多个转接接触垫的端面上，且所述各个导热体与所述多个转接接触垫接触，所述多个导热体具有至少一非平坦结构；所述基板的外接触垫通过所述多个导热体与另一基板的转接接触垫电接触，使所述集成电路模块呈反向交错接触的高密度堆叠结构。
所述基板的外接触垫通过所述多个导热体的非平坦结构与所述另一基板的转接接触垫电接触。
所述非平坦结构为单个凸出部、多个方齿形状、多个拱弧形状、多个圆齿形状或多个凸点形状中的至少一种形状或其组合所组成。
各所述外接触垫为金属触点，各所述金属触点与通用序列汇流排、迷你通用序列汇流排、微型通用序列汇流排或序列先进附加技术中的至少一种数据传输介面相兼容。
一种高密度集成电路模块结构，其特征在于包含：至少一基板，所述基板具有一内表面及一外表面，所述外表面具有多个外接触垫及多个转接接触垫，其中所述各个外接触垫与所述转接接触垫电连接，所述基板的内表面上设置有一第一连接端及至少一电子元件，其与所述外接触垫及所述转接接触垫电连接；至少一散热元件，其包含多个导热体，其中所述散热元件设置在所述基板具有多个转接接触垫的端面上，且所述各个导热体与所述多个转接接触垫接触，所述多个导热体具有至少一非平坦结构；至少一扩充基板，所述扩充基板具有一内表面，其包含一第二连接端及至少一电子元件，所述电子元件与所述扩充基板电连接；其中，所述基板的外接触垫通过所述多个导热体与另一基板的转接接触垫电接触，且所述扩充基板的第二连接端与所述基板的第一连接端相互耦接，使所述集成电路模块电连接用来传输信号。
所述扩充基板的电子元件包含一控制芯片及一内存，且所述控制芯片通过互相耦接的所述第二连接端与所述基板的第一连接端接收所述基板所传输的信号。
所述基板的电子元件包含一控制芯片及一内存，且所述控制芯片通过互相耦接的所述第一连接端与所述扩充基板的第二连接端接收所述扩充基板所传输的信号。
所述基板的外接触垫通过所述多个导热体的非平坦结构与所述另一基板的转接接触垫电接触。
所述非平坦结构为单个凸出部、多个方齿形状、多个拱弧形状、多个圆齿形状或多个凸点形状中的至少一种形状或其组合所组成。
各所述外接触垫为金属触点，各所述金属触点与通用序列汇流排、迷你通用序列汇流排、微型通用序列汇流排或序列先进附加技术中的至少一种数据传输介面相兼容。
本发明由于采取以上技术方案，本发明由于采用多个基板与散热元件电接触，使得多个基板构成反向交错接触的堆叠结构，且其中散热元件的导热体具有至少一非平坦结构，使本发明具有以下优点：1、本发明可在电子产品装置受限的高度内扩充该产品的功能。2、当本发明的这种结构承受应力时，可利用非平坦结构的设置来提供应力吸收及缓冲的功能，因此具有较好的防振能力，能维持良好的信号传递质量。3、散热元件的导热体可以使各基板具有较佳的散热效果。4、由于各基板的结合面上没有任何焊接点，因此在组装工序上不需要经过锡球与载板接点等相关步骤，使需要提升功能或增加容量时的组装流程更为简单方便，并降低制造成本。
附图说明
图1是现有技术中的高密度集成电路模块结构剖面图；
图2是本发明散热元件的立体图；
图3是本发明的剖面图；
图4-1是本发明散热元件的导热体接触在外接触垫的剖面图；
图4-2是本发明散热元件的导热体接触在转接接触垫的剖面图；
图5是本发明非平坦结构呈单数个凸出部的剖面图；
图6是本发明非平坦结构呈多个方齿型的剖面图；
图7是本发明非平坦结构呈多个拱弧型的剖面图；
图8是本发明非平坦结构呈多个圆齿型的剖面图；
图9-1是本发明非平坦结构呈多个凸点型的立体示意图；
图9-2是图9-1的A-A剖面图；
图10是本发明壳体的剖面图；
图11是本发明第二种实施例形态的剖面示意图。
具体实施方式
为了让本发明的目的、特征与功效更明显易懂，现举以下实施例并结合附图对本发明进行详细说明。
如图2、图3所示，为本发明所提供的一种高密度集成电路模块结构，其主要包含至少一基板20、至少一散热元件30。基板20作为芯片载体和传递介面，其具有一内表面201以及一外表面202，可以是一种高密度两面导通的多层印刷电路板，内部形成有线路(图中未示)。其中，外表面202具有多个外接触垫203以及多个转接接触垫204，其中，外接触垫203与转接接触垫204呈反向对称设置，且外接触垫203通过基板20上的线路(图中未示)与转接接触垫204电连接。外接触垫203与转接接触垫204可以采用金属触点，其中外接触垫203的金属触点是与通用序列汇流排(USB)、迷你通用序列汇流排(Mini USB)、微型通用序列汇流排(Micro USB)或序列先进附加技术(e-SATA)中的至少一种数据传输介面相兼容。此外，基板20的内表面201上设置至少一个电子元件205，其电连接到多个外接触垫203及多个转接接触垫204上，可以通过打线形成的焊线或覆晶结合技术使电子元件205电连接到基板20上。通常电子元件205可以包含一控制芯片2051及一内存2052，其中内存2052可以采用闪存(FLASH)、静态随机存取内存(Static-Random-Access-Memory，SRAM)、特殊用途集成电路(Application-Specific-Integrated-Circuit，ASIC)、内存芯片或同步动态随机存取内存(Synchronous-Dynamic-Random-Access-Memory，SDRAM)。在本实施例中，控制芯片2051电连接内存2052、外接触垫203与转接接触垫204，且控制芯片2051可以控制内存2052的储存与读取，并监测各个转接接触垫204是否连接有另一基板20’并将控制信号传递给基板20’。此外，散热元件30包含多个导热体31，散热元件30设置在基板20具有多个转接接触垫204的端面上，且导热体31与各转接接触垫204相接触，此外各导热体31具有至少一非平坦结构311，因此，一基板20的外接触垫203是通过导热体31与另一基板20’的转接接触垫204’电接触，使该集成电路模块呈反向交错接触的高密度堆叠结构。较佳的实施例是，一基板20的外接触垫203是通过多个导热体31的非平坦结构311与另一基板20’的转接接触垫204’电接触。由此可使本发明在受限的产品高度内沿水平方向连接更多基板，以扩充该产品的功能，也可利用非平坦结构的设置使本发明具有较好的防振能力，维持良好的信号传递质量。较佳的实施例是，非平坦结构311的形状可以由单个凸出部组成(如图5所示)、多个方齿形状组成(如图6所示)、多个拱弧形状组成(如图7所示)、多个圆齿形状组成(如图8所示)、多个凸点形状组成(如图9-1及图9-2所示)，或者是这些形状的单个或多个的任意组合，也可以为其它各种未列举的单个或多个形状的组合。此外，散热元件30是以但不仅限于卡掣方式(图中未示)与基板20邻近的外接触垫203的一侧接合，使非平坦结构311与外接触垫203相接触(如图4-1所示)，也可以使散热元件30以卡掣方式(图中未示)与基板20邻近的转接接触垫204的一侧接合，使非平坦结构311与转接接触垫204相接触(如图4-2所示)，以供插接时电导通。然而两者的接合方式并不仅限于卡掣方式，凡业界常用的铆合工法、榫接、卡扣、锁附、嵌设等任何可使其接合的方式均可任意使用。并且，由于各基板20、20’的结合面上没有任何焊接点，因此在组装工序上不需要通过如图1现有技术的载板130与第一锡球114及第二锡球124接点的步骤，使需要提升功能或增加容量时的组装流程更为简单方便并降低制造成本。较佳的实施方式是，本发明的散热元件30的导热体31可以采用铜、铝或任何其它金属制成，以便对各基板20、20’在工作时所产生的热量进行导热，能具有较好的散热功效。此外，散热元件30与基板20可以采用分离式连接，如采用插合与分离的形态。此外，如图10所示，本发明上可增设一壳体50，使基板20与散热元件30均容置在壳体50内，但需要将基板20的外表面202的外接触垫203显露在壳体50外，使外接触垫203的金属触点可以与外部资讯装置，如电脑的相关资料传输介面的连接口接合，以进行资料传输。
如图11所示，是本发明第二实施例所提供的一种高密度集成电路模块结构，在第一实施例及图2至图10中已说明的相似部件，在图11中用相同的符号标示或省略不再叙述。
第二实施例与第一实施例的差异在于：一种高密度集成电路模块结构，基板20的内表面201上设置有一第一连接端206及至少一电子元件205，电子元件205与外接触垫203及转接接触垫204电连接。此外，具有至少一扩充基板40，其具有一内表面401，内表面401包含一第二连接端402及至少一电子元件403，且电子元件403与扩充基板40电连接。当一基板20的外接触垫203通过多个导热体30与另一基板20’的转接接触垫204’电接触，且扩充基板40的第二连接端402与基板20的第一连接端206互相耦接时，使该集成电路模块电连接用来传输信号。较佳的实施例是，第一连接端206与第二连接端402可以分别互为公插头及母插座的连接器型态，以利于基板20与扩充基板40之间的稳固接合。扩充基板40的电子元件403包含一控制芯片4031及一内存4032，且控制芯片4031通过互相耦接的第二连接端402与基板20的第一连接端206接收来自基板20所传输的信号；此外，基板20的电子元件205可以包含一控制芯片2051及一内存2052，并且也可利用基板20的控制芯片2051通过互相耦接的第一连接端206与扩充基板40的第二连接端402接收来自扩充基板40所传输的信号。因此，利用基板20与扩充基板40的控制芯片2051、4031之间的信号传递，可以使本发明达到扩充既有数据储存容量又有附加其它功能的功效。
综上所述，本发明这些基板与散热元件的电接触，使多个基板构成反向交错接触的堆叠结构，也可增设至少一个扩充基板，使其与基板电接触，此外散热元件的导热体具有至少一非平坦结构，使本发明具有：(1)在电子产品装置受限的高度内扩充该产品的功能；(2)当该结构承受应力时，可利用该非平坦结构的设置来吸收及缓冲应力，具有较好的防振能力，能维持良好的信号传递品质；(3)散热元件的导热体可使这些基板具有较好的散热效果；(4)由于这些基板的结合面上没有任何焊接点，因此在组装工序上不需要经过锡球与载板接点等相关步骤，使需要提升功能或增加容量时的组装流程更为简单方便并降低制造成本。因此本发明的功效有别于一般传统高密度集成电路模块结构。
以上所述，仅为本发明的较佳实施例，凡是根据本发明的说明书、权利要求书或附图所做的等效结构变换，均应包含在本发明的专利保护范围之内。

Claims (10)

1.一种高密度集成电路模块结构，其特征在于包含：
至少一基板(20)，所述基板(20)具有一内表面(201)及一外表面(202)，所述外表面(202)具有多个外接触垫(203)及多个转接接触垫(204)，其中所述各个外接触垫(203)与所述转接接触垫(204)电连接，所述基板(20)的内表面(201)上设置有至少一电子元件(205)，其与所述外接触垫(203)及所述转接接触垫(204)电连接；
至少一散热元件(30)，其包含多个导热体(31)，其中所述散热元件(30)设置在所述基板(20)具有多个转接接触垫(204)的端面上，且所述各个导热体(31)与所述多个转接接触垫(204)接触，所述多个导热体(31)具有至少一非平坦结构(311)；
所述基板(20)的外接触垫(203)通过所述多个导热体(31)与另一基板(20’)的转接接触垫(204’)电接触，使所述集成电路模块呈反向交错接触的高密度堆叠结构。
2.如权利要求1所述的高密度集成电路模块结构，其特征在于：所述基板(20)的外接触垫(203)通过所述多个导热体(31)的非平坦结构(311)与所述另一基板(20’)的转接接触垫(204’)电接触。
3.如权利要求1所述的高密度集成电路模块结构，其特征在于：所述非平坦结构(311)为单个凸出部、多个方齿形状、多个拱弧形状、多个圆齿形状或多个凸点形状中的至少一种形状或其组合所组成。
4.如权利要求1所述的高密度集成电路模块结构，其特征在于：各所述外接触垫(203)为金属触点，各所述金属触点与通用序列汇流排、迷你通用序列汇流排、微型通用序列汇流排或序列先进附加技术中的至少一种数据传输介面相兼容。
5.一种高密度集成电路模块结构，其特征在于包含：
至少一基板(20)，所述基板(20)具有一内表面(201)及一外表面(202)，所述外表面(202)具有多个外接触垫(203)及多个转接接触垫(204)，其中所述各个外接触垫(203)与所述转接接触垫(204)电连接，所述基板(20)的内表面(201)上设置有一第一连接端(206)及至少一电子元件(205)，其与所述外接触垫(203)及所述转接接触垫(204)电连接；
至少一散热元件(30)，其包含多个导热体(31)，其中所述散热元件(30)设置在所述基板(20)具有多个转接接触垫(204)的端面上，且所述各个导热体(31)与所述多个转接接触垫(204)接触，所述多个导热体(31)具有至少一非平坦结构(311)；
至少一扩充基板(40)，所述扩充基板(40)具有一内表面(401)，其包含一第二连接端(402)及至少一电子元件(403)，所述电子元件(403)与所述扩充基板(40)电连接；
其中，所述基板(20)的外接触垫(203)通过所述多个导热体(31)与另一基板(20’)的转接接触垫(204’)电接触，且所述扩充基板(40)的第二连接端(402)与所述基板(20)的第一连接端(206)相互耦接，使所述集成电路模块电连接用来传输信号。
6.如权利要求5所述的高密度集成电路模块结构，其特征在于：所述扩充基板(40)的电子元件(403)包含一控制芯片(4031)及一内存(4032)，且所述控制芯片(4031)通过互相耦接的所述第二连接端(402)与所述基板(20)的第一连接端(206)接收所述基板(20)所传输的信号。
7.如权利要求5所述的高密度集成电路模块结构，其特征在于：所述基板(20)的电子元件(205)包含一控制芯片(2051)及一内存(2052)，且所述控制芯片(2051)通过互相耦接的所述第一连接端(206)与所述扩充基板(40)的第二连接端(402)接收所述扩充基板(40)所传输的信号。
8.如权利要求5所述的高密度集成电路模块结构，其特征在于：所述基板(20)的外接触垫(203)通过所述多个导热体(31)的非平坦结构(311)与所述另一基板(20’)的转接接触垫(204’)电接触。
9.如权利要求5所述的高密度集成电路模块结构，其特征在于：所述非平坦结构(311)为单个凸出部、多个方齿形状、多个拱弧形状、多个圆齿形状或多个凸点形状中的至少一种形状或其组合所组成。
10.如权利要求5所述的高密度集成电路模块结构，其特征在于：各所述外接触垫(203)为金属触点，各所述金属触点与通用序列汇流排、迷你通用序列汇流排、微型通用序列汇流排或序列先进附加技术中的至少一种数据传输介面相兼容。
CN2010101413361A 2010-03-31 2010-03-31 高密度集成电路模块结构 Pending CN102208404A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101413361A CN102208404A (zh) 2010-03-31 2010-03-31 高密度集成电路模块结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101413361A CN102208404A (zh) 2010-03-31 2010-03-31 高密度集成电路模块结构

Publications (1)

Publication Number Publication Date
CN102208404A true CN102208404A (zh) 2011-10-05

Family

ID=44697158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101413361A Pending CN102208404A (zh) 2010-03-31 2010-03-31 高密度集成电路模块结构

Country Status (1)

Country Link
CN (1) CN102208404A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991405B2 (en) 2014-02-28 2018-06-05 Sunpower Corporation Solar module with aligning encapsulant

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200523984A (en) * 2004-01-09 2005-07-16 Walton Advanced Eng Inc Method for manufacturing film ball grid array package and structure from the same
US7270557B1 (en) * 2006-06-12 2007-09-18 Walton Advanced Engineering, Inc. High-density storage device
CN101908527A (zh) * 2009-06-05 2010-12-08 华东科技股份有限公司 集成电路模块的反向交错堆栈结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200523984A (en) * 2004-01-09 2005-07-16 Walton Advanced Eng Inc Method for manufacturing film ball grid array package and structure from the same
US7270557B1 (en) * 2006-06-12 2007-09-18 Walton Advanced Engineering, Inc. High-density storage device
CN101908527A (zh) * 2009-06-05 2010-12-08 华东科技股份有限公司 集成电路模块的反向交错堆栈结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991405B2 (en) 2014-02-28 2018-06-05 Sunpower Corporation Solar module with aligning encapsulant

Similar Documents

Publication Publication Date Title
JP3996668B2 (ja) 半導体装置用ソケット
JP5237984B2 (ja) 高密度集積回路モジュール構造
US6121676A (en) Stacked microelectronic assembly and method therefor
CN104299951B (zh) 芯片封装连接器组件
TWI493795B (zh) 具有邊緣連接器之堆疊式板上晶片模組
US20050224948A1 (en) Semiconductor device package having buffered memory module and method thereof
JP2008541293A (ja) メモリモジュールシステム及び方法
JP3218671U (ja) 放熱アセンブリ
CN103632982A (zh) 配线板及配线板的制造方法
CN104885217A (zh) 两个或多个晶元的多晶元堆叠
JP2006074031A (ja) 回路モジュールシステムおよび方法
US7771206B2 (en) Horizontal dual in-line memory modules
CN109588006A (zh) 扩充卡的散热装置以及具散热功能的扩充卡总成
JP2001189412A (ja) 半導体装置および半導体実装方法
US8004848B2 (en) Stack module, card including the stack module, and system including the stack module
WO2008097997A1 (en) Semiconductor module with micro-buffers
CN103632981A (zh) 配线板及配线板的制造方法
CN102208404A (zh) 高密度集成电路模块结构
TWI387090B (zh) Reverse staggered stack structure of integrated circuit module
CN206353283U (zh) 主机板组件
CN101908527B (zh) 集成电路模块的反向交错堆栈结构
JP2017010807A (ja) コネクタの接続構造及びコネクタ
US20130077274A1 (en) Card structure, socket structure, and assembly structure thereof
US20200300560A1 (en) Heat sink, board module, transmission device, and method of manufacturing the heat sink
JP2619199B2 (ja) 光切替えスイッチモジュールにおける光導波路基板の実装構造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111005