CN102194811A - 热电装置 - Google Patents

热电装置 Download PDF

Info

Publication number
CN102194811A
CN102194811A CN2010101188289A CN201010118828A CN102194811A CN 102194811 A CN102194811 A CN 102194811A CN 2010101188289 A CN2010101188289 A CN 2010101188289A CN 201010118828 A CN201010118828 A CN 201010118828A CN 102194811 A CN102194811 A CN 102194811A
Authority
CN
China
Prior art keywords
type
thermoelectric
chip
thermoelectric device
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101188289A
Other languages
English (en)
Other versions
CN102194811B (zh
Inventor
三重野文健
郭景宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2010101188289A priority Critical patent/CN102194811B/zh
Publication of CN102194811A publication Critical patent/CN102194811A/zh
Application granted granted Critical
Publication of CN102194811B publication Critical patent/CN102194811B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种热电装置。所述热电装置包括用于封装集成电路芯片的硅基板中的第一导电层、第二导电层和第一、第二导电层间的热电偶层，所述热电装置与需冷却的集成电路芯片形成叠层结构，所述第一导电层和第二导电层经由所述硅基板中的硅通孔与需冷却的集成电路芯片连通。所述热电装置无需再通过额外的连接线与集成电路芯片相连。从而，降低了封装结构的布线难度。

Description

热电装置
技术领域
本发明涉及集成电路芯片的冷却应用领域，特别涉及热电装置。
背景技术
随着集成电路芯片功能的越来越强大，其所包含的电路结构也越来越庞大。相应地，集成电路芯片运行时所产生的热量也持续增加。集成电路芯片过热将导致其性能下降。因此，如何对集成电路芯片进行冷却就成为了现今所关注的一个重要课题。
对集成电路芯片进行冷却的一种常规方法是采用对流散热的风扇和散热片进行风冷冷却。然而，风冷冷却的工作方式会受到集成电路芯片实际应用的诸多限制。例如，在真空室或洁净室等对空气条件要求较严格的环境下，对集成电路芯片进行风冷冷却就不太适合。现有技术还经常采用的另一种冷却方法为液体冷却。液体冷却常被应用于大型或超大型计算机中的集成电路芯片冷却。但液体冷却由于其所需设备庞大且成本较高，也不适用于例如便携式电脑中的集成电路芯片冷却。
为克服风冷和液体冷却的缺陷，现有技术研制出了一种热电致冷器(thermal electric cooling)。热电致冷器所基于的工作原理为珀尔贴(Peltier)效应。珀尔贴效应中，在两个不同的材料间施加直流电流会使得热量在这两种材料的结合处被吸收。
现有技术的一种热电致冷器应用例如美国专利US7022553B2所揭示的，可以使用于叠层芯片(chip-on-chip)的封装结构中。参照图1所示，热电致冷器160包括第一金属层127、第二金属层129及第一、第二金属层间的半导体材料层128。半导体材料层128为多个N型和/或P型半导体构成的热电偶。热电致冷器160与芯片125A之间具有绝缘层126。所述热电致冷器160中的第一金属层127通过连接线133连接于芯片125A上。若半导体材料层128为P型半导体构成的热电偶，当热电致冷器160经由芯片125A获得的电流沿箭头170方向传输时，热电致冷器160对芯片125A吸热以进行冷却。而当电流沿箭头172方向传输时，热电致冷器160则可吸收热量对芯片125A加热。
然而，上述热电致冷器需通过额外的连接线连接芯片以获得直流电流，如此就增加了封装结构的布线难度。
发明内容
本发明提供一种热电装置，以克服现有技术热电致冷器需通过额外连接线获得电流而增加封装结构的布线难度的缺陷。
为解决上述问题，本发明提供一种热电装置，包括用于封装集成电路芯片的硅基板中的第一导电层、第二导电层和第一、第二导电层间的热电偶层，所述热电装置与需冷却的集成电路芯片形成叠层结构，所述第一导电层和第二导电层经由所述硅基板中的硅通孔与需冷却的集成电路芯片连通。
可选地，所述热电装置中的所述第一导电层及第二导电层分别包括多个导电板；所述热电偶层包括多个间隔分布的N型及P型热电结构，所述N型热电结构具有在第一、第二导电层间贯通的硅基板通孔，所述硅基板通孔中填充有N型热电材料，所述P型热电结构具有在第一、第二导电层间贯通的硅基板通孔，所述硅基板通孔中填充有P型热电材料；相邻N型及P型热电结构间由绝缘层隔离，且至少有一端共同连接至同一导电板。
与现有技术相比，上述热电装置有以下优点：所述热电装置位于封装集成电路芯片的硅基板中，其通过硅通孔与需冷却的集成电路芯片连通，从而获得直流电流。因而，无需再通过额外的连接线与集成电路芯片相连。从而，降低了封装结构的布线难度。
附图说明
图1是现有技术的一种热电致冷器的示意图；
图2是本发明热电装置应用于集成电路芯片致冷的一种实施方式示意图；
图3是图2中需冷却的集成电路芯片中热电装置控制电路的一种结构示意图；
图4是本发明热电装置的一种实施例的局部示意图。
具体实施方式
本发明的发明人通过对现有技术热电致冷器应用的研究可以发现，现有技术在集成电路芯片封装时，将已成型的热电致冷器贴附于集成电路芯片上以实现对集成电路芯片的冷却。此方式为避免热电致冷器影响集成电路芯片工作，需要在集成电路芯片上额外形成绝缘层，以对热电致冷器和集成电路芯片进行电隔离。并且，由于绝缘层的电隔离，热电致冷器只能通过额外的连接线与集成电路芯片相连，来获得实现冷却所需的直流电流。如此，不仅在封装时需要额外的绝缘层沉积步骤，还增加了封装结构的布线难度。
基于此，本发明的发明人经过多次试验发现，可以尝试将热电致冷器(热电装置)与需冷却的集成电路芯片进行内部集成，即应用硅通孔技术将热电装置与需冷却的集成电路芯片进行内部连接。此种内部连接方式要求在硅片中形成所需的热电装置，如此才可应用所述的硅通孔技术。而传统的PCB板封装技术显然无法实现这个目标，因此，本发明的发明人提出以封装技术中应用度越来越高的硅基板作为形成热电装置的载体。根据本发明热电装置的一种实施方式，其包括：用于封装集成电路芯片的硅基板中的第一导电层、第二导电层和第一、第二导电层间的热电偶层，所述热电装置与需冷却的集成电路芯片形成叠层结构，所述第一导电层和第二导电层经由所述硅基板中的硅通孔与需冷却的集成电路芯片连通。从而，热电装置可直接经由硅基板内部的硅通孔获得集成电路芯片上的直流电流。
图2示出了本发明热电装置应用于集成电路芯片致冷的一种实施方式。参照图2所示，在集成电路芯片封装所用的硅基板10上具有多个集成电路芯片20a、20b、20c及20d。而在集成电路芯片20b、20c下的硅基板10中则具有热电装置30a、31a。所述热电装置30a、31a分别通过硅基板10中的硅通孔30b、31b与集成电路芯片20b、20c中相应电路连通，以获得所述电路提供的直流电流。
例如，假设所述多个集成电路芯片包括逻辑电路芯片、高压电路芯片、现场可编程门阵列(FPGA)芯片及存储器芯片，其中逻辑电路芯片、高压电路芯片由于在运行时会产生大量热量，因而需要通过热电装置进行冷却。此时，就可在硅基板中对应逻辑电路芯片、高压电路芯片的位置分别设置热电装置，并通过硅通孔将所述两个热电装置分别与逻辑电路芯片、高压电路芯片连通。当所述两个热电装置获得逻辑电路芯片、高压电路芯片提供的直流电流时，就可实现对逻辑电路芯片、高压电路芯片的冷却。
更具体地说，所述逻辑电路芯片、高压电路芯片中分别包括与所述热电装置通过硅通孔相连的热电装置控制电路，所述热电装置控制电路基于芯片温度对热电装置的开关进行控制。参照图3所示，在一种实施例中，所述热电装置控制电路包括温度传感器201和热电装置开关电路202，所述热电装置开关电路202根据温度传感器201基于温度变化提供的相应信号，实现对热电装置30a/31a的开关控制。所述开关控制的相应信号通过所述硅通孔传输到热电装置30a/31a。
通过上述热电装置应用于集成电路芯片封装的说明可以看到，由于热电装置无需再通过额外的连接线与集成电路芯片相连，因此降低了封装结构的布线难度。
另外，通过以上说明还可以很容易推得，上述热电装置还可应用于单一芯片封装时，对所述芯片局部区域的冷却。具体地说，只需在硅基板中对应所述芯片需冷却区域的位置设置热电装置，就可对所述需冷却区域进行局部冷却。
以下结合附图对本发明热电装置及相应的工作过程进一步说明。
参照图3所示，本发明热电装置的一种实施例包括：硅基板中的第一导电层、第二导电层和第一、第二导电层间的热电偶层。
其中，所述第一导电层包括多个导电板，例如包括导电板310a、310b。所述第二导电层也包括多个导电板，例如包括导电板320a、320b。所述各导电板通过前述的硅通孔与前述的热电装置控制电路相连。
所述第一、第二导电层间的热电偶层包括多个间隔分布的N型及P型热电结构，所述N型热电结构具有在第一、第二导电层间贯通的硅基板通孔，所述硅基板通孔中填充有N型热电材料350，所述P型热电结构具有在第一、第二导电层间贯通的硅基板通孔，所述硅基板通孔中填充有P型热电材料360；相邻N型及P型热电结构间由绝缘层330隔离，且相邻N型及P型热电结构至少有一端共同连接至同一导电板。
具体地说，在导电板310a和导电板320a之间具有N型热电结构。所述N型热电结构具有在硅基板材料层340中贯通的硅基板通孔，所述硅基板通孔中填充有N型热电材料350。所述N型热电材料350可以为N型锗化硅(SiGe)，或者也可以为N型硅(Si)和N型锗化硅的超晶格。
所述N型硅和N型锗化硅的超晶格通过N型硅和N型锗化硅交替地生长周期性结构而获得。其中，N型硅薄层的厚度和N型锗化硅薄层的厚度均小于100nm，所述N型硅薄层和N型锗化硅薄层的厚度比可以为1～1.2。采用所述超晶格构成热电结构更有利于提高热电致冷的效率。
在导电板310a和导电板320b之间具有P型热电结构。所述P型热电结构具有在硅基板材料层340中贯通的硅基板通孔，所述硅基板通孔中填充有P型热电材料360。所述P型热电材料360可以为P型锗化硅，或者也可以为P型硅和P型锗化硅的超晶格，或者也可以为碳化硼(B4C/B9C)的超晶格。
所述P型硅和P型锗化硅的超晶格通过P型硅和P型锗化硅交替地生长周期性结构而获得。其中，P型硅薄层的厚度和P型锗化硅薄层的厚度均小于100nm，所述P型硅薄层和P型锗化硅薄层的厚度比可以为1～1.2。采用所述超晶格构成热电结构更有利于提高热电致冷的效率。
所述碳化硼(B4C/B9C)的超晶格通过B4C和B9C交替地生长周期性结构而获得。其中，B4C薄层的厚度和B9C薄层的厚度均小于100nm，所述B4C薄层和B9C薄层的厚度比可以为1～1.2。采用所述超晶格构成热电结构更有利于提高热电致冷的效率。
在导电板310b和导电板320b之间具有N型热电结构。所述N型热电结构具有在硅基板材料层340中贯通的硅基板通孔，所述硅基板通孔中填充有N型热电材料350。所述N型热电材料350可以为N型锗化硅，或者也可以为N型硅和N型锗化硅的超晶格。
上述多个热电结构中，导电板310a和导电板320a之间的N型热电结构和其相邻的导电板310a和导电板320b之间的P型热电结构间具有绝缘层330，导电板310a和导电板320b之间的P型热电结构和导电板310b和导电板320b之间的N型热电结构间也具有绝缘层330。
当上述实施例的热电装置应用于芯片致冷时，结合图2和图3所示，假设所述集成电路芯片20b、20c分别为逻辑电路芯片和高压芯片，其中的热电装置控制电路中的温度传感器为PN结温度传感器，例如将三极管的集电极和基极短接成二极管做成的PN结温度传感器。所述PN结温度传感器利用了PN结的结电压会随温度升高而下降的特性，从而在温度变化时，所述PN结温度传感器会提供不同的电压信号。所述的热电装置开关电路基于不同的电压信号来实现对热电装置的开关控制。例如当芯片温度较高时，所述热电装置通过所述热电装置控制电路的控制对芯片吸热，以实现芯片冷却。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种热电装置，其特征在于，包括用于封装集成电路芯片的硅基板中的第一导电层、第二导电层和第一、第二导电层间的热电偶层，所述热电装置与需冷却的集成电路芯片形成叠层结构，所述第一导电层和第二导电层经由所述硅基板中的硅通孔与需冷却的集成电路芯片连通。
2.如权利要求1所述的热电装置，其特征在于，
所述第一导电层及第二导电层分别包括多个导电板；
所述热电偶层包括多个间隔分布的N型及P型热电结构，所述N型热电结构具有在第一、第二导电层间贯通的硅基板通孔，所述硅基板通孔中填充有N型热电材料，所述P型热电结构具有在第一、第二导电层间贯通的硅基板通孔，所述硅基板通孔中填充有P型热电材料；相邻N型及P型热电结构间由绝缘层隔离，且至少有一端共同连接至同一导电板。
3.如权利要求2所述的热电装置，其特征在于，所述N型热电材料为N型SiGe，所述P型热电材料为P型SiGe。
4.如权利要求2所述的热电装置，其特征在于，所述N型热电材料包括两种N型热电材料的超晶格，所述P型热电材料包括两种P型热电材料的超晶格。
5.如权利要求4所述的热电装置，其特征在于，所述两种N型热电材料包括N型Si和N型SiGe。
6.如权利要求5所述的热电装置，其特征在于，N型Si和N型SiGe的厚度均小于100nm，N型Si和N型SiGe的厚度比为1～1.2。
7.如权利要求4所述的热电装置，其特征在于，所述两种P型热电材料包括P型Si和P型SiGe。
8.如权利要求7所述的热电装置，其特征在于，P型Si和P型SiGe的厚度均小于100nm，P型Si和P型SiGe的厚度比为1～1.2。
9.如权利要求4所述的热电装置，其特征在于，所述两种P型热电材料包括B4C和B9C。
10.如权利要求9所述的热电装置，其特征在于，B4C和B9C的厚度均小于100nm，B4C和B9C的厚度比为1～1.2。
11.如权利要求2所述的热电装置，其特征在于，所述绝缘层为Al2O3、SiO、SiN中的任意一种。
12.如权利要求1所述的热电装置，其特征在于，所述硅基板的材料为Si或SiC。
CN2010101188289A 2010-03-05 2010-03-05 热电装置 Active CN102194811B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101188289A CN102194811B (zh) 2010-03-05 2010-03-05 热电装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101188289A CN102194811B (zh) 2010-03-05 2010-03-05 热电装置

Publications (2)

Publication Number Publication Date
CN102194811A true CN102194811A (zh) 2011-09-21
CN102194811B CN102194811B (zh) 2012-12-05

Family

ID=44602611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101188289A Active CN102194811B (zh) 2010-03-05 2010-03-05 热电装置

Country Status (1)

Country Link
CN (1) CN102194811B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216534A (zh) * 2017-07-04 2019-01-15 上海新微技术研发中心有限公司 一种晶圆级封装的单片集成红外温度传感器及其制造方法
CN111992341A (zh) * 2020-08-18 2020-11-27 马争云 一种天然气供应系统用安全系数高的旋风分离器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050257821A1 (en) * 2004-05-19 2005-11-24 Shriram Ramanathan Thermoelectric nano-wire devices
CN1747193A (zh) * 2004-09-09 2006-03-15 Lg电子株式会社 薄膜热电模块
CN1773740A (zh) * 2004-11-12 2006-05-17 国际商业机器公司 集成热电冷却器件及其制作方法
CN1914725A (zh) * 2004-02-12 2007-02-14 英特尔公司 具有微电子元件来冷却管芯的微电子组件及其制造方法
CN101536182A (zh) * 2006-11-02 2009-09-16 日本电气株式会社 半导体器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1914725A (zh) * 2004-02-12 2007-02-14 英特尔公司 具有微电子元件来冷却管芯的微电子组件及其制造方法
US20050257821A1 (en) * 2004-05-19 2005-11-24 Shriram Ramanathan Thermoelectric nano-wire devices
CN1747193A (zh) * 2004-09-09 2006-03-15 Lg电子株式会社 薄膜热电模块
CN1773740A (zh) * 2004-11-12 2006-05-17 国际商业机器公司 集成热电冷却器件及其制作方法
CN101536182A (zh) * 2006-11-02 2009-09-16 日本电气株式会社 半导体器件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216534A (zh) * 2017-07-04 2019-01-15 上海新微技术研发中心有限公司 一种晶圆级封装的单片集成红外温度传感器及其制造方法
CN109216534B (zh) * 2017-07-04 2022-05-06 上海新微技术研发中心有限公司 一种晶圆级封装的单片集成红外温度传感器及其制造方法
CN111992341A (zh) * 2020-08-18 2020-11-27 马争云 一种天然气供应系统用安全系数高的旋风分离器

Also Published As

Publication number Publication date
CN102194811B (zh) 2012-12-05

Similar Documents

Publication Publication Date Title
Qin et al. Thermal management and packaging of wide and ultra-wide bandgap power devices: a review and perspective
TWI405361B (zh) 熱電元件及其製程、晶片堆疊結構及晶片封裝結構
CN104716109B (zh) 具有降低热串扰的热管理部件的封装件及其形成方法
US6743972B2 (en) Heat dissipating IC devices
US9099426B2 (en) Trench-assisted thermoelectric isothermalization of power switching chips
US20040118129A1 (en) Thermoelectric cooling for microelectronic packages and dice
KR20160021752A (ko) 집적된 열전 냉각
CN103996667B (zh) 具有旁路功能的半导体器件及其方法
Sun et al. Modeling of high power light-emitting diode package integrated with micro-thermoelectric cooler under various interfacial and size effects
CN106537586A (zh) 高电流、低切换损耗SiC功率模块
CN101465347A (zh) 光源模组及其制造方法
Liu et al. Direct liquid cooling For IGBT power module
Catalano et al. Optimum thermal design of high-voltage double-sided cooled multi-chip SiC power modules
Zhang et al. Thermal management for GaN power devices mounted on PCB substrates
CN102214784B (zh) 热电装置及其形成方法
KR101088937B1 (ko) 플립-칩 반도체 장치들을 위한 열전기 냉각기
CN112242480A (zh) 芯片级电子设备热电制冷方法
CN102194811B (zh) 热电装置
Li et al. Comparative evaluations and failure modes of wire-bonding packaged sic, si, and hybrid power modules
CN202888236U (zh) 一种高效散热的大功率led
CN110931477B (zh) 一种智能功率模块及其制备方法
US20180226559A1 (en) Thermoelectric conversion device
CN104966713A (zh) 一种igbt模块的新型封装结构
Chen et al. Thermal characterization analysis of IGBT power module integrated with a vapour chamber and pin-fin heat sink
US8009393B2 (en) Thermoelectric device utilized as voltage snubber

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121102

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121102

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation