CN102185608B - 基于dds和乒乓式锁相环相结合的步进频信号产生方法 - Google Patents

Abstract

本发明公开一种基于DDS和乒乓式锁相环相结合的步进频信号产生方法，利用DDS窄带应用性能好，易于实现极小频率步进，锁相环易于实现宽带应用，特别是在宽带大步进应用时其综合性能好的优势互补，采用两个相同的锁相环路与一个微波单刀双掷开关相结合组成乒乓式锁相环，将直接数字频率合成(DDS)和乒乓式锁相环相结合进行频率合成，DDS用于合成窄带小步进信号，乒乓式锁相环用于合成宽带大步进信号，通过频率搬移的方式将宽带大步进信号与窄带小步进信号结合在一起，从而产生低相噪、低杂散、小步进、捷变频的宽带雷达步进频信号。从而大幅提高雷达频率合成器的战技指标，使雷达步进频信号的技术指标有了质的飞跃。

Description

基于DDS和乒乓式锁相环相结合的步进频信号产生方法

技术领域

本发明属于雷达技术领域，具体为一种基于直接数字式频率合成(DDS)和乒乓式锁相环相结合的步进频信号产生方法。应用在步进频雷达频率合成器的设计中，实现大幅提高步进频雷达频率合成器的性能，对于各个频段的步进频雷达频率合成器具有通用性，并且对于其它体制雷达频率合成器的设计提供了良好的借鉴。

背景技术

随着现代雷达技术的发展，采用距离高分辨率雷达信号对目标进行高分辨率成像，从而实现对目标的检测与识别已经成为现代雷达的一个重要研究和发展方向。步进频信号是一种常用的距离高分辨率雷达信号，它是一个包含N个发射频率的脉冲串，每个脉冲的发射频率不同，频率步进为固定值。从时域上看，步进频信号是由脉冲宽度为τ、脉冲重复间隔为Tr的N个子脉冲组成的脉冲串；从频域上看，步进频信号是由起始载频为f₀、载频步进为Δf、并按照线性规律(比如三角波、锯齿波等方式)跳变的N个载频组成的跳频信号。步进频信号是一种合成宽带信号，它将宽带信号分解成N个窄带信号，通过对N个窄带信号的发射、接收和处理获得等效大带宽和高距离分辨率。由于步进频信号发射和接收的脉冲信号均为窄带信号，具有瞬时带宽窄的特点，所以对于接收前端和A/D采样速率的要求都不高，易于工程实现。

在现代雷达系统中，步进频信号都是由频率合成器实现的，决定其性能的主要是带宽、频率分辨率、跳频时间、相位噪声和杂散电平等技术指标。目前，步进频信号主要采用直接模拟式频率合成方法、间接式频率合成方法和直接数字式频率合成方法实现。

直接模拟式频率合成方法是以一个高稳定的晶体振荡器作为参考频率源，通过对参考频率源进行分频、混频和倍频，并结合多个开关滤波组件的信号滤波和控制作用从而产生所需要的步进频信号。这种方法虽然具有较快的跳频时间和极低的相位噪声等优点，但是这种方法也有其自身的缺陷。虽然采用这种方法理论上可以实现极高的频率分辨率，但是随着频率分辨率的提高，系统的杂散性能将会急剧恶化，而且系统将变得非常复杂，会导致系统的体积庞大、成本急剧上升，不利于频率合成器的小型化和模块化发展需求。

间接式频率合成方法即是我们通常所说的锁相环频率合成方法，它利用反馈的原理产生步进频信号所要求的频率步进，并通过连续改变环路分频比值实现步进频信号载波频率的线性跳变。这种方法虽然具有系统电路形式简单、体积小和成本低的优点，但是它的主要缺陷就是跳频时间、频率分辨率和相位噪声等指标较差，而且跳频时间和频率分辨率还是一对无法兼顾的指标，这两项指标中，其中一个指标的优化是以牺牲另外一个指标作为代价的。采用间接式频率合成方法实现的步进频信号其跳频时间一般在10微秒以上，不能满足脉冲重复间隔较小(小于10μS)的应用场合。

直接数字式频率合成(简称DDS)方法是随着大规模集成电路和微电子技术的发展而产生的一种频率合成方法。它是根据正弦函数的产生，从相位出发，由不同的相位给出不同的电压幅度，即相位-正弦幅度变换，最后滤波，平滑输出所需要的频率。它不同于上面所讲的直接模拟式和间接式频率合成方法，因为它是数字处理的。直接数字式频率合成方法的特点是可以通过灵活的数字处理器对其输出信号的频率、相位和幅度进行精确、快速的设置，跳频时间极快，而且它还具有极高的频率分辨率和相位分辨率。但是目前这种频率合成方法还有许多问题尚未很好地解决，其中最突出的问题就是相位噪声和杂散。由于相位截断和数模转换器位数的限制导致了直接数字式频率合成器频谱纯度较差、输出杂散电平较大。另外，受目前数字集成电路材料和工艺水平的限制，直接数字式频率合成器的工作频段较低、输出带宽较窄。目前，工艺成熟、性能可靠、在工程上能够实用的直接数字式频率合成器的最高输出频率也只能达到L波段。所以，单纯的直接数字式频率合成方法无法直接实现更高频率的微波信号合成，难以实现大带宽信号合成，而且其输出信号杂散电平指标也较差。所以，尽管直接数字式频率合成方法解决了跳频时间和频率分辨率的问题，但是它依然有许多目前技术水平条件下无法解决的问题，使得单纯的直接数字式频率合成方法的应用受到了很大的限制。

发明内容

本发明要解决的问题是针对上述几种目前主要的步进频信号产生方法存在的跳频时间、最小步进、相位噪声、杂散电平、带宽、体积和成本等指标之间相互影响和制约的缺陷，提供一种新的步进频信号产生方法，使上述各项指标能够兼顾并得到进一步的优化，从而设计出高性能的步进频信号。

本发明的技术解决方案是将直接数字式频率合成(DDS)与乒乓式锁相环相结合进行频率合成，DDS主要用于窄带小步进信号的合成，乒乓式锁相环主要用于宽带大步进信号的合成，然后通过频率搬移的方式使二者很好的结合在一起，从而产生低相噪、低杂散、小步进、捷变频的宽带步进频信号。

本发明的技术方案内容如下：

1)采用直接数字式频率合成(DDS)产生起始频率为f_DDS、频率步进为Δf、频率点数为K个、频率点驻留时间为Tr的中频窄带小步进信号，表示为f_DDS、f_DDS+Δf、…、f_DDS+(K-1)Δf，其带宽为(K-1)Δf；

2)由于DDS的输出频率一般都比较低，为了使最终产生的步进频信号具有高工作频段和大带宽，需要通过混频的方式将DDS产生的中频窄带小步进信号的频率搬移到微波频段，产生起始频率为f_LO+f_DDS、频率步进为Δf、频率点数为K个、频率点驻留时间为Tr的微波窄带小步进信号，表示为f_LO+f_DDS、F_LO+f_DDS+Δf、…、f_LO+f_DDS+(K-1)Δf，其带宽为(K-1)Δf；

3)采用两个相同的锁相环路和一个微波单刀双掷开关相结合形成乒乓式锁相环，产生起始频率为f_PLL、频率步进为KΔf、频率点数为L个、频率点驻留时间为KTr的射频宽带大步进信号，表示为f_PLL、f_PLL+KΔf、…、f_PLL+(L-1)KΔf，其带宽为(L-1)KΔf；

4)将步骤2)中产生的微波窄带小步进信号和步骤3)中产生的射频宽带大步进信号进行混频，得到起始频率为f_LO+f_DDS+f_PLL、频率步进为Δf、频率点数为K×L个、频率点驻留时间为Tr的微波宽带小步进信号，表示为f_LO+f_DDS+f_PLL、f_LO+f_DDS+f_PLL+Δf、…、f_LO+f_DDS+f_PLL+(KL-1)Δf，其带宽为(KL-1)Δf。如果令f₀＝f_LO+f_DDS+f_PLL、N＝K×L，那么该信号就可以表示为f₀、f₀+Δf、…、f₀+(N-1)Δf，它是起始频率为f₀、频率步进为Δf、频率点数为N个、频率点驻留时间为Tr的步进频信号；

5)在脉冲宽度为τ、脉冲重复间隔为Tr的调制脉冲控制下，采用高速、高隔离调制器对步骤4)中产生的步进频信号进行脉冲调制，就可以得到最终的雷达步进频信号，它是由N个子脉冲组成的脉冲串，子脉冲宽度为τ、子脉冲重复间隔为Tr、第一个子脉冲的载波频率为f₀、子脉冲载频步进为Δf。

采用上述技术方案能够实现一种高性能的雷达频率合成器，从而产生低相噪、低杂散、小步进、捷变频的宽带雷达步进频信号。它将直接数字频率合成和锁相频率合成两种方法通过频率搬移方式很好的结合到一起，从而大幅提高雷达频率合成器的战技指标，使雷达步进频信号的技术指标有了质的飞跃。

本发明与现有技术相比较具有以下特点：

1)DDS和锁相环的主要优缺点恰好是互补的；DDS窄带应用性能好，易于实现极小频率步进，但其带宽有限并且宽带杂散指标差；而锁相环易于实现宽带应用，特别是在宽带大步进应用时其综合性能好，但随着频率步进的减小其杂散电平、相位噪声和跳频时间指标会随之恶化。在本发明中充分利用了DDS和锁相环的互补特性，步进频信号整个信号带宽的覆盖由锁相环实现，并使锁相环工作在性能良好的大步进状态，每个大步进之间的小步进恰好可以由窄带性能优良的DDS实现。采用这种方法，既实现了大带宽又实现了小步进，而且也实现了对其它相关指标的优化。

2)在本发明中的宽带大步进信号合成部分，并没有直接使用简单的单锁相环路，而是将两个相同结构的单锁相环路和一个单刀双掷开关相结合形成乒乓式锁相环来实现。单锁相环路的跳频时间是由锁相环的锁定时间决定的、一般在10～100微秒量级之间、不能实现捷变频，而乒乓式锁相环的跳频时间是由单刀双掷开关的速度决定的、一般在纳秒量级、能够实现捷变频。

3)本发明产生的雷达步进频信号其最小频率步进Δf完全是由系统中的DDS部分决定的。目前DDS的频率分辨率已经达到了10^-6赫兹量级，能够实现绝大多数雷达步进频信号的步进要求，并且其跳频时间极快(小于10纳秒)。而且作为一种数字频率合成方式，DDS具有多种工作模式和灵活的控制方式，可以在不改变系统硬件电路的情况下仅通过软件编程同时实现多种频率步进，并且可以在步进频信号上实现线性调频、非线性调频、相位编码等复杂调制功能。

4)在本发明中，DDS产生的窄带小步进信号与乒乓式锁相环产生的宽带大步进信号并不是直接经过一级混频而结合在一起的，而是将DDS产生的窄带小步进信号先通过一级混频将其频率搬移到微波频段，然后再与乒乓式锁相环产生的宽带大步进信号进行混频，从而产生最终的雷达步进频信号。之所以这样做是因为DDS的输出频段一般都比较低，如果将DDS与乒乓式锁相环直接混频，为了保证步进频信号的带内杂散就会使乒乓式锁相环的信号带宽受到限制(其带宽要小于DDS的输出频率)，所以本发明中采用两级混频的方式大大扩展了步进频信号的带宽，易于实现宽带步进频信号，而且通过改变第一级混频的本振频率可以非常方便的调整最终步进频信号的工作频段，所以采用本发明的方案能够产生各种频段的宽带步进频信号，具有良好的通用性。

表1列出了本发明的方案与传统方案的比较。通过表1可以看出，采用本发明的技术方案可以在相对较低的成本下实现跳频时间快(纳秒级)、频率步进小(微赫兹量级)、相位噪声低(相对理论值恶化小于3dB)、杂散电平低(小于-70dBc)、带宽宽(相对带宽大于10％)的高性能雷达步进频信号。

表1本发明的方案与传统方案的对比表

技术方案

跳频时间

频率步进

相位噪声

杂散电平

带宽

成本

直接模拟式方案

快

大

低

高

宽

同

间接式方案

慢

较大

同

低

宽

低

直接数字式方案

快

小

较低

同

窄

低

本发明的方案

快

小

低

低

宽

较低

附图说明

图1本发明的硬件实现框图

图2本发明中DDS的FPGA控制时序图

图3本发明中乒乓式锁相环的FPGA控制时序图

图4本发明的步进频信号测试图

具体实施方式

图1给出了本发明的优选实施例的硬件实现框图。两个工作在L波段的锁相环路(PLL1和PLL2)与单刀双掷开关组成乒乓式锁相环，锁相环路的频率步进设置为6MHz，通过FPGA对其进行控制，产生步进为6MHz的L波段宽带信号；DDS在FPGA的控制下产生P波段的小步进信号，由于DDS主要用于实现乒乓式锁相环6MHz大步进之间的小步进，所以将DDS的工作带宽设置为6MHz、实现与乒乓式锁相环的无缝结合，并且在不对硬件电路进行任何更改的情况下、仅通过软件编程就可以使DDS同时实现多种不同的频率步进(本实施例中我们同时实现了2MHz、1.5MHz、1MHz、0.75MHz、0.5MHz等多种步进)，另外为了保证DDS输出信号的频谱纯度、在DDS输出端采用滤波器对DDS输出信号的带外杂散进行了滤除；图中的f_REF是由一个高稳定的恒温晶体振荡器进过功分产生的，分别作为锁相环路PLL1和PLL2的参考输入信号、DDS的时钟输入信号、倍频器的输入信号；倍频器将输入信号f_REF直接倍频到X波段输出，作为第一级混频器的本振信号；第一级混频器将DDS产生的P波段小步进信号的频率搬移到X波段，产生X波段窄带小步进信号，并采用滤波器对混频产生的交互调分量进行滤除、采用放大器调整信号幅度；第二级混频器将前面生产的X波段窄带小步进信号和乒乓式锁相环产生的宽带大步进信号进行混频产生X波段宽带小步进信号，并采用滤波器对混频产生的交互调分量进行滤除、采用放大器调整信号幅度；脉冲调制器在脉冲宽度为τ、脉冲重复间隔为Tr的调制脉冲控制下对前面产生的步进频信号进行脉冲调制，就得到了最终的X波段雷达步进频信号；本实施例中的隔离器的主要作用是改善前后级电路之间的驻波、提高电路的匹配。

本发明采用FPGA控制电路对系统的硬件进行控制，FPGA控制电路主要实现对系统中DDS的输出频率和步进的控制，对乒乓式锁相环的输出频率和步进的控制，以及对脉冲调制器的控制。图2和图3分别给出了本实施例工作在1.5MHz步进模式下DDS和乒乓式锁相环的FPGA控制时序图，图中的HOP信号是FPGA控制电路根据外部调制脉冲与模式控制信号产生的FPGA内部步进跳频触发脉冲。图2中的D和A分别是FPGA送给DDS的并行数据和地址、WR和FUD分别是FPGA送给DDS的写脉冲和频率更新脉冲，系统工作时，在HOP脉冲的上升沿触发下FPGA通过连续发送5个并行数据将DDS的工作频率写入其内部寄存器中，并向DDS发送一个频率更新脉冲FUD使其工作频率高速切换到新的工作频率上，由于在该模式下DDS的工作带宽为6MHz、步进为1.5MHz，所以DDS共有4个不同的工作频点，控制时序以每4个HOP脉冲为一组，每组内相邻两个HOP脉冲上升沿时刻写入的工作频率相差1.5MHz(即步进为1.5MHz)，下一组HOP脉冲又重复上一组的时序关系和工作频率。图3中s_clk1、s_data1和LE1是FPGA对乒乓式锁相环中PLL1的串口控制信号，s_clk2、s_data2和LE2是FPGA对乒乓式锁相环中PLL2的串口控制信号，sw_ctrl是FPGA对乒乓式锁相环中单刀双掷开关的控制码，由于在步进为1.5MHz时，每一个乒乓式锁相环的6MHz大步进内插入了4个DDS的1.5MHz小步进，所以每4个HOP脉冲周期乒乓式锁相环的频率步进6MHz，相应的开关控制码sw_ctrl的电平也是每4个HOP脉冲周期翻转一次，用以在PLL1和PLL2之间进行切换，当系统上电初始化后PLL1和PLL2都工作于第1个频点f_PLL，当sw_ctrl为低电平时单刀双掷开关选通PLL1、PLL1工作于第一个频点(f_PLL)、同时FPGA通过串口给PLL2写入第二个频点(f_PLL+6MHz)，当sw_ctrl由低变为高时单刀双掷开关选通PLL2、PLL2工作于第二个频点(f_PLL+6MHz)、同时FPGA通过串口给PLL1写入第三个频点(f_PLL+12MHz)，...，PLL1和PLL2按此时序在单刀双掷开关的选通下交替往复工作。

图1所示的硬件实现电路具有很好的通用性，对于不同波段的雷达步进频信号的实现，一般只需要相应的调整各部分电路的工作频率和FPGA的控制软件就可以了，整个硬件系统的组成和结构都不需要进行改动。由于DDS是采用数字方式工作的，可以通过软件编程对其输出频率和步进进行实时、高速更改，并且可以通过软件编程实现线性调频、非线性跳频、相位编码等复杂调制功能，实现这些功能不需要对DDS的硬件电路进行任何调改动。

采用图1所示的硬件实现框图，将乒乓式锁相环的工作频段由L波段调整到S波段、调整倍频器的倍频次数、以及对系统中其它电路的工作频率进行调整，整个硬件系统的组成和结构都与实施例中讲述的X波段雷达步进频信号相同，还实现了一种K波段雷达步进频信号，已应用于高性能防撞雷达系统中，它能够在一个雷达发射脉冲内同时产生三种不同的步进、步进阶数为256、具有三角波和锯齿波两种工作方式。图4给出了步进频信号的测试图，该图是采用安捷伦公司的信号源分析仪E5052B进行测试的。

本领域技术人员可以根据不同的设计要求和设计参数在不偏离本发明权利要求所界定的范围内进行各种增补、改进和更换，因此，本发明是广泛的。

Claims (2)

1.一种基于直接数字频率合成(DDS)和乒乓式锁相环相结合的步进频信号产生方法，将直接数字频率合成和锁相频率合成结合到一起，用于提高雷达频率合成器的战技指标，其特征在于：直接数字频率合成(DDS)用于合成窄带小步进信号，乒乓式锁相环用于合成宽带大步进信号，通过频率搬移的方式将宽带大步进信号与窄带小步进信号结合在一起，产生捷变频宽带步进频信号，所述步进频信号产生经过如下步骤：

1)采用直接数字频率合成(DDS)产生起始频率为f_DDS、频率步进为Δf、频率点数为K个、频率点驻留时间为Tr的中频窄带小步进信号，所述中频窄带小步进信号表示为f_DDS、f_DDS+Δf、...、f_DDS+(K-1)Δf，其带宽为(K-1)Δf；

2)通过混频的方式将直接数字频率合成(DDS)产生的中频窄带小步进信号的频率搬移到微波频段，产生起始频率为f_LO+f_DDS、频率步进为Δf、频率点数为K个、频率点驻留时间为Tr的微波窄带小步进信号，所述微波窄带小步进信号表示为f_LO+f_DDS、f_LO+f_DDS+Δf、...、f_LO+f_DDS+(K-1)Δf，其带宽为(K-1)Δf；

3)采用乒乓式锁相环产生起始频率为f_PLL、频率步进为KΔf、频率点数为L个、频率点驻留时间为KTr的射频宽带大步进信号，所述射频宽带大步进信号表示为f_PLL、f_PLL+KΔf、...、f_PLL+(L-1)KΔf，其带宽为(L-1)KΔf；

4)将步骤2)产生的微波窄带小步进信号和步骤3)产生的射频宽带大步进信号进行混频，得到起始频率为f_LO+f_DDS+f_PLL、频率步进为Δf、频率点数为K×L个、频率点驻留时间为Tr的微波宽带小步进信号，所述微波宽带小步进信号表示为f_LO+f_DDS+f_PLL、f_LO+f_DDS+f_PLL+Δf、…、f_LO+f_DDS+f_PLL+(KL-1)Δf，其带宽为(KL-1)Δf，如果令f₀＝f_LO+f_DDS+f_PLL、N＝K×L，所述微波宽带小步进信号就可以表示为f₀、f₀+Δf、…、f₀+(N-1)Δf，它是起始频率为f₀、频率步进为Δf、频率点数为N个、频率点驻留时间为Tr的步进频信号； 

5)在脉冲宽度为τ、脉冲重复间隔为Tr的调制脉冲控制下，采用高速、高隔离调制器对步骤4)产生的微波宽带小步进信号进行脉冲调制，就可以得到最终的雷达步进频信号，它是由N个子脉冲组成的脉冲串，子脉冲宽度为τ、子脉冲重复间隔为Tr、第一个子脉冲的载波频率为f₀、子脉冲载频步进为Δf。

2.根据权利要求1所述的基于直接数字频率合成(DDS)和乒乓式锁相环相结合的步进频信号产生方法，其特征在于：实现该方法的装置由直接数字频率合成(DDS)、FPGA控制电路、单刀双掷开关、两个相同锁相环路以及滤波器，倍频器、两级混频器、放大器、脉冲调制器和隔离器构成，采用两个相同的锁相环路与一个微波单刀双掷开关相结合组成乒乓式锁相环，通过FPGA控制电路的控制产生射频宽带大步进信号，FPGA控制电路还控制直接数字频率合成(DDS)产生中频窄带小步进信号，用于实现乒乓式锁相环大步进频率之间的小步进，在直接数字频率合成(DDS)输出端采用滤波器对直接数字频率合成(DDS)输出信号的带外杂散进行滤除，用以保证输出信号的频谱纯度；倍频器将输入信号f_REF直接倍频到微波频段作为第一级混频器的本振信号输出；第一级混频器将直接数字频率合成(DDS)产生的窄带小步进信号先通过一级混频将其频率搬移到微波频段，产生微波频段窄带小步进信号，经滤波器滤除混频产生的交互调分量，再由放大器调整信号幅度；第二级混频器将产生的微波频段窄带小步进信号和乒乓式锁相环产生的射频宽带大步进信号进行混频，产生微波频段宽带小步进信号，并采用滤波器对混频产生的交互调分量进行滤除，经放大器调整信号幅度；脉冲调制器在脉冲宽度为τ、脉冲重复间隔为Tr的调制脉冲控制下对产生的步进频信号进行脉冲调制，得到最终的雷达步进频信号；隔离器用于改善前后级电路之间的驻波，提高电路的匹配。 

Images