发明内容
为了解决上述技术问题,本发明实施例提供了一种视频处理芯片测试方法,包括软件功能仿真及硬件性能测试。
所述软件功能仿真包括:软件功能仿真及硬件性能测试,所述软件功能仿真包括:读取激励源文件进行格式转换,控制被测芯片转换后的激励信号同时利用EDA仿真工具对被测芯片进行仿真,输出显示被测芯片处理后的数据同时EDA仿真工具输出波形文件。
所述硬件性能测试包括:将激励源信号转换成待处理视频格式,读取转换后所述视频格式进行处理,输出处理后所述视频信号并对所述待测芯片的外围应用电路的物理电气特性进行测试。
其中,所述激励源文件格式转换为ASCII格式,所述被测芯片处理后数据为RGB格式。
相应地,本发明实施例还提供了一种视频处理芯片测试系统,包括:软件仿真系统及硬件测试平台。
所述软件仿真系统包括激励源输入转换模块、控制测试模块及输出显示模块,所述激励源输入转换模块将输入信号进行格式转换,所述控制测试模块包括Testbench及被测视频处理芯片,所述Testbench读取转换后的输入信号,将所述输入信号输出至所述被测视频处理芯片,同时控制所述被测视频处理芯片进行视频信号处理,所述视频处理芯片将处理后的所述视频信号通过所述Testbench输出至所述输出显示模块。
所述硬件测试平台包括激励源发生器、激励源传输转换板、调试板和液晶显示版,所述激励源传输转换板读取所述激励源发生器产生的激励源信号进行转换,所述调试板读取转换后的所述激励源信号进行处理并输出至所述液晶显示板。
其中,所述激励源输入转换模块集成有多种制式的视频和图像的解码库,通过C++软件描述语言对多种制式的激励源进行解码并生成标准的数字视频信号。
所述控制测试模块由硬件描述语言Verilog编写。
所述激励源输入转换模块协同EDA仿真工具对所述被测视频处理芯片进行仿真。
所述输出显示模块通过C++软件描述语言将处理后的所述视频信号转换成图像文件输出显示。
所述激励源传输转换板由USB接口、现场可编程门阵列FPGA和总线拓展器GPIO构成,所述USB接口将所述FPGA与所述激励源发生器相连接,所述GPIO口将所述FPGA处理后的信号输出至所述调试板。
所述调试板由场可编程门阵列Cyclone II的FPGA构成。
所述调试板接有DDR存储芯片和Flash存储芯片。
实施本发明实施例,具有如下有益效果:
本发明提供了一种全面系统的视频处理芯片测试方法,采用软件仿真结合硬件测试的方式从芯片设计的功能到芯片应用电路的物理特性都得到更为全面的验证,极大降低芯片设计和制造厂商的风险,同时有利于芯片应用厂商前期对该芯片的应用推广,软件仿真方法应用C++与Verilog软硬件描述语言相结合并协同EDA仿真工具形成一个完成的系统,比对输出的波形文件进行精确验证,使视频芯片的功能仿真更加简洁精确并且方便调试,硬件测试平台支持多种视频信号格式的检验提高了测试效率降低了测试成本,集成了DDR存储芯片和Flash存储芯片,满足了视频处理过程中的视频缓冲和嵌入式应用开发,同时还有多种视频模式接口,为后续的研究提供了硬件的支持。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明作进一步地详细描述。
图1是本发明中视频处理芯片测试方法的流程示意图,包括:
100、软件功能仿真。
所述软件功能仿真采用了软件描述语言与硬件描述语言相结合。
较佳的,所述软件描述语言采用C++语言,所述硬件描述语言采用Verilog语言。
在所述软件功能仿真中,若所述视频处理芯片的仿真结果满足设计要求,则进行下一步的硬件性能测试;反之,则返回所述芯片的前端设计。
101、硬件性能测试。
所述硬件性能测试对所述被测芯片对多种视频制式处理性能的测试。
较佳地,本发明中视频处理芯片测试系统中的硬件测试平台接有DDR存储芯片与Flash存储芯片,用于所述硬件测试平台在视频处理过程中的视频缓冲和嵌入式应用开发。
较佳地,本发明中视频处理芯片测试系统中的硬件测试平台集成了HDMI高清视频接口及TUNER接口,满足了当前芯片的测试需求的同时可以为后续的研究提供支持。
在所述的硬件性能测试中,若所述视频处理芯片的测试结果满足设计要求,则可进行流片生产;反之,则返回芯片的前端设计。
图2是本发明中软件功能仿真的流程示意图,包括:
200、读取激励源文件进行格式转换。
所述激励源文件包括多种视频制式存储在计算机中,所述激励源文件以二进制格式存储。
需要说明的是,在本实施例中采用计算机作为激励源文件的存储介质,其它具有相同功能的存储设备如移动硬盘、U盘或光盘等均可作为本发明中激励源文件的存储介质。
较佳地,所述激励源文件转换后为ASCII格式。
需要说明的是,所述ASCII格式为本实施例中采用的优选方式,其它能充当图像源数据和待测芯片之间连接的接口文件或模块都可采用。
所述格式转换通过软件描述语言C++实现。
需要说明的是,C++语言是本实施例优选方案,所述软件描述语言也可以是其它能实现同样格式转换功能的软件语言,如C#等。
201、被测芯片处理转换后的激励信号同时利用EDA仿真工具对被测芯片进行仿真。
所述EDA仿真工具可为modelsim仿真软件。
202、输出显示被测芯片处理后的数据同时EDA仿真工具输出波形文件。
所述被测芯片处理后的数据以RGB的形式输出。
需要说明的是,所述被测视频处理芯片处理后的数据可为多种制式的格式,RGB格式的数据为本发明的优选方案。
所述输出数据通过C++语言转换成图像文件输出显示。
所述输出数据经由EDA工具仿真输出仿真波形文件,以供与图像文件进行对比测试。
图3是是本发明中硬件性能测试的流程示意图,包括:
300、将激励源信号转换成待处理视频格式。
所述激励源信号包括多种制式的视频或图像激励源,如PLA电视信号、压缩的数字视频信号、静态图像信号等。
所述待处理视频格式与被测视频处理芯片的数字视频输入接口相适应。
较佳的,所述视频激励信号格式为TIU656/ITU709格式
301、读取转换后所述视频格式进行处理,包括:
输入待处理视频供被测视频处理芯片进行处理;
所述被测视频处理芯片返回视频处理后的数据。
需要说明的是,所述被测视频处理芯片处理后的数据可为多种制式的格式,RGB格式的数据为本发明的优选方案。
302、输出处理后所述视频信号。
所述RGB数据转换成图像文件并输出显示。
303、对所述被测芯片的外围应用电路的物理电气特性进行测试。
所述外围应用电路的物理电气特性的测试包括数字视频信号时序测试、lvds电平测试、高速传输信号电磁干扰测试。
图4是本发明中视频处理芯片测试系统的软件仿真系统结构示意图,包括:
激励源输入转换模块1,所述激励源输入转换模块1集成了多种制式视频和图像的解码库11,所述解码库11可以对多种制式的激励源进行解码。
所述激励源输入转换模块读取激励源文件进行解码,将所述激励源文件转换为可充当图像源数据和待测芯片之间连接的接口文件。
较佳的,所述可充当图像源数据和待测芯片之间连接的接口文件为以ASCII格式保存的文件。
所述激励源文件为多种制式的文件以二进制形式存储在计算机存储器中。
需要说明的是,所述激励源文件还可存储在移动硬盘、U盘或光盘等其它具有相同功能的存储介质中。
控制测试模块2,所述控制测试模块2由硬件描述语言Verilog编写。
所述控制测试模块2读取所述转换为ASCII格式的激励源文件到被测视频处理芯片3中,同时生成相关的同步时钟控制信号,控制被测视频处理芯片进行视频信号处理。
所述控制测试模块2还与EDA仿真工具协同对被测视频处理芯片进行仿真。
较佳地,所述EDA仿真工具为Modelsim仿真软件。
被测视频处理芯片3,所述被测视频处理芯片3接收由所述控制测试模块2读取的激励源文件进行处理并将处理数据通过所述控制测试模块2输出。
需要说明的是,所述被测视频处理芯片3处理后的数据可为多种制式的格式,RGB格式的数据为本发明的优选方案。
输出显示模块4,所述输出显示模块4接收来自所述控制测试模块2的RGB数据进行输出显示。
需要说明的是,所述输出显示模块4通过C++软件描述语言将所述RGB数据转换成图像文件进行输出显示。
还需要说明的是,在所述输出显示模块4输出显示图像文件的同时所述Modelsim仿真软件输出显示仿真波形文件。
图5是本发明中软件仿真系统的控制测试模块的结构示意图,包括:
TestBench 21,所述TestBench 21由硬件描述语言Verilog编写。
被测视频处理芯片22,所述TestBench 21通过配置所述被测视频处理芯片22的寄存器,使所述被测视频处理芯片进行有效的视频处理。
所述TestBench 21读取格式转换后的视频激励信号,同时生成相应时钟信号和同步信号输出至所述被测视频处理芯片22。
所述被测视频处理芯片22经由所述TestBench 21的所述视频激励信号,生成RGB格式信号与相应的时钟信号和同步信号,并将所述RGB格式信号与所述时钟信号和同步信号传输至所述TestBench 21。
需要说明的是,所述格式转换后的视频激励信号格式与被测视频处理芯片的数字视频输入接口相适应。
较佳的,所述视频激励信号格式为TIU656/ITU709格式。
所述TestBench 21接收来自所述被测视频处理芯片的信号后将所述RGB信号输出至所述输出显示模块。
图6是本发明中视频处理芯片测试系统的硬件测试平台结构示意图,包括:
激励源发生器5,所述激励源发生器5用于产生不同制式的激励源信号。
所述激励源信号包括S-Video、YpbPr等格式。
需要说明的是,为了满足多媒体视频制式的多样化趋势,所述硬件测试平台集成了HDMI高清视频接口以及TUNER接口,所述接口不仅满足所述被测视频的测试需求,同时为后续的芯片研究提供了硬件支持。
还需要说明的是,所述激励源发生器5可以由一般的计算机充当。
激励源传输转换板6,所述激励源传输转换板6通过USB接口芯片接收所述激励源发生器5的各种视频、图像激励信号,并对所述激励源信号进行控制处理生成一定制式的标准信号。
所述激励源传输转换板6生成的信号为ITU656/ITU709格式的信号。
调试板7,所述调试板7包括Cyclone II的FPGA 74、Flash存储芯片71、LVDS电平转换模块72、DDR存储芯片73。
所述调试板7的核心处理部件是现场可编程门阵列Cyclone II的FPGA 74,将用硬件描述语言设计的视频处理芯片IP核下载到所述FPGA 74中,所述FPGA 74接收所述激励源传输转换板6生成的视频信号进行处理。
所述调试板7还包括Flash存储芯片71和DDR存储芯片73,用于所述硬件测试平台在视频处理过程中的视频缓冲和嵌入式应用开发。
需要说明的是,所述FPGA 74处理输出的视频信号电平是TTL电平,所述LVDS电平转换模块72将所述TTL电平转换成LVDS电平并输出到显示屏8上。
显示屏8与LVDS电平转换模块72相连,用于输出显示处理后的视频信号进行观测验证。
图7是本发明中硬件测试平台的激励源传输转换板结构示意图,包括:
USB接口芯片61,所述USB接口芯片61将激励源转换板6与激励源发生器5相连,接收激励源发生器5所产生的视频、图像信号。
现场可编程门阵列62,用于接收各种制式的激励源信号进行控制处理并生成ITU656/ITU709格式的信号。
GPIO接口63,用于将所述ITU656/ITU709格式的信号输出到调试板7进行处理测试。
图8是EDA仿真工具对激励源文件进行仿真后的仿真文件。
其中结合RGB波形数据与显示屏图像的直观观测使测试结果更精确。
以上所揭露的仅为本发明一种较佳实施例而已,当然不能以此来限定本发明之权利范围,因此依本发明权利要求所作的等同变化,仍属本发明所涵盖的范围。