CN102163250A - 基于冗余余数系统的抗辐照加固方法及装置 - Google Patents
基于冗余余数系统的抗辐照加固方法及装置 Download PDFInfo
- Publication number
- CN102163250A CN102163250A CN 201110119806 CN201110119806A CN102163250A CN 102163250 A CN102163250 A CN 102163250A CN 201110119806 CN201110119806 CN 201110119806 CN 201110119806 A CN201110119806 A CN 201110119806A CN 102163250 A CN102163250 A CN 102163250A
- Authority
- CN
- China
- Prior art keywords
- redundant
- residue number
- number system
- irradiation
- remainder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Logic Circuits (AREA)
- Hardware Redundancy (AREA)
Abstract
本发明涉及一种基于冗余余数系统(RRNS)的抗辐照加固方法,其特征在于所述方法基于冗余余数系统的加固架构,其冗余余数可以参与运算。该方法主要包括二进制操作数到冗余余数系统的操作数的转化步骤、运算步骤以及纠错步骤。本发明所述的新的基于RRNS的设计架构的数据路径,和原来的系统相比,既保证了系统的抗辐照性能,又可以降低系统的开销。
Description
技术领域
本发明属于微电子的集成电路设计领域,如航空电子的中的抗辐照加固技术,特别涉及航空专用集成电路设计方法。
背景技术
在以前的工艺中,由于集成电路的节点电容较大,工作电压较高、工作频率较低,单粒子瞬时脉冲效应(Single Event Transients,SETs)导致单粒子翻转效应(Single Event Upsets,SEUs)的比例较小,基本不考虑,主要考虑时序逻辑器件自身产生的SEUs效应。但是随着工艺的进步,集成度提高,工作电压降低、节点电容减小和工作频率的提高,使得SETs导致SEUs的比例增加,不再可以忽略。国内外的众多学者对于工艺的等比例缩小对于CMOS电路的软错误影响进行了研究。文献“W.Wang.High performance radiation hardened register cell design on a standard CMOS process,Proc.IEEE Conf.Electron Devices and Solid-State Circuits,2003,513 515”和“T.Monier et al.Flipflop hardening for space applications.Proc.Int.Workshop Memory Technol.,Des.and Test.,1998,104 107”提出的辐照加固的锁存器和寄存器可以在某些程度上降低芯片发生软错误的概率。但是,这些锁存器/寄存器的抗辐照能力随着工艺进步和SETs的脉冲宽度增加而降低。寄存器的三模冗余(Register Triple Modular Redundency,RTMR)是一种高层次的加固寄存器的方法,但是它需要耗费很大的面积和延迟开销。在未来的工艺中,必须考虑组合逻辑引起的SETs的影响。据预测在45nm以下的工艺中,SETs引起的软错误将占据主要的比例。文献“A.Balasubramanian,B.L.Bhuva,J.D.Black,and et.al.RHBD Techniques for Mitigating Effects of Single-Event Hits Using Guard-Gates,IEEE Trans.Nucl.Sci.,2005,52(6):2531-2535”提出的SETs滤波技术,是消除SETs的一种非常有效的方法。虽然如此但是由于工艺的进步,SETs脉冲宽度的增加和系统时钟频率的增加,使得滤波技术的抗SETs的性能严重下降。因此,开发有效的抗单粒子翻转和单粒子瞬时脉冲效应的设计方法成为深亚微米集成电路的数据路径保护需要解决的一个重点问题。
发明内容
本发明的目的是提供一种新的抗辐照加固方法及装置,采用本发明的加固方法及装置,可以更有效地提高系统地抗辐照能力。
本专利根据冗余余数系统(Redundant Residue Number Systems,RRNS)的特点提出了基于冗余余数系统的设计加固架构以对抗单粒子翻转效应和单粒子瞬时脉冲效应。本专利主要创新在于:提出的基于冗余余数系统的加固策略不同于前向差错控制编码技术(Forward Error Control,FEC),例如汉明码或者Reed-Solomon编码,基于冗余余数系统的冗余余数可以像普通操作数一样参与运算,但是经过汉明码或者Reed-Solomon码编码后的数据无法参与信号处理的数值运算。
基于本发明的一种抗辐照加固方法,其特征在于,所述方法基于冗余余数系统的加固架构,其冗余余数可以参与运算。
基于本发明的一种抗辐照加固方法,其包括:二进制操作数到冗余余数系统的操作数的转化步骤;运算步骤;以及纠错步骤。
基于本发明的一种抗辐照加固方法,其还包括所述操作数转化步骤将二进制操作数转化为冗余余数系统表示。
基于本发明的一种抗辐照加固方法,其还包括操作数的所述冗余余数系统表示包括信息余数和冗余余数。
基于本发明的一种抗辐照加固方法,其还包括所述运算步骤将经过了所述二进制操作数到冗余余数系统的操作数的转化的运算数进行运算,由于辐照环境的存在,当有软错误发生时,得到存在错误的运算结果;当无软错误发生时,得到正确的运算结果。
基于本发明的一种抗辐照加固方法,其还包括所述纠错步骤将所述存在错误的运算结果进行纠错。
基于本发明的一种抗辐照加固方法,其还包括所述纠错步骤通过所述存在错误的运算结果以及表征存在错误的运算结果的余数之间的冗余关系进行纠错。
基于本发明的一种抗辐照加固方法,其还包括纠错后的结果通过冗余余数系统的操作数到二进制操作数的转化为二进制的表示。
基于本发明的一种基于冗余余数系统的加固装置,该装置包括二进制操作数到冗余余数的操作数的转化模块、运算模块以及纠错模块。
基于本发明的一种基于冗余余数系统的加固装置,所述纠错模块通过存在错误的运算结果以及表征存在错误的运算结果的余数之间的冗余关系进行纠错。
本发明提出了基于冗余余数系统的抗辐照加固方法。该方法主要用来加固系统中的数据路径,在系统的数据路径设计中,把数据路径的操作数输入到本发明的加固架构中,采用冗余余数系统的运算代替原来的二进制运算,当有软错误发生在运算模块时,可以通过纠错模块把运算模块的结果转化为正确的运算结果,从而达到抗辐照的能力。该方法简单高效,可以很容易的嵌入到系统的硬件设计中。本发明所述的新的基于RRNS的设计架构的数据路径,和原来的系统相比,既保证了系统的抗辐照性能,又可以降低系统的开销。
附图说明
图1、基于RRNS的加固架构的加固流程示意图。
图2、基于余数基选择的RRNS纠错算法的处理过程。
图3、108阶FIR滤波器示意图。
具体实施方式
下面结合具体实施方式对本发明的上述发明内容作进一步的详细描述。
但不应将此理解为本发明上述主题的范围仅限于下述实施例。在不脱离本发明上述技术思想情况下,根据本领域普通技术知识和惯用手段,做出各种替换和变更,均应包括在本发明的范围内。
见图1、图2、图3所示,一种基于冗余余数系统的抗辐照加固方法,所述方法基于冗余余数系统的加固架构(一种基于冗余余数系统的抗辐照加固装置),其冗余余数可以参与运算。
一种基于冗余余数系统的抗辐照加固方法,其包括:
二进制操作数到冗余余数系统的操作数的转化步骤;
运算步骤;以及,
纠错步骤。
一种基于冗余余数系统的抗辐照加固方法,所述操作数转化步骤将二进制操作数转化为冗余余数系统表示。
一种基于冗余余数系统的抗辐照加固方法,所述操作数的所述冗余余数系统表示包括信息余数和冗余余数。
一种基于冗余余数系统的抗辐照加固方法,所述运算步骤将经过了所述二进制操作数到冗余余数系统的操作数的转化的运算数进行运算,由于辐照环境的存在,当有软错误发生时,得到存在错误的运算结果;当无软错误发生时,得到正确的运算结果。
一种基于冗余余数系统的抗辐照加固方法,所述纠错步骤通过所述存在错误的运算结果进行纠错。
一种基于冗余余数系统的抗辐照加固方法,所述纠错步骤通过所述存在错误的运算结果以及表征存在错误的运算结果的余数之间的冗余关系进行纠错。
一种基于冗余余数系统的抗辐照加固方法,所述纠错后的结果通过冗余余数系统的操作数到二进制操作数的转化为二进制的表示。
一种基于冗余余数系统的抗辐照加固装置,该装置包括二进制操作数到冗余余数系统的操作数的转化模块、运算模块以及纠错模块。
一种基于冗余余数系统的抗辐照加固装置,所述纠错模块通过存在错误的运算结果以及表征存在错误的运算结果的余数之间的冗余关系进行纠错。
基于RRNS的加固架构(加固装置)包括三个部分:二进制系统到冗余余数系统的数值转换模块(Binary to Residue,B2R)、基于冗余余数系统的运算模块(Operation Module,OM)和基于冗余余数系统的纠错模块(Correction Module,CM)。
二进制系统到冗余余数系统的数值转换模块(B2R)
二进制系统到冗余余数系统的数值转换模块模块主要实现二进制操作数到冗余余数系统的操作数的转化。冗余余数系统的操作数由一组两两互质余数基{m1,m2,…,mk,mk+1,…,mk+r}的余数来描述,其中k和r为正整数,前k个数构成了一组非冗余的余数基,对应着一个小的余数系统,它们的乘积为MK,为冗余余数系统的合理动态范围,剩下的r(r称为冗余度)个数构成了一组冗余的余数基,它们被用来实现检错和纠错的功能。二进制的表示的操作数X在二进制系统到冗余余数系统的数值转换模块中转化为冗余余数系统的表示其中是信息余数,冗余余数,为X对于余数基mi的余数。其他运算数和操作数X一样通过二进制系统到冗余余数系统的数值转换模块转化为冗余余数系统的表示。其转化的过程就是对操作数分别对余数基{m1,m2,…,mk,mk+1,…,mk+r}进行求余数的运算。
基于冗余余数系统的运算模块(OM)
经过B2R的运算数输入到基于冗余余数系统的运算模块中,进行余数运算,由于辐照环境的存在,经过一系列余数运算后,当有错误发生时,运算的结果为Y′,Y′为存在错误的运算结果。Y′在OM模块的冗余余数系统的表示为其中是信息余数,冗余余数。其运算模块不具体于任何的运算,而是根据系统需要的各种运算。
基于冗余余数系统的纠错模块(CM)
基于冗余余数系统的纠错模块中通过Y′以及所表征Y′的余数之间的冗余关系进行纠错得到正确的Y,
(1)在RRNS的余数基中,选择最优纠错余数基由接收到的码字,结合基扩展的方法,求出校正子Δ1和Δ2。
(2)确定校正子为零的个数:i)若Δ1=Δ2=0,则无错,终止。ii)若只有一个为零,则在校验余数上发生一个差错,将其纠正。iii)若两个都非零,则转(3)。
(3)对所有非纠错余数基逐一做单个差错的一致性检验。验证一致性方程组的解是否为一致解。若是,则转(4);否则,转(5)。
(4)只有在第1个位置有一个差错,将其纠正,终止。
(5)检测到不只一个差错,终止。
上述过程可以通过图2更为直观地理解。
本发明通过冗余余数系统运算代替二进制运算,通过B2R模块把二进制表示的数值转化到冗余余数系统中,其二进制的运算同样转化为OM模块中的基于冗余余数系统的运算。在运算过程中,由于辐照环境的存在,当有软错误发生在OM模块时,可以通过CM模块和OM模块运算的结果得到正确的运算结果,从而达到抗辐照的作用。
在基于RRNS的加固架构中,为了进一步提高系统的抗辐照能力,需要对CM模块进行重点保护。为了获得更好的对抗软错误的能力,基于RRNS技术,还可以使用组合加固方案RRNS+Guard gate(SETs滤波)-RTMR(G-RTMR),RRNS+Pipeline-Level Triple Modular Redundency(PTMR)和RRNS+Module-Level Triple Modular Redundency(MTMR)等。其中G-RTMR、PTMR和MTMR技术用来加固CM模块。
需要说明的是,本发明公布的内容是一种系统级的加固方法,不限于硬件和所采用的工艺条件。
实施例
下面以图3所示的FIR滤波器的设计来具体说明整个发明专利的实施过程如下:
图3为108阶FIR滤波器,其中c0-c107为FIR滤波器的系数,x(n)为输入的16位数据,y(n)为输出结果。
FIR滤波器的系数和数据宽度为16bits,则根据数据宽度要求,选择余数基组,在本实施例中,选择RRNS的余数基为m1=15,m2=16,m3=17,m4=19,m5=23,m6=29,其中m5=23和m6=29为冗余余数基。
其中在B2R模块中完成x(n)对于所选的RRNS的余数基进行求余的运算,即其具体过程为:<x(n)>15,<x(n)>16,<x(n)>17,<x(n)>19,<x(n)>23和<x(n)>29。其中求余运算为该领域的公知技术,不在此进行具体说明。
其中在OM模块中进行与系数的相乘运算,以及累加。在B2R中的运算结果{<x(n)>15,<x(n)>16,<x(n)>17,<x(n)>19,<x(n)>23,<x(n)>29}输入到OM模块中,与RRNS表示的系数{<ci>15,<ci>16,<ci>17,<ci>19,<ci>23,<ci>29}(0≤i≤107)进行相乘并累加,在运算的过程中,对于同一个余数基的余数进行相乘和累加。由于辐照环境的存在,运算结果余数向量中当存在错误时,其运算结果为{<y(n)′>15,<y(n)′>16,<y(n)>17,<y(n)′>19,<y(n)′>23,<y(n)′>29},当不存在错误时,其运算结果应为{<y(n)>15,<y(n)>16,<y(n)>17,<y(n)>19,<y(n)>23,<y(n)>29}
其中在CM模块中进行余数向量的纠错工作。当有错误发生时OM输入的带有错误的运算结果{<y(n)′>15,<y(n)′>16,<y(n)′>17,<y(n)′>19,<y(n)′>23,<y(n)′>29},在纠错模块中完成纠错,纠错过程如图2所示,即可以得到正确的运算结果y(n)。因此当有软错误发生在OM模块时,通过CM模块可以得到正确的运算结果,从而达到抗辐照的作用。
计算机仿真和分析表明,采用本发明所述的新的基于RRNS的加固架构的数据路径,和原来的系统相比,既保证了系统的抗辐照性能,又可以降低系统的开销。
Claims (10)
1.一种基于冗余余数系统的抗辐照加固方法,其特征在于,所述方法基于冗余余数系统的加固架构,其冗余余数可以参与运算。
2.一种基于冗余余数系统的抗辐照加固方法,其特征在于,其包括:
二进制操作数到冗余余数系统的操作数的转化步骤;
运算步骤;以及,
纠错步骤。
3.如权利要求2所述的抗辐照加固方法,其特征在于,所述操作数转化步骤将二进制操作数转化为冗余余数系统表示。
4.如权利要求3所述的抗辐照加固方法,其特征在于,操作数的所述冗余余数系统表示包括信息余数和冗余余数。
5.如权利要求2所述的抗辐照加固方法,其特征在于,所述运算步骤将经过了所述二进制操作数到冗余余数系统的操作数的转化的运算数进行运算,由于辐照环境的存在,当有软错误发生时,得到存在错误的运算结果;当无软错误发生时,得到正确的运算结果。
6.如权利要求5所述的抗辐照加固方法,其特征在于,所述纠错步骤将所述存在错误的运算结果进行纠错。
7.如权利要求6所述的抗辐照加固方法,其特征在于,所述纠错步骤通过所述存在错误的运算结果以及表征存在错误的运算结果的余数之间的冗余关系进行纠错。
8.如权利要求7所述的抗辐照加固方法,其特征在于,纠错后的结果通过冗余余数系统的操作数到二进制操作数的转化为二进制的表示。
9.一种基于冗余余数系统的抗辐照加固装置,其特征在于该装置包括二进制操作数到冗余余数系统的操作数的转化模块、运算模块以及纠错模块。
10.如权利要求9所述的抗辐照加固装置,其特征在于,纠错模块通过存在错误的运算结果以及表征存在错误的运算结果的余数之间的冗余关系进行纠错。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011101198069A CN102163250B (zh) | 2011-05-10 | 2011-05-10 | 基于冗余余数系统的抗辐照加固方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011101198069A CN102163250B (zh) | 2011-05-10 | 2011-05-10 | 基于冗余余数系统的抗辐照加固方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102163250A true CN102163250A (zh) | 2011-08-24 |
CN102163250B CN102163250B (zh) | 2012-07-18 |
Family
ID=44464475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011101198069A Expired - Fee Related CN102163250B (zh) | 2011-05-10 | 2011-05-10 | 基于冗余余数系统的抗辐照加固方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102163250B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103793583A (zh) * | 2014-03-05 | 2014-05-14 | 中国电子科技集团公司第五十八研究所 | 设备抗辐照加固再设计方法 |
CN112084071A (zh) * | 2020-09-14 | 2020-12-15 | 海光信息技术有限公司 | 一种计算单元运算加固方法、并行处理器及电子设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1035372A (zh) * | 1987-10-12 | 1989-09-06 | 索尼公司 | 在剩余数系统中用于编码和译码数据的方法和装置 |
US4996527A (en) * | 1989-09-29 | 1991-02-26 | The Boeing Company | Pipelined residue to mixed base converter and base extension processor |
CN101552034A (zh) * | 2009-02-27 | 2009-10-07 | 北京时代民芯科技有限公司 | 抗辐射加固fpga芯片中抗单粒子翻转的存储单元电路 |
-
2011
- 2011-05-10 CN CN2011101198069A patent/CN102163250B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1035372A (zh) * | 1987-10-12 | 1989-09-06 | 索尼公司 | 在剩余数系统中用于编码和译码数据的方法和装置 |
US4996527A (en) * | 1989-09-29 | 1991-02-26 | The Boeing Company | Pipelined residue to mixed base converter and base extension processor |
CN101552034A (zh) * | 2009-02-27 | 2009-10-07 | 北京时代民芯科技有限公司 | 抗辐射加固fpga芯片中抗单粒子翻转的存储单元电路 |
Non-Patent Citations (2)
Title |
---|
《电子科技大学电子科学技术研究院第四届学术会议论文集》 20081231 陈洁男,胡剑浩 基于FPGA冗余余数编译器的设计与实现 1-10 , * |
《电子科技大学电子科学技术研究院第四届学术会议论文集》 20081231 陈洁男,胡剑浩 基于FPGA冗余余数编译器的设计与实现 1-10 , 2 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103793583A (zh) * | 2014-03-05 | 2014-05-14 | 中国电子科技集团公司第五十八研究所 | 设备抗辐照加固再设计方法 |
CN103793583B (zh) * | 2014-03-05 | 2017-02-08 | 中国电子科技集团公司第五十八研究所 | 设备抗辐照加固再设计方法 |
CN112084071A (zh) * | 2020-09-14 | 2020-12-15 | 海光信息技术有限公司 | 一种计算单元运算加固方法、并行处理器及电子设备 |
CN112084071B (zh) * | 2020-09-14 | 2023-09-19 | 海光信息技术股份有限公司 | 一种计算单元运算加固方法、并行处理器及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN102163250B (zh) | 2012-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Fujiwara | Code design for dependable systems: theory and practical applications | |
Pagliarini et al. | Selective hardening methodology for combinational logic | |
Neuberger et al. | An automatic technique for optimizing Reed-Solomon codes to improve fault tolerance in memories | |
Augustin et al. | Reducing the area overhead of TMR-systems by protecting specific signals | |
JP2008522525A (ja) | 論理回路を有する電子装置及び論理回路を設計する方法。 | |
Augustin et al. | Implementation of selective fault tolerance with conventional synthesis tools | |
Safarulla et al. | Design of soft error tolerance technique for FPGA based soft core processors | |
CN102163250B (zh) | 基于冗余余数系统的抗辐照加固方法及装置 | |
Piestrak et al. | Designing efficient codecs for bus-invert berger code for fully asymmetric communication | |
Rajaei et al. | Low cost circuit-level soft error mitigation techniques for combinational logic | |
US20230384374A1 (en) | Method and circuit for performing error detection on a clock gated register signal | |
Forsati et al. | A fault tolerant method for residue arithmetic circuits | |
CN116893927A (zh) | 用于对时钟选通寄存器信号执行错误检测的方法和电路 | |
Sooraj et al. | Fault tolerant FSM on FPGA using SEC-DED code algorithm | |
Khorasani et al. | Analyzing area penalty of 32-Bit fault tolerant ALU using BCH code | |
Sooraj et al. | Hamming 3 algorithm for improving the reliability of SRAM based FPGAs | |
Mahadevaswamy et al. | Implementation of fault tolerant method using BCH code on FPGA | |
Naeimi et al. | Fault-tolerant sub-lithographic design with rollback recovery | |
Singh et al. | Single event upset detection and correction | |
Torvi et al. | Framework for selective flip-flop replacement for soft error mitigation | |
Liu et al. | Fault secure encoder and decoder designs for matrix codes | |
US20240028457A1 (en) | Method and device for detecting errors in routes and calculations within an fpga | |
CN117811592A (zh) | 针对触发器的单粒子翻转纠错方法、装置和设备 | |
Reyes et al. | A new protection technique for finite impulse response (FIR) filters in the presence of soft errors | |
CN107908867A (zh) | 一种三模冗余电路的版图设计方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120718 Termination date: 20180510 |
|
CF01 | Termination of patent right due to non-payment of annual fee |