JP2008522525A - 論理回路を有する電子装置及び論理回路を設計する方法。 - Google Patents
論理回路を有する電子装置及び論理回路を設計する方法。 Download PDFInfo
- Publication number
- JP2008522525A JP2008522525A JP2007543955A JP2007543955A JP2008522525A JP 2008522525 A JP2008522525 A JP 2008522525A JP 2007543955 A JP2007543955 A JP 2007543955A JP 2007543955 A JP2007543955 A JP 2007543955A JP 2008522525 A JP2008522525 A JP 2008522525A
- Authority
- JP
- Japan
- Prior art keywords
- electronic
- transistors
- logic circuit
- logic
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 7
- 230000035945 sensitivity Effects 0.000 claims abstract description 21
- 238000013461 design Methods 0.000 claims description 13
- 230000001934 delay Effects 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000001514 detection method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000002245 particle Substances 0.000 description 9
- 230000002829 reductive effect Effects 0.000 description 8
- 238000013459 approach Methods 0.000 description 7
- 238000012937 correction Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 230000005855 radiation Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 239000013598 vector Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000010076 replication Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/0033—Radiation hardening
- H03K19/00338—In field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00392—Modifications for increasing the reliability for protection by circuit redundancy
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
論理回路LCを備える電子装置が提供される。論理回路LCは、少なくとも一の電子ユニットEU、特に一の論理ゲートを有する。電子ユニットEUは、論理演算を実行する第1電子的構成要素EC1;及び、論理回路LCのソフトエラー感度を改善するための少なくとも一の第2電子的構成要素EC2を有する。第1及び第2電子的構成要素EC1,EC2は実質的に同一の論理機能を備えて実装される。第2電子的構成要素EC2は重複である。加えて、第1及び第2電子的構成要素EC1,EC2の入力はそれぞれ結合され、第1及び第2電子的構成要素EC1,EC2の出力はそれぞれ結合される。
Description
本発明は、論理回路を有する電子装置及び論理回路を設計する方法に関する。
ソフトエラーから集積回路(IC)を保護することは、最先端のサブミクロン集積回路技術の信頼性においてますます重要な問題となってきている。中性子又はα粒子が半導体装置に衝突すると、電子−正孔対の形で電荷が発生する。蓄積した電荷の一部は、衝突場所近傍のpn接合により収集され、過渡的な電流パルスとなる。衝突の接合がオフ状態のドランジスタのドレインである場合、電流パルスはこのドレイン接合に接続された回路ノードの電圧レベルを乱す。回路がSRAMセル、ラッチ又はフリップフロップのようなメモリセルである場合には、当該電圧レベルの乱れは回路の状態の変更(ビット反転)につながる。中性子やα粒子の衝突により生じるそのようなビット反転は、single−event upset(SEU)又はソフトエラーと呼ばれる。セル中に記憶されていた元のデータは失われるが、装置が恒久的に損傷してしまう訳ではない。ソフトエラーは当該エラーが発生したシステムの状態を変更してしまうので、集積回路をソフトエラーから保護することは重要である。
加えて、組み合わせ論理回路はますます全体的なソフトエラー率に寄与する。衝突の回路ノードが論理ゲート中にある場合、乱されたノード電圧は、組み合わせ論理回路中を伝搬する電圧(又は電流)パルスとなりうる。そのようなパルスは、single−event transient(SET)と呼ばれる。最終的にSETはシステムのメモリセル中に誤ったデータビットが記憶される結果をもたらす可能性がある。そのような破壊されたデータビットも同様にソフトエラーと呼ばれる。
ソフトエラー率を改善するためのひとつのアプローチとして、放射線対策を施したSRAMセルやフリップフロップといった、いわゆる耐放射線性改善(radiation−hardened)(メモリ)セルの使用がある。耐放射線性の改善は、集積回路の処理に特別なオプションを適用することで行うことができるが、これらは高価であり、また常に利用できるわけではない。代わりに、例えば余分な抵抗又は容量素子を追加することにより、メモリ素子の回路設計を変更することができる。しかしながらこの変更は、面積、タイミング及び/又は電力消費のオーバーヘッドを招く。
非特許文献1には、論理回路におけるソフトエラー障害の影響を低減するアプローチが述べられている。同文献中では、回路中においてソフトエラーの影響を最も受けやすいノードのみが対象となっている。エラーの発生を検出するために、回路の出力が同時誤り検出(concurrent error detection:CED)により観測される。エラーが検出されると、システムは障害を修復することができる。しかしながら、CEDは電力消費、面積及びタイミングについて非常に大きなオーバーヘッドを招く。当該アプローチは、ソフトエラー障害の発生に対して最も感度が高いノードを論理回路中で選択する。SETがラッチされる確率は、実装されている論理機能及び入力データの分布に依存する。さらに、ノードの感度は当該ノードの電気容量及び当該ノードを駆動するゲートの大きさに影響を受ける。そのうえ、回路ノードとメモリセルとの間の論理深度もまた、ノード電圧の乱れがメモリ素子中のソフトエラーをもたらす確率の指標となる。
"Cost-Effective Approach for Reducing Soft Error Failure Rate in Logic Circuits", Mohanram and Touba, ITC 2003, pp 893-901, September 30-October 2, Charlotte, NC, USA
"Cost-Effective Approach for Reducing Soft Error Failure Rate in Logic Circuits", Mohanram and Touba, ITC 2003, pp 893-901, September 30-October 2, Charlotte, NC, USA
通常、同時誤り検出(CED)は、パリティ等の誤り検出符号、複製化及び比較等を用いる。エラーの発生を測定するため、出力を観測する照合器が用いられる。しばしば、論理回路の主要な入力近傍のノード群が選択され、かつ、複製化される。SETが発生し論理回路中を伝搬すると、そのようなSETは同時誤り検出(CED)により検出される。したがって、ソフトエラーに対して最も影響を受けやすいノードを選択した後、ソフトエラーの発生を検出するために、これらのノードは重複化される。
しかしながら、論理回路中のノードのいくつかを重複化することは、主流のアプリケーションの受け入れられない電力消費、面積(30−200%)及びタイミングについてのオーバーヘッドをもたらす可能性がある。加えて、同時誤り検出を可能にするために追加された余分な回路もまた、ソフトエラーに曝され、かつタイミング動作をさらに悪化させる可能性がある。
本発明の目的は、同時誤り検出(及び訂正)回路のような甚大なオーバーヘッドを生じることなく、ソフトエラーの影響を受けにくい電子装置を提供することである。
この目的は、請求項1に記載の電子回路及び請求項7に記載の論理回路の設計方法により解決される。
よって、論理回路を備える電子装置が提供される。当該論理回路は、論理演算を実行する第1電子的構成要素、及び当該論理回路のソフトエラー感度を改善する少なくとも一の第2電子的構成要素を備える少なくとも一の電子ユニット、とりわけ一の論理ゲートを有する。第1及び第2電子的構成要素は、実質的に同一の論理機能を実現する。第2電子的構成要素は重複である。加えて、第1及び第2電子的構成要素の入力はそれぞれ結合され、第1及び第2電子的構成要素の出力はそれぞれ結合される。
したがって、誤り訂正及び検出用の追加の重複電子的構成要素の出力を結合するため、又は機能部品を論理的に結合するための追加の論理ゲートは必要無い。さらに、追加の電子的構成要素を、放射線に強い電子的構成要素にする必要は無く、当該追加の電子的構成要素を標準セルライブラリから選択することができる。誤り訂正符号化のための余分な回路が必要無いので、タイミングへの影響と同様に、必要な面積オーバーヘッドが小さい。
本発明のさらなる特徴によると、第1及び第2電子的構成要素は、少なくとも部分的に、物理的に分離している。したがって、電子的構成要素の駆動強度全体を低下させることなく、第1電子的構成要素内の回路及び第2電子的構成要素内の回路ノードが同時に乱される確率が著しく低減される。
本発明のまたさらなる特徴によれば、第1及び第2電子的構成要素は、論理ゲート、トランジスタのゲート及びトランジスタの内の少なくとも一つである。したがって、電子的構成要素の複製化は、論理ゲートを基準として、及び/又はトランジスタを基準として行なうことができる。
本発明はまた、論理回路の設計方法に関する。論理演算を実行する第1電子的構成要素を各々が有する複数の電子ユニットを提供する。複数の電子ユニットの少なくとも一つの中に、論理回路のソフトエラー感度を改善する少なくとも一つの第2電子的構成要素を提供する。第2電子的構成要素は第1及び第2電子的構成要素が同一の論理機能を実質的に実現するように選択され、第2電子的構成要素は重複である。第1及び第2電子的構成要素の出力及び入力が、それぞれ相互に結合される。
本発明は、電子装置のソフトエラー感度が同一の入力及び出力を共有した、すなわち並列に配置されたゲートのような追加の(選択的には、物理的に分離した)重複電子素子を付加することで改善される、とのアイデアに基づく。これは、別々のゲートの出力が直接接続されているとして、通常は設計規則に違反する。しかしながら、これらの電子素子が論理的に等価であれば、当該電子素子の出力が出力を同一の値に駆動するので、現実の設計規則の違反は発生しない。追加の重複電子素子又は構成要素の提供は、セルの内部回路に適用することができ、又は論理回路中の論理ツリーの一部に適用することができる。同一の駆動強度が一つの(より大きな)構成要素ではなく2つの構成要素により実現される場合には、当該2つの構成要素の内の一つのみが同じときに影響を受けるので、SETが低減される。
本発明はまた、論理回路の設計方法に関する。論理演算を実行する第1電子的構成要素を各々が有する複数の電子ユニットを提供する。複数の電子ユニットの少なくとも一つの中に、論理回路のソフトエラー感度を改善する少なくとも一つの第2電子的構成要素を提供する。第2電子的構成要素は第1及び第2電子的構成要素が同一の論理機能を実質的に実現するように選択され、第2電子的構成要素は重複である。第1及び第2電子的構成要素の出力及び入力が、それぞれ相互に結合される。
本発明は、電子装置のソフトエラー感度が同一の入力及び出力を共有した、すなわち並列に配置されたゲートのような追加の(選択的には、物理的に分離した)重複電子素子を付加することで改善される、とのアイデアに基づく。これは、別々のゲートの出力が直接接続されているとして、通常は設計規則に違反する。しかしながら、これらの電子素子が論理的に等価であれば、当該電子素子の出力が出力を同一の値に駆動するので、現実の設計規則の違反は発生しない。追加の重複電子素子又は構成要素の提供は、セルの内部回路に適用することができ、又は論理回路中の論理ツリーの一部に適用することができる。同一の駆動強度が一つの(より大きな)構成要素ではなく2つの構成要素により実現される場合には、当該2つの構成要素の内の一つのみが同じときに影響を受けるので、SETが低減される。
本発明のこれらの及び他の特徴は、以下に述べられる実施の形態から明らかであり、かつ、以下に述べられる実施の形態を参照して明確にされるであろう。
図1は、集積回路の設計に一般的に適用される論理ゲートである電子ユニット、特にNANDゲートの回路図を示す。全部で4つのトランジスタT1−T4が示されている。第1及び第2P型トランジスタT1,T2は、それらのドレインを電源電圧Vddに接続し、それらのソースを出力端子OUTに接続して、並列に配置されている。第3及び第4トランジスタT3、T4は、出力端子とグランドとの間に直列に接続されている。具体的には、第3トランジスタT3(N型トランジスタ)は、そのドレインを出力端子OUTに接続され、そのソースを第4トランジスタT4(同様にN型トランジスタ)のドレインに接続されている。第1トランジスタT1と第2トランジスタT2とは、これら2つのトランジスタがソフトエラーに対する感度に関して補償効果が生じるように並列に接続されているため、SETの発生に対してそれほど重要でない。加えて、P型トランジスタは、N型トランジスタに比べて、SETに対して感度が低い。これは、N型トランジスタ中ではSETがドレイン中における電子の収集により発生し、一方、P型ドランジスタ中ではSETは正孔の収集に対応するからである。電子は正孔よりも移動度が大きいので、P型トランジスタ中に比べて、N型トランジスタ中のSETの方が概して大振幅でありかつパルス幅が大きい。
図1の回路図において、第3トランジスタT3(N型トランジスタ)のドレインが、それがN型トランジスタであるために、最も重要な部分である。さらに、第3トランジスタT3のドレインは出力に直接接続されており、このことは、T3のドレイン中で発生したSETが出力に直接影響することを意味する。
図1の回路図において、第3トランジスタT3(N型トランジスタ)のドレインが、それがN型トランジスタであるために、最も重要な部分である。さらに、第3トランジスタT3のドレインは出力に直接接続されており、このことは、T3のドレイン中で発生したSETが出力に直接影響することを意味する。
第4トランジスタT4(N型トランジスタ)は、第3トランジスタと同じ問題に実質的に曝されている。しかし、第4トランジスタT4は第3トランジスタT3と直列に結合されている。したがって、T4のドレイン中で発生したSETは、トランジスタT3が導通している場合に出力OUTに影響を及ぼすことができるのみである。さらに、T3が導通する場合、T3の抵抗成分がT4のドレイン中で発生したSETをそれが出力OUTに到達する前に減衰させる。
図2Aは、図1に示すような複製化した又は二重のトランジスタの回路図を示す。ここで、第3トランジスタT3が複製化され、入力及び出力はそれぞれ結合され又は連結される。第3トランジスタT3の複製化は、SETに対する感度を低減し、結果としてシステムのソフトエラー率(SER)に対する回路の寄与を低減するために行なわれる。
図2Bは、図2Aによる二重トランジスタTA,TBの第1の実施の形態に関するレイアウトを示す。ここで、ゲートGがそれらのSETに対する感度を低減するために分離されている。ここでは、ドレイン領域Dはまだ接続されており、図2Bのレイアウトは最小限のドレイン面積に関して有利であり、コストが削減され、かつ、チップ上の面積が最小限になる。しかしながら、ゲートがあまりにも小さく又はあまりにも互いに近くに設計されると、粒子の衝突が両方のゲートに影響し、かつ、ゲート下部に配置された両方のチャネルに、それぞれ電流を引き起こす可能性がある。
図2Cは、図2Aによる二重トランジスタTA,TBの第2の実施の形態に関するレイアウトを示す。ここで、図2Bのレイアウトと比較すると、ドレイン領域Dが分離されている。この実施の形態は、トランジスタの物理的な分離が十分であれば、概して電離粒子の衝突が両方のトランジスタ中に同時にSETを生じさせないので、特に有利である。この効果は、トランジスタのサイズが小さくなると、さらに重要となる。しかし、トランジスタTA,TBの複製化は面積が増加する結果となり、コストの上昇を招く。
トランジスタTA,TBが図2Cのように複製化されるが、ドレインサイズは図2Bと同一の面積である。オフ状態のトランジスタは高感度だが、感度は同じままである。この場合、ドレインのサイズをこのサイズの半分だけとして、部分的に複製したトランジスタの駆動強度を元の単一トランジスタと同一にすると良い。
図3は、本発明の第3の実施の形態の回路図を示す。ここで、NANDゲートが二重化され、一方で入力AとBとがそれぞれ連結され、他方で2つの個々のNANDゲートの出力が連結されている。換言すれば、2つのNANDゲートが並列に配置されている。第2のNANDゲートの提供により、第1のNANDで発生した如何なるSETも第2のNANDの性能に影響しないので、電子ユニット全体のソフトエラー感度が低減する。よって、一方のNANDゲート中で発生したSETは、他方のNANDゲートの動作によって、大部分が補償される。
図4は、第4の実施の形態の回路図である。図3による第2の実施の形態と対比すると、ここでは、第1のNANDゲートは全く同一に複製化されてないが、同一の論理機能により複製化されている。この具体的な場合では、出力にインバータを備えたNORゲートにより複製化されている。したがって、ゲートの複製化は、必ずしも完全に同一な複製化である必要はなく、他の等価な回路も、第1のNANDゲートとその等価な複製化回路との遅延が一致しさえすれば、可能である。図4の回路配置によれば、NANDゲート内部からのSETの伝搬は、NORゲートとインバータがNANDゲートに並列に配置されていることにより、著しく減衰される。また、電子ユニットの入力A及びBにおけるデータの乱れは、その2つが全く同一の伝搬遅延を有していないと仮定すると、電子ユニットの出力において抑制される。
本発明の第1ないし第4の実施の形態によれば、追加の重複かつ物理的に分離した電子的構成要素を挿入することで最も感度の高い電子的構成要素の駆動強度を増加させることにより、放射線が誘起するソフトエラーに対する論理ゲートの感度は低減される。挿入される追加の電子的構成要素は、追加のゲート又は追加のトランジスタとすることができる。入力および出力端子は、重複の追加の電子的構成要素が並列に配置されるように、相互に連結され、これにより電流パルスを抑制する能力が向上する。単一の(より大きな)構成要素よりはむしろ2つの構成要素により同じ駆動強度が実現される場合には、その2つの構成要素の内の一つのみが同じときに影響を受けるので、SETが低減される。(最小限のサイズの)2つのNANDゲートがフリップフロップの入力を駆動すると、一方のNANDゲートの出力において引き起こされ電流パルスは、2つのNANDゲートの結合した駆動能力によって、低減された振幅を有する。そのような配置において、2つの電子的構成要素間の物理的な分離が十分大きい場合には、両方の電子的構成要素中で同時にSETが発生する確率は非常に小さい。
第2のNANDゲートは、好ましくは、第1のNANDゲートと並列に配置されている。すなわち入力が共有され、かつ、第1及び第2のNANDゲートの出力が連結されている。
好ましくは、第2のNANDゲートは重複であり、かつ、第1のNANDゲートと実質的に同一のサイズであり、同一の特性を有している。したがって、電離粒子の衝突により引き起こされたSETが減衰するように、追加の駆動強度が最も感度が高いノードすなわち出力に与えられる。また、より大きな出力電気容量もまた、電子ユニットの出力を安定化させる。
上記は、論理ゲートにのみ適用されるのではなく、いかなるセル又は電子回路の内部にも適用することができ、論理回路のソフトエラー率感度を低減するために、追加のゲート、ラッチ、フリップフロップ等を並列に配置することができる。
さらに、回路中の論理ツリーの一部を、重複の構成要素が並列に配置されるように、二重化することができる。ここで、追加の重複ユニットが、第2の追加重複ユニットにより保護される元のユニットと全く同一であることは必ずしも必要ない。第2の重複ユニットの実装は、その論理機能が元のユニットのものと同じでありさえすれば、第1のユニットと異なっていてもよい。加えて、回路の正しい機能を保証するために、両方のユニットの遅延は十分に一致すべきである。そのような配置は、特に、グリッチ伝搬の低減に関して有利である。例えば、NANDゲートがその入力として"A=1, B=1"を受ける場合、入力におけるグリッチ(1→0)はそのゲートを通過する。しかしながら、図4に示すようなインバータを備えたNORゲートは、基本的に同一の論理機能を実現するが、入力の組み合わせが"A=1, B=1"の場合は、単発の入力における立下りグリッチは伝搬させない。
2つの出力を実際に接続することは、layout−versus−schematic(LVS)チェックにより検出される、標準的な集積回路設計ソフトにおける典型的な設計規則違反を発生させることに、特に注意すべきである。しかしながら、本発明によれば、特定の設計規則に意図的に違反するとしても、これは有利である。第1及び第2ユニットの出力が常に同一の向きに駆動し、かつ、グリッチのような不一致が単に一時的なものであれば、具体的な電気的問題は予期されない。
論理ゲートのトランジスタの駆動強度を選択的に増加させることは、非常に効果的でありうる点に注意すべきである。例えば、図1のNANDゲート中のp型トランジスタT1及びT2の駆動強度を増加させることは、n型トランジスタT3及びT4のソフトエラー率に対する寄与を著しく低減させる。この選択的な駆動強度の強化のためには、図2Bのトランジスタの実装が好ましい。この方法により、最小限の(高感度な)ドレイン面積により最大限の駆動強度を得られるからである。
図1のT1及びT2のために図2Bの案を用いる場合、右側のソースをT1およびT2の両方で共有することができ、一方、両方のトランジスタのドレインはそれぞれ小さくかつ物理的に分離される。この部分的な複製化は、セルの(ピーク)ソフトエラー感度を低減するための非常に効果的な方法であろう。
第1ないし第4の実施の形態のいずれにも基づく可能性がある本発明の第5の実施の形態によれば、発生したsingle−event transients(SET)に対してクリティカルなRTLレベルの回路記述中のセルを、自動的に特定するためのアルゴリズムが提供される。クリティカルであるとみなされたそれらのセルは、回路のソフトエラー感度を低減するために、特定されたセルに並列に重複セルを挿入することにより修正される。
ここでセル毎のSE感度の測定基準(測定基準はセルのレイアウト及びテクノロジに依存する)がクリティカルなセルを選択するために用いられる。これらの任意のセルから発生したSETが回路の出力まで伝搬する確率が計算される。出力部におけるソフトエラー率(SER)に最も寄与するセルが、SERクリティカルセルである。これらのセルは、耐放射線性改善セル、より大きなセル又は複製化セル(上記実施の形態に沿って述べられたような、同一の入力および出力を物理的に共有する同一のセルの複数の例)により自動的に置き換えられる。保護されたセルによるセルの置き換えは、特定の故障率(エラー確率)が満たされるまで行われる。
これにより、よりクリティカルなノードだけが保護され、ある特定の故障率のために要求される以上のノードは保護されないので、回路のSER感度が非常にコスト効率良く低減される。好ましくは、システムレベルにおけるSERに最も大きく寄与するゲートだけが修正され、修正(重複ゲートの追加)はシステムの(SE)故障率が満たされたら直ちに停止される。個々のゲートの寄与は、論理機能の構造およびトポロジー(実装)に依存する。
設計全体を見直し、各々のゲートの寄与を分析し、必要な場所に適切な修正を行うことは、設計者にとって退屈な仕事である。設計者のためにこの仕事を行うツール(又はアルゴリズム)が望まれている。
回路分析の構造化された手段が使用されている。最も正確な結果は、全入力値分析により得られる。すなわち、全ての起こり得る入力ベクトルが(それらの発生する可能性を考慮して)論理回路に適用され、出力までの論理パス上の全てのノードが分析され、そして出力ソフトエラー確率(SER)に対するそれらの寄与が計算される。好ましくは、入力データが入力から出力に伝搬され、その後SE分析が出力から入力に向けて逆向きに実行され、又は代わりに、ネットリスト分析を実行する間に、あるノードのソフトエラー感度値を順方向に伝達する。概して、出力から離れる程、電気的マスキング効果(全てのゲートは多かれ少なかれローパスフィルタとして振る舞い、小さな過渡信号が出力に到達する確率を低減する)により出力ソフトエラー率に対する寄与は小さくなる。論理的に有効であるパスのみが観測される必要がある。例えば、他方の入力が'0'であるANDゲートの入力における正のグリッチ(突然の'1')はそのゲートを通過せず、そのブランチはその入力の組み合わせに対しては出力SERに寄与しない。このようにしてトポロジー構造(再収斂経路)を取り扱うことができることが本発明の利点である。さらなる利点は、全ての回路を一度に分析する必要が無く、アルゴリズムが副回路に別々に作用できる点である。これにより複雑さが減少し、実行時間が迅速化する。完全なネットリスト分析よりもむしろ経験則を適用することにより、及び/又は統計的により適切なベクトルを選択すること若しくはベクトルの代表的なセットを選択することにより、入力ベクトルセットを削減することで、(正確性が若干低下することを犠牲にして)アルゴリズムの実行時間をさらに減少させることができる。
各々の有効な論理パスに対して、及びそのパス上の各々のノードに対して、そのノードにおいて発生するであろうSETの確率及びその特定のSETが出力まで伝搬できる確率を、例えばコンパクトモデルを用いて、計算することができる。
このアプローチは、RTLレベルのネットリスト(論理ブロック)に基づいて、及び/又はゲートの駆動強度に関するより多くの情報が入手可能であれば(経路情報が有る又は無い)ゲートレベルのネットリストに基づいてこの分析を行うソフトウェアツールとして、実装することが可能である。
このアプローチは、ソフトエラーが問題であると考えられているデジタル集積回路の設計において、全ての組み合わせ論理回路に適用することが可能である。このアプローチは、自動車用及び医学的応用に対して、計算サーバ用の集積回路に対して、及びより大きなデジタルシステムに対しては第1である。技術の進歩に伴って、最新技術は本質的にソフトエラーに対して感度がより高いので、ソフトエラーはより小規模の設計に対しても同様により重要となる。
最も高感度なゲート又はノードだけは保護するので、電子装置のソフトエラー率を低減するためにわずかな追加論理回路のみ、すなわち限られた数の追加論理ゲートのみが必要であることが、上記の実施の形態の主な利点である。ここで、最も下位の論理レベルが、これらが典型的にフリップフロップの入力に最も近く且つ電離粒子の衝突により発生した如何なるSETもが電子ユニットを直ちに通過し得るので、最も重要であると考えられる。さらに、論理回路の論理ツリー中でより早く配置された電子ユニットがより高い論理マスキングの確率を有している。すなわち、衝突されたノードが論理的に有効でないパス中に存在する確率が高い。上述の同時誤り検出法と対照的に、同時誤り検出ユニットと保護されたユニットとの出力を結合するための追加の論理回路は必要ない。さらに、誤り訂正および検出のための追加の回路が必要無く、かつ2つの機能パスを論理的に合成するための回路は必要無い。このことは、この回路も同様にSEUに対して感度が高いであろうから、特に利点である。
専用の耐放射線性改善電子ユニットの代わりに、正規の標準セルライブラリから選択される標準ゲートを使うことができることが、さらなる利点である。
上述の本発明の原理は、フリップフロップ、他のセル又は電子ユニットのいかなる内部に対しても使用することができる。デコード/訂正回路を用いても、そのような回路それ自体も電離粒子の衝突に対して感度が高いので、上述したようなソフトエラー率の低減を達成することができない。上述の配置によって、非常に小さな面積オーバーヘッドのみで、そのような回路さえも保護することができる。
さらに、ゲートのような電子的構成要素の電子ユニットを物理的に分離することにより、すなわち電子ユニットをスクランブルすることにより、同時に発生するSETの確率が著しく低減される。入射粒子、特に中性子は、その衝突が一より多くの電離粒子をもたらす可能性があるので、又は蓄積した電子が複数の接合により収集されるために、一より多くのSETを引き起こすことがある。電子的構成要素を物理的に分離することにより、元の構成要素と重複の構成要素との両方が同時にSETに曝される確率を、実際的に0まで低減することができる。一方の構成要素においてSETが引き起こされた場合、他方が出力ノードを安定化する。このようにして、重複の論理ゲートの使用は、それらがスクランブルされているとすると、同じ駆動強度を持つ一つのより大きなゲートと比べて、改善されたソフトエラー感度をもたらす。単一の衝突により電子−正孔対が発生する面積に比べて加工寸法が小さくなるにつれて、上述の本発明の原理は、より小さな寸法を有する最先端技術にとってさらに重要になる可能性がある。大きなトランジスタの場合は、当該トランジスタの相対的に大きな収集効率のために、引き起こされたSETは大きな振幅及び大きなパルス幅を持ち得る。しかしながら、電荷収集効率はドレイン接合の面積が小さくなるにつれて小さくなるので、小さなトランジスタはより低い収集効率を有する。したがって、引き起こされるSETもまた、より狭幅となり且つより少ない電荷を含む。同じときトランジスタの一つのみが影響を受けるので、上述の本発明の原理は、将来のシリコン技術世代におけるソフトエラーに対処するための拡張可能な手段を提供する。
上述の実施の形態は本発明を制限するよりはむしろ説明に役立つことを意図しており、当業者は特許請求の範囲から逸脱することなく多くの代わりの実施の形態を設計することが可能である。「有する」の語は、特許請求の範囲中に挙げられもの以外の構成要素やステップの存在を排除しない。単数形の構成要素は、複数のその構成要素が存在することを排除しない。いくつかの手段を列挙した装置の請求項において、これらの手段のいくつかは一の同じハードウェアの項目によって実施化することができる。特定の手段が相互に異なる従属請求項中に列挙されているという単なる事実は、これらの手段の組み合わせを利用することができないこと示すものではない。
Claims (7)
- 論理演算を実行する第1電子的構成要素、及び論理回路のソフトエラー感度を改善する少なくとも一の第2電子的構成要素を有する少なくとも一の電子ユニットを備える前記論理回路を有する電子装置であって、
第1及び第2電子的構成要素が実質的に同一の論理機能を実現し、
第1及び第2電子的構成要素がそれぞれ相互に結合された入力及び出力を有する電子装置。 - 第1及び第2電子的構成要素が少なくとも部分的に物理的に分離している請求項1に記載の電子装置。
- 第1及び第2電子的構成要素が、論理ゲート、トランジスタのゲート及びトランジスタの内の少なくとも一つである請求項1又は2に記載の電子装置。
- 第1及び第2電子的構成要素の遅延が一致している請求項1から3のいずれか一項に記載の電子装置。
- 前記電子ユニットが、P型トランジスタである第1及び第2トランジスタ並びにN型トランジスタである第3及び第4トランジスタを備えるNANDゲートとして実現され、
第1及び第2トランジスタが増加した駆動強度を有する請求項3に記載の電子装置。 - 第1及び第2トランジスタの内の少なくとも一のトランジスタが、当該トランジスタを2つのトランジスタで置換することにより重複化され、
当該2つのトランジスタのドレインが連結され、ゲートとソースが分離されている請求項5に記載の電子装置。 - 論理回路の設計方法であって、
論理演算を実行する第1電子的構成要素を各々有する複数の電子ユニットを供給するステップ、
前記論理回路のソフトエラー感度を改善するために前記複数の電子ユニットの少なくとも一つに少なくとも一の第2電子的構成要素を供給するステップ、
第1及び第2電子的構成要素が同一の論理機能を実質的に実現し、かつ第2電子的構成要素が重複となるように、第2電子的構成要素を選択するステップ、及び、
第1及び第2電子的構成要素の出力及び入力をそれぞれ相互に結合するステップ、
を有する設計方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP04106203 | 2004-12-01 | ||
PCT/IB2005/053932 WO2006059269A2 (en) | 2004-12-01 | 2005-11-28 | Electronic device having logic circuitry and method for designing logic circuitry |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008522525A true JP2008522525A (ja) | 2008-06-26 |
Family
ID=36282997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007543955A Withdrawn JP2008522525A (ja) | 2004-12-01 | 2005-11-28 | 論理回路を有する電子装置及び論理回路を設計する方法。 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20090230988A1 (ja) |
EP (1) | EP1820273A2 (ja) |
JP (1) | JP2008522525A (ja) |
CN (1) | CN101069351A (ja) |
WO (1) | WO2006059269A2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008539759A (ja) * | 2005-05-11 | 2008-11-20 | ナノリティックス・インコーポレイテッド | 多数の温度で生化学的又は化学的な反応を実施する方法及び装置 |
US7881693B2 (en) * | 2006-10-17 | 2011-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2008165744A (ja) * | 2006-12-07 | 2008-07-17 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US8191021B2 (en) * | 2008-01-28 | 2012-05-29 | Actel Corporation | Single event transient mitigation and measurement in integrated circuits |
WO2010073610A1 (ja) * | 2008-12-24 | 2010-07-01 | パナソニック株式会社 | スタンダードセル・ライブラリ及び半導体集積回路 |
US8555234B2 (en) * | 2009-09-03 | 2013-10-08 | International Business Machines Corporation | Verification of soft error resilience |
US8640063B1 (en) * | 2012-12-31 | 2014-01-28 | King Fahd University Of Petroleum And Minerals | Method for synthesizing soft error tolerant combinational circuits |
CN104575425B (zh) * | 2015-01-09 | 2017-04-12 | 深圳市华星光电技术有限公司 | 扫描驱动电路及其与非门逻辑运算电路 |
CN106301352B (zh) * | 2015-05-18 | 2019-08-09 | 复旦大学 | 一种基于与门、或门与选择器的抗辐射容错电路设计方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4829198A (en) * | 1987-04-10 | 1989-05-09 | International Business Machines Corporation | Fault tolerant logical circuitry |
DE3905689A1 (de) * | 1989-02-24 | 1990-08-30 | Philips Patentverwaltung | Schaltungsanordnung mit zwei parallelen zweigen zur uebertragung eines binaersignales |
US6046606A (en) * | 1998-01-21 | 2000-04-04 | International Business Machines Corporation | Soft error protected dynamic circuit |
US6486525B1 (en) * | 1998-07-14 | 2002-11-26 | Texas Instruments Incorporated | Deep trench isolation for reducing soft errors in integrated circuits |
US6453431B1 (en) * | 1999-07-01 | 2002-09-17 | International Business Machines Corporation | System technique for detecting soft errors in statically coupled CMOS logic |
US6366132B1 (en) * | 1999-12-29 | 2002-04-02 | Intel Corporation | Soft error resistant circuits |
US6614257B2 (en) * | 2000-05-12 | 2003-09-02 | Bae Systems Information And Electronics Systems Integration, Inc. | Logic architecture for single event upset immunity |
US6535436B2 (en) * | 2001-02-21 | 2003-03-18 | Stmicroelectronics, Inc. | Redundant circuit and method for replacing defective memory cells in a memory device |
JP3744867B2 (ja) * | 2002-03-19 | 2006-02-15 | 株式会社半導体理工学研究センター | データ保持回路 |
US6724676B1 (en) * | 2002-11-18 | 2004-04-20 | Infineon Technologies Ag | Soft error improvement for latches |
US7002375B2 (en) * | 2003-03-31 | 2006-02-21 | Intel Corporation | Robust variable keeper strength process-compensated dynamic circuit and method |
US7023235B2 (en) * | 2003-12-12 | 2006-04-04 | Universities Research Association, Inc. | Redundant single event upset supression system |
US7075337B2 (en) * | 2004-06-30 | 2006-07-11 | Bae Systems Information And Electronic Systems Integration, Inc. | Single event upset immune keeper circuit and method for dual redundant dynamic logic |
US7336102B2 (en) * | 2004-07-27 | 2008-02-26 | International Business Machines Corporation | Error correcting logic system |
-
2005
- 2005-11-28 JP JP2007543955A patent/JP2008522525A/ja not_active Withdrawn
- 2005-11-28 WO PCT/IB2005/053932 patent/WO2006059269A2/en not_active Application Discontinuation
- 2005-11-28 EP EP05825398A patent/EP1820273A2/en not_active Withdrawn
- 2005-11-28 US US11/720,213 patent/US20090230988A1/en not_active Abandoned
- 2005-11-28 CN CNA2005800412937A patent/CN101069351A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20090230988A1 (en) | 2009-09-17 |
WO2006059269A3 (en) | 2006-08-10 |
EP1820273A2 (en) | 2007-08-22 |
WO2006059269A2 (en) | 2006-06-08 |
CN101069351A (zh) | 2007-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8566770B2 (en) | Layout method for soft-error hard electronics, and radiation hardened logic cell | |
Argyrides et al. | Matrix codes for reliable and cost efficient memory chips | |
JP2008522525A (ja) | 論理回路を有する電子装置及び論理回路を設計する方法。 | |
US6614257B2 (en) | Logic architecture for single event upset immunity | |
Rossi et al. | Multiple transient faults in logic: An issue for next generation ICs? | |
US9450609B1 (en) | Methods and apparatus for embedding an error correction code in memory cells | |
US20190011499A1 (en) | Highly efficient double-sampling architectures | |
Kyriakoulakos et al. | A novel SRAM-based FPGA architecture for efficient TMR fault tolerance support | |
Narsale et al. | Variation-tolerant hierarchical voltage monitoring circuit for soft error detection | |
Nakajima et al. | Radiation Hardened Flip-Flops Minimizing Area, Power, and Delay Overheads with 1/100 Lower α-SER in a 130 nm Bulk Process | |
George et al. | Bit-slice logic interleaving for spatial multi-bit soft-error tolerance | |
Prasanth et al. | Reduced overhead soft error mitigation using error control coding techniques | |
Chen et al. | Improving circuit robustness with cost-effective soft-error-tolerant sequential elements | |
Torvi et al. | Framework for selective flip-flop replacement for soft error mitigation | |
Chang et al. | SERL: Soft error resilient latch design | |
BinTalib et al. | Hybrid and double modular redundancy (dmr)-based fault-tolerant carry look-ahead adder design | |
CN111181545B (zh) | 一种流水结构的软错误自检电路 | |
Chong et al. | Radiation-Hardened-by-Design (RHBD) Digital Design Approaches: A Case Study on an 8051 Microcontroller | |
US7642813B2 (en) | Error correcting logic system | |
Zoraghchian et al. | A fault detection method for combinational circuits | |
Ulloa et al. | Comparing 32nm full adder TMR and DTMR architectures | |
Mariani | Soft Errors on Digital Components: An emerging reliability problem for new silicon technologies | |
Sheikh | An Integrated Approach for Soft Error Tolerance of Combinational Circuits | |
Alacchi et al. | Smart-Redundancy With In Memory ECC Checking: Low-Power SEE-Resistant FPGA Architectures | |
Leveugle et al. | On improving at no cost the quality of products built with SRAM-based FPGAs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090203 |