CN102157901A

CN102157901A - 发光元件驱动电路

Info

Publication number: CN102157901A
Application number: CN2011100264398A
Authority: CN
Inventors: 中村博之
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2010-01-29
Filing date: 2011-01-25
Publication date: 2011-08-17
Anticipated expiration: 2031-01-25
Also published as: US20110187277A1; CN102157901B; US8358080B2

Abstract

提供一种用于根据用于使发光元件接通或关断的差分数据信号来驱动发光元件的发光元件驱动电路。该电路包括：第一晶体管；第一恒流源，与第一晶体管的漏极和栅极连接并且被配置为经由第一晶体管的漏极和源极供给恒定电流；第二晶体管，被配置为供给一定的电流；和控制电路，被配置为将第一晶体管的栅极与第二晶体管的栅极经由第一电阻器电气连接或断开。控制电路可在第一晶体管的栅极与第二晶体管的栅极电气断开的情况下根据差分数据信号中的另一个向第二晶体管的栅极供给中间电势。

Description

发光元件驱动电路

技术领域

本发明涉及发光元件驱动电路，更特别地，涉及用于在要求以低电压、低驱动电流和低成本操作的复印机或激光束打印机(以下，称为LBP)等中驱动用于图像形成的CMOS半导体集成电路中的发光元件的发光元件驱动电路。

背景技术

常规上，为了与驱动电流脉冲宽度相比增大来自半导体发光元件的输出光信号的脉冲宽度，设计了用于半导体发光元件的驱动电路。例如，在日本专利公开No.05-152662中公开的技术使用两级的差分电路并在它们之间提供电平偏移电路。另外，日本专利公开No.09-232635公开了共源-共栅连接的(cascode-connected)电流镜电路。即，设置多级的电流镜电路以对共源-共栅连接进行开关。

图10示出作为半导体发光元件的半导体激光二极管(以下，简称为LD)中的一般驱动电流与发光量之间的电流-光转换特性。参照图10，直线A表示初期条件下的LD的特性，直线B表示LD在由于长时间的使用而劣化时的该LD的特性。随着LD劣化，获得相同的光量所需的LD的正向电压增大。导致LD开始发光的正向电压在初期条件下为约1.5～1.6V，但是随着LD劣化而逐渐增大到约2.4V。在复印机或LBP中，为了保证给定数量的复印件，即使在LD已劣化的状态下，也要求驱动电路控制希望的光量和脉冲宽度。另外，随着近年的LD的性能提高，发光阈值已变为几mA，这允许以比过去的LD低的电流获得希望的光量。

但是，根据上述的现有技术，在LD的劣化状态中，由于所需要的电源电压包含用于串联连接的两个MOS晶体管的操作电压以及用于LD的正向电压，因此，需要5V系统电源。因此，作为近年的复印机或LBP的一般布置的对于控制系统使用3V电源并且对于电力系统使用12V或24V电源的系统另外对于LD驱动需要5V系统电源。这导致系统成本的增加。此外，当半导体集成电路向外部输出恒定电流脉冲以用高速恒定电流脉冲驱动LD时，脉冲会受接合导线或封装的引线框架等中的寄生电感影响。这导致向LD供给的恒定电流的波形中的过冲、下冲和激振(ringing)，从而导致LD的劣化。另外，由于LD是电流驱动的器件，因此，为了获得预定的光量，必须以恒定电流驱动该器件。如LD正向电压的情况那样，随着LD劣化，发光阈值逐渐增大。因此，从保证给定数量的复印件的角度看，必须如现有技术中那样以高达几十mA的恒定电流驱动LD。即，必须将用于向LD供给恒定电流的MOS晶体管设计成可供给足够的最大驱动电流的尺寸。这使得必须如上面描述的那样在低电流区域中以小的电流驱动“以必要的尺寸设计的MOS晶体管”，从而导致驱动电路的响应性的劣化。由于包含“以必要的尺寸设计的MOS晶体管”的栅极电容的寄生电容被充电，因此，上升时间增加，从而导致无法获得希望的光学脉冲宽度。当使用阴极共用LD时，必须使用在电流供给能力或电流驱动能力方面比NMOS差的PMOS。

发明内容

根据本发明的一个方面，考虑现有技术中的问题，提供一种发光元件驱动电路，所述发光元件驱动电路提高基于数据信号的由LD发射的光的脉冲宽度的控制精度，允许低电压操作，并且抑制输出电流中的过冲和下冲。

根据本发明的一个方面，提供一种用于根据用于使发光元件接通或关断的差分数据信号来驱动发光元件的发光元件驱动电路，该发光元件驱动电路包括：第一晶体管；第一恒流源，与第一晶体管的漏极和栅极连接，并且被配置为经由第一晶体管的漏极和源极供给恒定电流；第二晶体管，被配置为向发光元件供给与所述恒定电流相关的电流；和控制电路，被配置为根据所述差分数据信号中的一个，将第一晶体管的栅极与第二晶体管的栅极经由第一电阻器电气连接或断开，其中，所述控制电路包含电势供给单元，所述电势供给单元被配置为在第一晶体管的栅极与第二晶体管的栅极电气断开的情况下，根据所述差分数据信号中的另一个，向第二晶体管的栅极供给中间电势，所述中间电势在完全接通第二晶体管的电势和完全关断第二晶体管的电势之间。

根据本发明的另一方面，提供一种用于根据用于使发光元件接通或关断的数字信号来驱动发光元件的发光元件驱动电路，该发光元件驱动电路包括：第一晶体管；恒流源，与第一晶体管的漏极和栅极连接，并且被配置为经由第一晶体管的漏极和源极供给恒定电流；第二晶体管，被配置为向发光元件供给与所述恒定电流相关的电流；和控制电路，被配置为根据所述数字信号，将第一晶体管的栅极与第二晶体管的栅极经由电阻器电气连接或断开，其中，所述控制电路包含被配置为缩短第二晶体管的栅极处的电势的上升时间以增大由第二晶体管为ON(接通)的时段确定的发光元件的发光脉冲宽度的单元。

从(参照附图)对示例性实施例的以下描述，本发明的其它特征将变得清晰。

附图说明

被包含于说明书中并且构成说明书一部分的附图示出本发明的实施例，并且与描述一起用于说明本发明的原理。

图1是示出根据本发明的第一实施例的电路布置的例子的电路图；

图2是示出根据本发明的第一实施例的仿真结果的波形的曲线图；

图3是示出根据本发明的第二实施例的电路布置的例子的电路图；

图4是示出根据本发明的第二实施例的仿真结果的波形的曲线图；

图5是示出根据本发明的第三实施例的电路布置的例子的电路图；

图6是示出根据本发明的第三实施例的仿真结果的波形的曲线图；

图7是示出根据本发明的第四实施例的电路布置的例子的电路图；

图8是示出根据本发明的第四实施例的仿真结果的波形的曲线图；

图9是示意性地示出本发明的各实施例的结果的视图；以及

图10是示出激光二极管的特性的曲线图。

具体实施方式

以下将详细描述根据本发明的实施例的发光元件驱动电路。

[第一实施例]

将参照图1描述根据第一实施例的电路布置的例子。参照图1，MOS晶体管M1和M4构成具有预定的镜比(mirror ratio)的电流镜电路。MOS晶体管M1的栅极和漏极与恒流源I1的一个端子连接，该恒流源I1的另一端子与GND(地)连接。MOS晶体管M1的源极与电源电势Vcc连接。MOS晶体管M2的漏极与MOS晶体管M1的栅极和漏极这二者连接。MOS晶体管M2的源极与电阻器R1的一个端子连接，该电阻器R1的另一端子与MOS晶体管M4的栅极连接。MOS晶体管M2的源极与电阻器Rbias1的一个端子连接，该电阻器Rbias1的另一端子与MOS晶体管M3的漏极连接。MOS晶体管M2的源极与恒流源Ibias的一个端子连接，该恒流源Ibias的另一端子与GND(地)连接。即，电阻器Rbias1和恒流源Ibias串联连接。MOS晶体管M2的栅极与作为差分数据信号中的一个的差分输出信号产生电路DIFF的输出Von连接。MOS晶体管M3的栅极与作为差分数据信号中的另一个的差分输出信号产生电路DIFF的输出Voff连接。MOS晶体管M4具有MOS晶体管M1的尺寸的m倍(m为整数)的尺寸。MOS晶体管M4的漏极与半导体发光元件LD的一个端子连接，该半导体发光元件LD的另一端子与GND连接，以向半导体发光元件LD供给m×I1的电流。注意，MOS晶体管M1～M4的背栅极与它们的源极连接，以使得MOS晶体管M1～M4作为自偏压MOS晶体管操作。图1中的包含MOS晶体管M2和M3、电阻器Rbias1和恒流源Ibias的布置将被称为控制电路。

下面将描述第一实施例中的电路操作的例子。附图标记V-和V+表示到差分输出信号产生电路DIFF的互补数字信号输入。当V-＞V+时，由于Von＝Low(低)，因此，MOS晶体管M2的栅极电势＝Low并且Voff＝High(高)。因此，MOS晶体管M3的栅极电势＝High。结果，MOS晶体管M2被关断，由此，由MOS晶体管M1和M4构成的电流镜电路变为非活动状态。另一方面，由于MOS晶体管M3被接通，因此来自恒流源Ibias的电流流过电阻器Rbias以向MOS晶体管M4的栅极供给电势。但是，如果MOS晶体管M4被设计为将源极-栅极电压Vgs4设为等于(Rbias×Ibias)(小于MOS晶体管M4的阈值电压)，那么LD被关断。即，供给到MOS晶体管M4的栅极的电势为完全接通MOS晶体管M4的电势和完全关断MOS晶体管M4的电势之间的中间电势。希望将该中间电势设为与完全关断MOS晶体管M4的电势相比更接近完全接通MOS晶体管M4的电势的值。当V-＜V+时，由于Von＝High，因此MOS晶体管M2的栅极电势＝High并且Voff＝Low。因此，MOS晶体管M3的栅极电势＝Low。结果，ON(接通)状态中的MOS晶体管M2使MOS晶体管M1和M4的栅极相互连接。这激活由MOS晶体管M1和M4构成的电流镜电路，以使MOS晶体管M4产生来自恒流源I1的电流的m倍的电流，并且导致LD接通即发光。

假定基于数据信号控制以高速接通/关断的LD的操作状态。为了获得希望的电流值和脉冲宽度，MOS晶体管M4被设计为使得栅极电势可迅速地达到希望的电势。例如，假定不包含电阻器Rbais和恒流源Ibias的电路。在这种情况下，MOS晶体管M4的栅极电势达到希望的电势所花费的时间依赖于来自恒流源I1的电流的大小，并且等于恒流源I1将MOS晶体管M4的栅极电容充电到希望的电势所需要的时间。这延长在低电流区域中将MOS晶体管M4的栅极电容充电所花费的时间，并由此延长使MOS晶体管M4的栅极电势达到希望的电势所花费的时间。这延迟LD开始发光的时间并且缩短LD的发光时段，从而导致无法获得精确的图像数据。在图1中，即使在MOS晶体管M4为OFF(关断)并且LD关断的情况下，MOS晶体管M4的源极-栅极电压Vgs4也保持在预偏压电势(Rbias×Ibias)。这可缩短接通MOS晶体管M4所花费的时间。结果，MOS晶体管M4的输出漏极电流Iout的上升时间可被缩短。

将参照图2描述根据第一实施例的电路的波形和益处。图2示出当电阻器Rbias＝1.5kΩ并且MOS晶体管M4的源极-栅极电压Vgs4的预偏压＝0.3V时获得的仿真波形。与不设置预偏压的比较例相比，使用根据本实施例的电路将上升时间缩短约0.6ns。例如，由于200Mbps数据的脉冲宽度为5ns，因此缩短的上升时间意味着脉冲宽度精度提高多于10％。

[第二实施例]

将参照图3描述根据第二实施例的电路布置的例子。在图3中，通过使用以下的电阻电路获得要向MOS晶体管M4的栅极供给的电势。通过使二极管D与两个串联连接的电阻器Rbias1和Rbias2并联连接而形成该电阻电路。这两个电阻器Rbias1和Rbias2将由恒流源Ibias产生的用于二极管D的正向电压分压，以获得要从这两个电阻器Rbias1和Rbias2之间的连接点供给到MOS晶体管M4的栅极的电势。由于其它的布置与第一实施例中的布置相同，因此它们的重复描述将被省略。在第二实施例中，由Vbias＝VFx{Rbias2/(Rbias1+Rbias2)}给出这两个电阻器Rbias1和Rbias2之间的连接点处的预偏压，这里，VF表示二极管的正向电压。在第二实施例的仿真中，Rbias1＝1kΩ并且Rbias2＝2kΩ，并且，它们的组合电阻值3kΩ被设为比第一实施例中的电阻值Rbias＝1.5kΩ高。进行该设置，以便当通过半导体集成电路(以下，称为IC)实现第一实施例的电路布置时，防止输出MOS晶体管M4由于例如Ibias、Rbias和PMOS的阈值的变动而在OFF状态下产生电流。出于这种原因，在第一实施例中，预偏压被设为大大低于PMOS的阈值电压。在第二实施例中，通过使用电阻分压使得产生具有低的电流依赖性的二极管的正向电压，以抵消电阻的变动。通过这种布置，预偏压被设为更接近阈值，从而导致更高的加速效果。

可从下式解释这一点以确定二极管正向电压VF：

VF＝(KT/g)×ln(Ibias/Is)

该式表明，即使当电流加倍时，正向电压也仅改变18mV。另外，Vbias＝VF×{(Rbias2)/(Rbias1+Rbias2)}成立。该式表明，分母与分子之间的关系抵消电阻的变动。实际的IC中的Ibias的可能的变动为约±30％，并且，由于电阻分压效果，因此Vbias的变化是小的。因此，能够忽略输出电流Iout的波动。通过以这种方式用二极管向MOS晶体管M4的栅电极施加预偏压，可提供更接近阈值的预偏压而不由于变动导致超过阈值。

将参照图4描述根据第二实施例的电路中的波形和益处。图4示出第二实施例中的仿真波形。与比较例相比，来自MOS晶体管M4的输出漏极电流Iout的上升时间缩短。

[第三实施例]

将参照图5描述根据第三实施例的发光元件驱动电路的例子。在图5中，LD是具有电流-电流-光转换特性的发光元件。MOS晶体管M1和M4构成电流镜电路，以根据数字形式的差分数据信号操作该LD。

MOS晶体管M1的栅极和漏极与恒流源I1的一个端子连接，该恒流源I1的另一端子与电源Vcc连接。MOS晶体管M1的源极与GND(地电势)连接。MOS晶体管M2和M3构成控制块CTR_BLOCK(控制电路)以ON/OFF控制LD。MOS晶体管M2的漏极与MOS晶体管M1的栅极和漏极这二者连接。MOS晶体管M2的源极与电阻器R1的一个端子连接，该电阻器R1的另一端子与MOS晶体管M4的栅极连接，并且，MOS晶体管M2的源极与MOS晶体管M3的漏极连接。另外，MOS晶体管M2的栅极与差分数字信号产生电路D-DIFF的差分数据信号输出中的一个连接。MOS晶体管M2的背栅极与可变电压源VBG的一个端子连接，该可变电压源VBG的另一端子与GND连接。从外部输入到端子CTRL1的控制信号控制可变电压源VBG的电压。MOS晶体管M3的源极与GND连接。MOS晶体管M3的栅极与差分数字信号产生电路D-DIFF的差分数据信号输出中的另一个连接。除了MOS晶体管M2以外的MOS晶体管的背栅极与GND连接。MOS晶体管M4具有MOS晶体管M1的尺寸的m倍(m为整数)的尺寸。MOS晶体管M4的漏极与半导体发光元件LD的一个端子(图5中的OUT)连接，该半导体发光元件LD的另一端子与电源连接，并且向LD供给(m×I1)的电流。

在图5中，附图标记V-和V+表示互补数字信号输入。当V-＞V+时，由于MOS晶体管M2的栅极电势＝Low即MOS晶体管M2被关断，因此，MOS晶体管M3的栅极电势＝High即MOS晶体管M3被接通。作为结果，MOS晶体管M4的栅极电势几乎等于GND即MOS晶体管M4被关断，由此，LD被关断。当V-＜V+时，由于MOS晶体管M2的栅极电势＝High即MOS晶体管M2被接通，因此，MOS晶体管M3的栅极电势＝Low即MOS晶体管M3被关断。结果，MOS晶体管M2使MOS晶体管M1和M4的栅极相互连接。这将由MOS晶体管M1和M4构成的电流镜电路设置在活动状态中。MOS晶体管M4然后被接通，以产生来自恒流源I1的电流的m倍的电流。结果，LD发光。

假定基于数据信号控制LD的操作状态以高速接通/关断。为了获得希望的电流值和脉冲宽度，MOS晶体管M4被设计为使得栅极电势可迅速地达到希望的电势。MOS晶体管M4的栅极电势的上升时间依赖于来自恒流源I1的电流的大小，并且等于恒流源I1将MOS晶体管M4的栅极电容充电到希望的电势所需要的时间。这延长在低电流区域中将MOS晶体管M4的栅极电容充电所花费的时间，并由此延长MOS晶体管M4的栅极电势的上升时间。结果，LD的发光时间缩短，从而导致无法获得精确的图像数据。在图5中，由于作为NMOS的MOS晶体管M2的背栅极事先被设置于基准电压VBG，因此能够缩短接通MOS晶体管M2所花费的时间。这使得能够缩短MOS晶体管M4的上升时间。

图6示出在图5中电压VGB＝0.4V时的MOS晶体管M4的栅极电势的波形。这示出，与不设置VBG的情况(比较例)相比，上升时间缩短约0.6ns。例如，由于200Mbps的数据率的脉冲宽度为5ns，因此该缩短的上升时间意味着脉冲宽度精度提高多于10％。

根据第三实施例，由于需要的电源电压仅包含用于LD的正向电压和用于驱动MOS晶体管以向LD供给恒定电流的电压，因此能够实现电源电压的降低。另外，本实施例被配置为控制MOS晶体管的背栅极处的电势以接通驱动MOS晶体管。这使得能够控制阈值电压并由此即使在低电流区域中也最佳地设定驱动电路的响应性。

[第四实施例]

以下将参照图7描述根据第四实施例的电路布置的例子。在第四实施例中，MOS晶体管M2是自偏压连接晶体管，其背栅极和源极被连接(短路)。在栅极和源极之间插入MOS晶体管M2的栅极电容使得能够经由栅极电容将施加到栅电极的脉冲传输到MOS晶体管M4的栅电极。这可进一步缩短上升时间并进一步提高数据宽度精度。但是，在这种情况下，有时会发生过冲。出于这种原因，在MOS晶体管M4的栅极和MOS晶体管M2的源极之间插入电阻器，以通过使用MOS晶体管M4的栅极电容和电阻器形成LPF(低通滤波器)，由此抑制过冲。

图8示出第四实施例中的MOS晶体管M4的栅极电势的波形。图8表明上升时间提高约0.68ns。例如，由于200Mbps的数据率的脉冲宽度为5ns，因此，缩短的上升时间意味着脉冲宽度精度比现有技术提高多于13％。

根据第四实施例，由于需要的电源电压仅包含用于LD的正向电压和用于驱动MOS晶体管以向LD供给恒定电流的电压，因此能够实现电源电压的降低。另外，第四实施例具有控制MOS晶体管的背栅极处的电势以接通驱动MOS晶体管的效果，由此，即使在低电流区域中也可最佳地设定驱动电路的响应性。此外，在第四实施例中，连接背栅极与源极可经由栅极电容连接栅极和源极。这使得能够通过利用驱动脉冲的上升来加速驱动MOS晶体管的栅极电势的上升。

[其它实施例]

第一和第二实施例例示了驱动阴极共用激光二极管的电路。但是，利用阳极共用激光二极管也可实现相同的益处。在这种布置中，PMOS被NMOS替代。第三和第四实施例例示了阳极共用激光二极管。但是，利用阴极共用激光二极管也可实现相同的益处。在这种布置中，NMOS被PMOS替代。

图9是用于说明改善第一到第四实施例中的上升时间将如何提高LD的发光脉冲宽度精度的图。图9示意性地示出MOS晶体管M4中的栅极电势波形、MOS晶体管M4中的漏极电流波形和LD中的发光波形。首先，由于MOS晶体管具有阈值，因此，当栅极电势超过阈值时，漏极电流开始流过MOS晶体管M4。另外，由于LD也具有发光阈值电流，因此，当作为用于LD的驱动电流的来自MOS晶体管M4的漏极电流超过发光阈值电流时，LD发光。出于这种原因，达到各阈值所花费的时间将减小需要的发光脉冲宽度，从而导致精度的劣化。

图9中的虚线示出改善MOS晶体管M4的栅极电势的上升时间的情况。通过缩短MOS晶体管M4的栅极电势的上升时间，由MOS晶体管M4为ON的时间确定的以上的发光元件的发光脉冲宽度增大。即，LD的发光脉冲宽度变得更接近向MOS晶体管M4的栅极施加的脉冲的宽度。这提高脉冲宽度精度。

如上所述，本发明的各实施例可在通过使用激光二极管输出图像的LBP或复印机等中提供通过使用3V系统电源驱动激光二极管的恒流电路。这有助于系统的成本降低和性能的提高。

例如，由于需要的电源电压仅包含用于LD的正向电压和用于驱动MOS晶体管以向LD供给恒定电流的电压，因此能够实现电源电压的降低。电源电压的这种降低可降低电源所需要的系统成本。另外，关断驱动MOS晶体管的MOS晶体管的漏电极经由电阻器(电阻值R)与恒流源(恒流值I)连接。出于这种原因，驱动MOS晶体管的源极-栅极电压Vgs不被设为0，而是固定于由Vgs＝I×R(预偏压)确定的电势。该电势被设为小于或等于驱动MOS晶体管的阈值电压的电压。这防止在不向驱动MOS晶体管的栅极施加ON信号的情况下输出驱动电流。当向驱动MOS晶体管的栅极施加ON信号时，驱动MOS晶体管的源极-栅极电压可从预偏压Vgs上升到产生驱动电流的电压。即，使驱动MOS晶体管的栅极电容充电以使电势从驱动的初期条件下的0上升到预偏压Vgs所花费的时间变得不必要。这可缩短上升时间。

另外，由于驱动MOS晶体管经由电阻器被接通/关断，因此能够抑制由于由驱动MOS晶体管的栅极电容和电阻器构成的低通滤波器的存在而导致的输出电流的过冲和下冲。

虽然已参照示例性实施例描述了本发明，但应理解，本发明不限于公开的示例性实施例。以下的权利要求的范围应被赋予最宽的解释以包含所有这样的变更方式以及等同的结构和功能。

Claims

1.一种用于根据用于使发光元件接通或关断的差分数据信号来驱动发光元件的发光元件驱动电路，该发光元件驱动电路包括：

第一晶体管；

第一恒流源，与第一晶体管的漏极和栅极连接，并且被配置为经由第一晶体管的漏极和源极供给恒定电流；

第二晶体管，被配置为向发光元件供给与所述恒定电流相关的电流；和

控制电路，被配置为根据所述差分数据信号中的一个，将第一晶体管的栅极与第二晶体管的栅极经由第一电阻器电气连接或断开，

其中，所述控制电路包含电势供给单元，所述电势供给单元被配置为在第一晶体管的栅极与第二晶体管的栅极电气断开的情况下，根据所述差分数据信号中的另一个，向第二晶体管的栅极供给中间电势，所述中间电势在完全接通第二晶体管的电势和完全关断第二晶体管的电势之间。

2.根据权利要求1的电路，其中，与完全关断第二晶体管的电势相比，所述中间电势更接近完全接通第二晶体管的电势。

3.根据权利要求1的电路，其中，

所述控制电路包含第一开关晶体管，

所述差分数据信号中的所述一个被输入到第一开关晶体管的栅极，以及

所述第一晶体管的栅极经由第一开关晶体管和第一电阻器与第二晶体管的栅极电气连接或断开。

4.根据权利要求3的电路，其中，所述电势供给单元包含

第二电阻器和第二恒流源，所述第二电阻器和第二恒流源串联连接并且具有向第二晶体管的栅极供给中间电势的连接点，以及

第二开关晶体管，其栅极被输入所述差分数据信号中的所述另一个，所述第二开关晶体管被配置为使电源与串联连接的第二电阻器和第二恒流源的一个端子电气连接或断开。

5.根据权利要求3的电路，其中，所述电势供给单元包含

电阻电路和第二恒流源，所述电阻电路和第二恒流源被串联连接并且被配置为向第二晶体管的栅极供给所述中间电势；和

第二开关晶体管，其栅极被输入所述差分数据信号中的所述另一个，所述第二开关晶体管被配置为使电源与串联连接的电阻电路和第二恒流源的一个端子电气连接或断开，以及

所述电阻电路是其中二极管和两个串联连接的电阻器并联连接的电路，并且从这两个串联连接的电阻器的连接点供给所述中间电势。

6.根据权利要求5的电路，其中，第一晶体管、第二晶体管、第一开关晶体管和第二开关晶体管为PMOS晶体管，

第一恒流源的一个端子接地，并且，第一恒流源的另一端子与第一晶体管的漏极和栅极连接，

第二恒流源的一个端子接地，并且，第二恒流源的另一端子与第二电阻器的一个端子或电阻电路的一个端子连接，

第一晶体管的源极和背栅极与电源电势连接，

第一开关晶体管的栅极与差分数据信号中的一个连接，第一开关晶体管的漏极与第一晶体管的栅极和漏极连接，并且，第一开关晶体管的源极与第一电阻器的一个端子和第二电阻器的一个端子连接或者与第一电阻器的一个端子和所述电阻电路中的两个电阻器之间的连接点连接，

第二晶体管的栅极与第一电阻器的另一端子连接，第二晶体管的源极和背栅极与电源电势连接，并且，第二晶体管的漏极与发光元件的一个端子连接，以及

第二开关晶体管的栅极与差分数据信号中的另一个连接，第二开关晶体管的漏极与第二电阻器的另一端子或所述电阻电路的另一端子连接，并且，第二开关晶体管的源极和背栅极与电源电势连接。

7.一种用于根据用于使发光元件接通或关断的数字信号来驱动发光元件的发光元件驱动电路，该发光元件驱动电路包括：

第一晶体管；

恒流源，与第一晶体管的漏极和栅极连接，并且被配置为经由第一晶体管的漏极和源极供给恒定电流；

控制电路，被配置为根据所述数字信号，将第一晶体管的栅极与第二晶体管的栅极经由电阻器电气连接或断开，

其中，所述控制电路包含被配置为缩短第二晶体管的栅极处的电势的上升时间以增大由第二晶体管为ON的时段确定的发光元件的发光脉冲宽度的单元。

8.根据权利要求7的电路，其中，所述控制电路包含第一开关晶体管，所述第一开关晶体管被配置为在栅极处接收所述数字信号并且将第一晶体管的栅极与第二晶体管的栅极经由电阻器电气连接或断开，以及

被配置为缩短控制信号的上升时间的单元包含被配置为将第一开关晶体管的背栅极处的电势设为与接地电势不同的电势的单元。

9.根据权利要求8的电路，其中，被配置为将第一开关晶体管的背栅极处的电势设为与接地电势不同的电势的单元包含可变电压源，所述可变电压源连接在第一开关晶体管的背栅极和接地电势之间并且被配置为使得电压被从外部控制。

10.根据权利要求8的电路，其中，被配置为将第一开关晶体管的背栅极处的电势设为与接地电势不同的电势的单元包含被配置为使第一开关晶体管的背栅极与第一开关晶体管的漏极短路的单元。

11.根据权利要求8的电路，其中，所述数字信号包含数字形式的差分数据信号，所述数字形式的差分数据信号是根据互补数字信号的输入而由差分数字信号产生电路产生的，并且，所述数字形式的差分数据信号中的一个被输入到第一晶体管的栅极，以及

所述控制电路还包含其栅极被输入所述数字形式的差分数据信号中的另一个的第二开关晶体管，所述第二开关晶体管被配置为将第二晶体管的栅极与接地电势经由电阻器连接或断开。

12.根据权利要求11的电路，其中，第一晶体管、第二晶体管、第一开关晶体管和第二开关晶体管是MOS晶体管，

恒流源的一个端子接地，并且，恒流源的另一端子与第一晶体管的漏极和栅极连接，

第一晶体管的源极和背栅极与接地电势连接，

第一开关晶体管具有与数字形式的差分数据信号中的一个连接的栅极、与第一晶体管的栅极连接的源极和与电阻器的一个端子连接的漏极，

第二晶体管具有与电阻器的另一端子连接的栅极、与接地电势连接的源极和背栅极以及与发光元件的一个端子连接的漏极，以及

第二开关晶体管具有与数字形式的差分数据信号中的另一个连接的栅极、与第一开关晶体管的漏极连接的漏极以及与接地电势连接的源极和背栅极。