CN102138229A - 光电子半导体芯片 - Google Patents
光电子半导体芯片 Download PDFInfo
- Publication number
- CN102138229A CN102138229A CN2009801338953A CN200980133895A CN102138229A CN 102138229 A CN102138229 A CN 102138229A CN 2009801338953 A CN2009801338953 A CN 2009801338953A CN 200980133895 A CN200980133895 A CN 200980133895A CN 102138229 A CN102138229 A CN 102138229A
- Authority
- CN
- China
- Prior art keywords
- semiconductor chip
- construction unit
- horizontal expansion
- deviation
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 112
- 230000005693 optoelectronics Effects 0.000 title claims description 3
- 230000005670 electromagnetic radiation Effects 0.000 claims abstract description 25
- 238000009826 distribution Methods 0.000 claims abstract description 18
- 238000010276 construction Methods 0.000 claims description 106
- 230000005855 radiation Effects 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 8
- HUTDUHSNJYTCAR-UHFFFAOYSA-N ancymidol Chemical compound C1=CC(OC)=CC=C1C(O)(C=1C=NC=NC=1)C1CC1 HUTDUHSNJYTCAR-UHFFFAOYSA-N 0.000 claims description 3
- 239000000463 material Substances 0.000 description 25
- 230000005540 biological transmission Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 239000007788 liquid Substances 0.000 description 5
- 230000000737 periodic effect Effects 0.000 description 5
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 239000004038 photonic crystal Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- -1 nitride compound Chemical class 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 239000011343 solid material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000001427 coherent effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000004793 Polystyrene Substances 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005315 distribution function Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000000295 emission spectrum Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000000025 interference lithography Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000013079 quasicrystal Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
提出了一种半导体芯片，其具有：有源层(2)，该有源层设计用于发射电磁辐射；以及结构单元(5)的二维布置，该二维布置在半导体芯片的主辐射方向(6)上设置在有源层之后。结构单元(5)以任意的统计分布设置。通过结构单元的这种布置，可以实现具有定向的发射特征的半导体芯片。
Description
本专利申请要求德国专利申请10 2008 045 028.6的优先权，其公开内容通过引用结合于此。
本申请涉及一种发射电磁辐射的半导体芯片，其具有有源层，该有源层设计用于发射电磁辐射。该芯片具有结构单元的二维布置，该二维布置在半导体芯片的主辐射方向上设置在有源层之后。
已公开了发射辐射的半导体芯片，其中在主辐射方向上在有源层之后设置有二维光子晶体。二维光子晶体在字面意义中具有带不同折射率的区域的二维的并且在二维中周期性的布置。光子晶体通过将电磁辐射的传播衍射和干涉来进行影响。
类似于具有电子能带结构的晶体，光子晶体具有光子能带结构。光子能带结构尤其是可以具有禁戒能量(verbotener Energie)的区域，其中电磁波不能在晶体内传播。在此，言称光子带隙。
带有二维光子晶体的发射电磁辐射的半导体芯片的一个例子在US 5,955,749中进行了描述。在该出版物中说明了通过这种光子晶体可以实现提高从半导体芯片中的辐射耦合输出。
一个任务是，提出开头所提及类型的半导体芯片，其中可以设置针对确定应用有利的发射特性。该半导体芯片应当尤其是具有定向发射特性，其中电磁辐射大部分在比较窄的发射锥内发射。作为对定向发射特性的参考，可以是朗伯表面辐射器的所谓朗伯辐射特性，其具有近似方向无关的辐射密度。此外，如下辐射也可以是希望的：在该辐射情况下，电磁辐射的大部分在平坦的角中发射(亚朗伯发射，sublambert’sche Emission)。
提出了一种发射电磁辐射的半导体芯片，其具有有源层，该有源层设计用于发射电磁辐射。半导体芯片包括结构单元的二维布置，该二维布置在半导体芯片的主辐射方向上设置在有源层之后。结构单元以任意的统计分布来布置。
在一个实施形式中，结构单元的任意的统计分布满足基本条件，即最近邻的结构单元的距离分布具有与平均值最小+/-10％并且最大+/-25％的标准偏差。
结构单元是侧面与具有不同折射率的区域邻接的体积。换言之，在结构单元和侧面邻接的区域之间存在折射率跳变。
表述“侧面”在上面以“横向”的意义而被使用。“横向”意味着平行于有源层或者半导体芯片的主延伸平面的方向。垂直对应于垂直于有源层或者半导体芯片的主延伸平面的方向。
结构单元可以尤其是在材料层中的凹处或者从材料层延伸离开的突起部。材料层尤其是可以是半导体层。结构单元可以具有固体材料并且横向地与用气体、尤其是空气填充的区域邻接。相反，结构单元也可以是用气体、尤其是空气填充的、并且横向与具有固体材料的区域邻接的区域。然而也可能的是，结构单元或者横向邻接的区域具有固体材料，其中结构单元的折射率可以小于以及大于横向邻接的区域的折射率。
一种二维布置是沿着面的布置。该面可以是平坦的。然而，其原则上也可以是弯曲的面。
结构单元以任意的统计分布来布置，也就是说，它们并不根据确定的数学算法来布置。结构单元的布置并不遵循规律，其并非周期性地布置并且尤其是也并非按照预先确定的规律建立的周期性布置。准晶体布置也并未落入任意的统计分布的范畴。
结构单元的布置也并非是基于周期性布置的布置，并且其中结构单元的位置任意地、然而在小的程度上偏离规则结构，偏差为周期性布置的点阵常数的例如10％或者20％。基于周期性布置并且其中结构单元任意小地偏离周期性布置的位置来设置的布置是基本上周期性的布置。在准确的布置情况下，在利用电磁辐射透射的情况下在远场中得到规则的衍射图。在略微地任意偏离规则布置的情况下，衍射图仅仅被散布，然而保持相同的衍射图。
结构单元的任意的统计分布并不遵循确定的数学算法，然而根据一个实施形式满足基本条件，即最近邻的邻近者的距离分布具有与平均值最小+/-10％并且最大+/-25％的标准偏差。在结构单元的布置中，尤其是成对分布函数在一个确定的距离情况下或者在多个确定的距离情况下具有最大值，其中所述成对函数描述相邻的结构单元的横向距离。
标准偏差的表述隐含着：一些距离也可以偏离平均值少于10％或者多于25％。标准偏差的表述对于本领域技术人员而言由统计学中已知的并且已定义的表述。
已经发现的是，结构单元的任意统计分布尤其是在上述基本条件下适合类似于光子晶体那样起作用。尤其是，可以实现一种定向的辐射特征。通过完全不规则的统计分布的布置，与周期性晶体相比可以实现更均匀的发射特征。在结构单元上的电磁辐射的散射在远场中尤其是产生没有可识别的亚结构(Substruktur)的环。
借助结构单元的布置，可以实现定向发射特征。与没有结构单元的布置的情况相比，在定向发射特征情况下，电磁辐射的更大部分以确定的发射锥中(例如正/负30°)发射。
结构单元适于在电磁辐射的传播方面影响电磁辐射。为此，根据一个合乎目的的实施形式，结构单元分别具有第一横向延伸、垂直于第一横向延伸测量的第二横向延伸和/或垂直延伸，其大于或等于电磁辐射的发射最大值的波长的0.2倍，并且小于或等于电磁辐射的发射最大值的波长的5倍。
第一横向延伸沿着任意的第一横向方向来测量。替代“延伸”原则上也可以使用表述“伸展”或者“空间伸展”。其为结构单元的一维变量，在该变量上结构单元沿着第一横向方向延伸。第二横向延伸是结构单元的一维延伸，其垂直于第一延伸、即垂直于第一横向方向而测量。
用于测量第一横向延伸的第一横向方向优选对于所有结构单元是相同的，即第一横向延伸彼此平行对准。可替选的是，例如可能的是，对于每个结构单元分别选择最大横向延伸作为第一横向延伸。
发射辐射的半导体芯片并不仅仅发射唯一波长的辐射，而是发射具有最大值的发射频谱。
在一个实施形式中，结构单元的第一横向延伸、第二横向延伸和垂直延伸分别大于电磁辐射的发射最大值的波长的0.2倍。附加地或者可替选地，根据另一实施形式的结构单元的第一横向延伸、第二横向延伸和垂直延伸分别小于电磁辐射的发射最大值的波长的5倍。
一个附加的实施形式设计了，结构单元的第一横向延伸、第二横向延伸和/或垂直延伸分别比其余的结构单元的相应值偏差小于10％或者最多偏差10％。
在半导体芯片的一个扩展方案中，结构单元至有源层的主延伸平面上的投影的面积与其余的结构单元的相应面积分别至多略微偏差。该面积的偏差可以小于或者最多为20％，优选小于或者最多为15％，特别优选小于或者最多为10％。当然也可能的是，结构单元的面积基本上并不彼此偏差。
根据另一实施形式，第一横向延伸、第二横向延伸和/或垂直延伸分别针对结构单元的大部分或者针对所有结构单元基本上大小相同。根据另一扩展方案，结构单元的大部分或者所有结构单元基本大小相同并且相同地成形。
在半导体芯片的一个合乎目的的实施形式中，结构单元形成在具有半导体材料的层中。该层优选在主辐射方向上结束半导体芯片的半导体层序列。其可以由唯一的材料层构成或者具有带有不同的材料组分的多个层。在半导体芯片的另一个实施形式中，结构单元形成在多个层中。结构单元可以延伸通过半导体芯片的半导体层序列的多个层并且尤其是也通过半导体芯片的所有半导体层。
芯片的有源层在一个扩展方案中是外延的半导体层序列的组成部分。半导体层序列在与半导体芯片的主辐射侧对置的侧上设置有反射层。这种与结构单元组合的反射层可以附加地对实现半导体芯片的定向发射特征具有积极影响。
在另一实施形式中，半导体芯片没有外延衬底。半导体芯片具有外延的半导体层，该半导体层在制造中生长在外延衬底上。然而，外延衬底随后被至少部分地去除，使得得到的半导体芯片没有外延衬底。
根据一个附加的扩展方案，结合反射层设计了：支承元件包含在半导体芯片中。反射层设置在支承元件和半导体层序列之间。
该半导体芯片的其他优点、实施形式和改进方案从下面结合附图阐述的实施例中得到。其中：
图1示出了根据第一实施例的半导体芯片的示意性侧面剖视图，
图2示出了根据第二实施例的半导体芯片的示意性侧面剖视图，
图3示出了根据第三实施例的半导体芯片的示意性侧面剖视图，
图4示出了适于该半导体芯片的结构元件的布置的示意性俯视图，
图5a、6a、7a和8a示出了根据不同实施例的结构元件的示意性侧面剖视图，以及
图5b、6b、7b和8b示出了图5a、6a、7a和8a中所示的根据不同实施例的结构单元的示意性俯视图。
侧视图意味着在相对于半导体芯片或者半导体芯片的横截面的横向方向的视角下的视图。俯视图意味着在垂直于半导体芯片的视角下的视图。
在实施例和附图中，相同或者作用相同的组成部分分别设置有相同的附图标记。所示的组成部分以及组成部分彼此之间的大小关系不能视为合乎比例。更确切地说，附图的一些细节为了更好的理解而被夸大地示出。
在图1中示出的半导体芯片具有外延半导体层2、3、4。这些半导体层的每个原则上都可以具有未示出的多个外延的子层。
半导体芯片具有突起部或者突出部形式的结构单元5。结构单元同样可以具有外延的半导体材料或者由其构成。它们在层50中形成。也可能的是，层50并不具有外延的半导体材料，而是例如具有无机材料如玻璃或者由该材料构成。
层50在主辐射方向6中设置在外延半导体层2、3、4之后。如果层50具有半导体材料，则其在主辐射方向6上例如结束半导体芯片的半导体层序列。可能的是，在主辐射方向6上在层50和结构单元5之后设置有附加的材料，其在附图中出于清楚的原因而未被示出。
半导体层序列例如具有有源层2、第一覆盖层3和第二覆盖层4。第一覆盖层3和第二覆盖层4分别以至少一种掺杂材料掺杂，并且具有彼此不同的导电类型。例如，第一覆盖层3被n型地掺杂，而第二覆盖层4被p型地掺杂。然而也可以相反。
半导体芯片例如可以基于氮化物化合物半导体、磷化物化合物半导体或者砷化物化合物半导体。
在本上下文中，“基于氮化物化合物半导体材料”表示：芯片的半导体层或者其至少一部分、特别优选是至少有源区具有氮化物化合物半导体材料，优选为AlnGamIn1-n-mN，或者由其构成，其中0≤n≤1，0≤m≤1且n+m≤1。在此，该材料不必一定具有根据上式的在数学上精确的组分。更确切地说，其例如可以具有一种或者多种掺杂材料以及附加的组成部分。然而，出于简单的原因，上式仅仅包含晶格的主要组成部分(Al，Ga，In，N)，即使这些组成部分可以部分地通过少量其他材料代替和/或补充。
在本上下文中，“基于磷化物化合物半导体材料”表示：半导体层序列或者其至少一部分、特别优选是至少有源区优选包括AlnGamIn1-n-mP或者AsnGamIn1-n-mP，其中0≤n≤1，0≤m≤1且n+m≤1。在此，该材料不必一定具有根据上式的在数学上精确的组分。更确切地说，其例如可以具有一种或者多种掺杂材料以及附加的组成部分。然而，出于简单的原因，上式仅仅包含晶格的主要组成部分(Al或者As，Ga，In，P)，即使这些组成部分可以部分地通过少量其他材料代替。
在本上下文中，“基于砷化物化合物半导体材料”意味着，半导体层序列或者其至少一部分、特别优选是至少有源区优选包括AlnGa1-nAs，其中0≤n≤1。在此，该材料不必一定具有根据上式的在数学上精确的组分。更确切地说，其例如可以具有一种或者多种掺杂材料以及附加的组成部分。然而，出于简单的原因，上式仅仅包含晶格的主要组成部分(Al，Ga，As)，即使这些组成部分可以部分地通过少量其他材料代替。
在图1所示的实施例中，结构单元5构建在连贯的或者封闭的层50中。层50例如具有连贯的或者封闭的部分，结构单元5从该部分在主辐射方向6上伸出来。
其中构建有结构单元的层50也可以是并不连贯的或者并不封闭的层，其例如基本上由彼此间隔的结构单元5构成，参见图2。在结构单元是层50中的凹处的情况下，层50可以相应地具有穿通部。
在图3所示的实施例中，结构单元5通过层50中的凹处来构建。
在图1和2示出的实施例中，在结构单元5之间的区域例如用空气填充。在图3所示的实施例中，结构单元例如由借助空气填充的凹处构成。替代空气，在结构单元5之间的区域或者结构单元5本身原则上可以具有任意其他气态的、液态的和/或固态的材料。重要的是，在结构单元5和横向邻接的区域之间存在显著的折射率跳变。结构单元和横向邻接的区域的折射率例如可以彼此相差1、2或者超过2。
结构单元5例如全部或者至少大部分基本上大小相同并且相同地成形。然而，其也可能具有在其典型的变量参数的一个或者多个方面的略微差别。
可能的典型变量参数例如是第一横向伸展、垂直于第一横向伸展测量的第二横向伸展以及垂直伸展。这些参数的至少之一可以在结构单元中例如与其余结构单元的相应变量参数最多偏差10％、最多偏差8％或者最多偏差5％。
结构单元的另一可能的典型变量参数是结构单元至有源层2的主延伸平面上的投影的面积。结构单元5的面积例如可以与各其余的结构单元的相应面积偏差17％、13％或者7％。在结构单元的一部分中，变量参数原则上也可以更大程度地偏离其余的结构单元的相应的变量参数。
在图1至3示出的半导体芯片中，结构单元5以任意的统计分布来布置。结构单元的分布满足基本条件，即最邻近的邻近者的距离分布具有与平均值最小+/-10％并且最大+/-25％的标准偏差。这种分布例如在图4中示出，其中示出了对结构单元5的布置的示意性俯视图。
具有任意统计分布的结构单元5的这种布置例如可以借助自然的光刻来产生。为此。例如可以使用小球或者其他类型地成形的本体作为用于刻蚀工艺的掩膜体。在此，其中构建有结构单元5的层50在未被掩膜体覆盖的位置被选择性地刻蚀。
例如可以使用干刻蚀方法。作为掩膜体例如可以使用聚苯乙烯体或者二氧化硅体。它们例如借助液体而施加到层50上，所述液体包括水、乙醇或者水和乙醇的混合物。该施加例如借助本体浸渍到液体中来进行，其中掩膜体施加到该本体上。可替选地，液体例如可以旋涂到本体上。
为了满足上述基本条件，掩膜体例如可以首先以比最终设计的更低的密度来施加。随后，该本体于是被有针对性地推移到一起，例如以机械方式推移。在此，任意的统计分布继续存在。
借助同样的方法，原则上也可以产生凹处形式的结构单元。例如可以将负性光刻胶施加到层50上，并且将掩膜体用作其曝光掩膜。随后，可以将其中设置掩膜体的区域中的光刻胶选择性地去除，并且可以借助刻蚀、例如干刻蚀来产生凹处形式的多个结构单元5。
其他示例性的制造方法可以附加地或者替选地包括使用纳米印刷(Nano-Imprint)、电子束光刻、干涉光刻和/或相掩膜光刻。
在图1至3中示出的半导体芯片的实施例分别具有反射层7，其相对于主辐射方向6设置在半导体层2、3、4之前。反射层7具有电绝缘层71和金属导电层72。电绝缘层71具有穿通部73，使得层72的金属导电材料可以穿过穿通部。金属导电材料72用于将电流馈送到半导体芯片的半导体层中。在反射层7和半导体层2、3、4之间原则上可以设置至少一个导电层，其并不由半导体材料构成或者并不具有半导体材料。例如，在半导体层2、3、4和反射层7之间可以设置具有透明导电氧化物(TCO)的层。
原则上，半导体芯片也可以没有反射器7。然而反射器7结合结构单元5的布置对于产生半导体芯片的定向的辐射特征是有利的。
在图1中借助箭头示出了在临界角91下的主辐射方向6和辐射方向9。对比没有结构单元5的半导体芯片，借助如在图1至3中所示的半导体芯片可以实现的是，电磁辐射的更大得多的部分在发射角91内发射。例如，电磁辐射的大部分在+/-30°的发射锥内发射。
在图1中所示的半导体芯片具有支承体8。反射层7设置在支承体8和半导体层2、3、4之间。例如可以使用导电的半导体材料作为支承体。
所有前面描述的半导体芯片的示例性实施形式例如没有外延衬底。当然，半导体芯片也可以借助外延衬底来实现。然而对于产生定向的辐射特征而言有利的是，用于制造半导体芯片的外延衬底被至少部分地或者全部地去除。
附加于或者替代借助图1至3所阐述的实施例，结构单元5也可以在多个层上延伸，即凹处也可以比附图中所示更深地构建。例如，层50可以具有不同材料的多个层。也可能的是，凹处为了形成结构单元5部分地延伸到半导体层序列2、3、4中或者完全穿过半导体层序列。
在图5A、5B至8A、8B中在侧视图以及俯视图中示意性示出了针对可能的结构单元5的四种不同的实施例。
在图5A和5B中所示的实施例中，结构单元5是本体，其具有在垂直方向上基本相同的横向横截面。在俯视图中，结构单元5具有大致圆形的面(参见图5B)，然而其中其他的面形状如矩形、方形等等也是可能的。在图5A中表明了垂直延伸53，并在图5B中表明了第一横向延伸51、第二横向延伸52和面54。面54对应于结构单元5至芯片的有源区的主延伸平面上的投影的面。
在图6A和6B中示出的结构单元5具有在俯视图中同样大致圆形的形状。一般而言，结构单元5的第一横向延伸51和第二横向延伸52大小大致相同。不同于前面所描述的结构单元，在图6A和6B所示的结构单元5具有在垂直方向或者在主延伸方向上变细的形状，参见图6A。
在图7A和7B中示出的结构单元5具有朝着主辐射方向的侧，其例如包含多个拱形结构。第一横向延伸51和第二横向延伸52大小不同。在俯视图中，结构单元5具有不规则的并且非对称的形状。
在图8A和8B中示出了结构单元5的一个例子，其借助层50中的凹处来构建。垂直延伸52是凹处的深度。
本发明并未通过借助实施例对本发明的描述而局限于此。更确切地说，本发明包含任意新的特征以及特征的任意组合，尤其是在权利要求中的特征的任意组合，即使该特征或者该组合本身并未明确地在权利要求或者实施例中说明。
Claims (12)
1.一种光电子半导体芯片，其具有：有源层(2)，该有源层设计用于发射电磁辐射；以及结构单元(5)的二维布置，该二维布置在半导体芯片的主辐射方向(6)上设置在有源层之后，其中
结构单元(5)分别具有第一横向延伸、垂直于第一横向延伸测量的第二横向延伸和/或垂直延伸，其大于或等于电磁辐射的发射最大值的波长的0.2倍，并且小于或等于电磁辐射的发射最大值的波长的5倍，以及
结构单元以任意的统计分布来布置，其基本条件是：最近邻的邻近者的距离分布具有与平均值最小+/-10％并且最大+/-25％的标准偏差。
2.根据权利要求1所述的半导体芯片，其中结构单元(5)的第一横向延伸、第二横向延伸和垂直延伸分别大于电磁辐射的发射最大值的波长的0.2倍。
3.根据上述权利要求之一所述的半导体芯片，其中结构单元(5)的第一横向延伸、第二横向延伸和垂直延伸分别小于电磁辐射的发射最大值的波长的5倍。
4.根据上述权利要求之一所述的半导体芯片，其中结构单元的第一横向延伸、第二横向延伸和/或垂直延伸分别与其余的结构单元的相应值偏差小于10％或者最多偏差10％。
5.根据上述权利要求之一所述的半导体芯片，其中结构单元至有源层的主延伸平面上的投影的面积与其余的结构单元的相应面积分别偏差小于20％或者最多偏差20％，优选偏差小于15％或者最多偏差15％，特别优选偏差小于10％或者最多偏差10％。
6.根据上述权利要求之一所述的半导体芯片，其中第一横向延伸、第二横向延伸和/或垂直延伸分别针对结构单元(5)的大部分或者针对所有结构单元(5)基本上大小相同。
7.根据上述权利要求之一所述的半导体芯片，其中结构单元(5)的大部分或者所有结构单元基本大小相同并且相同地成形。
8.根据上述权利要求之一所述的半导体芯片，其中结构单元(5)形成在具有半导体材料的层(50)中。
9.根据权利要求8所述的半导体芯片，其中所述层(50)在主辐射方向(6)上结束半导体芯片的半导体层序列。
10.根据上述权利要求之一所述的半导体芯片，其中有源层(2)是外延的半导体层序列的组成部分，所述半导体层序列在与半导体芯片的主辐射侧对置的侧上设置有反射层(7)。
11.根据权利要求10所述的半导体芯片，其中半导体芯片没有外延衬底。
12.根据权利要求10或11所述的半导体芯片，其中包含支承元件(8)，并且反射层(7)设置在支承元件(8)和半导体层序列之间。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102008045028.6A DE102008045028B4 (de) | 2008-08-29 | 2008-08-29 | Optoelektronischer Halbleiterchip |
| DE102008045028.6 | 2008-08-29 | ||
| PCT/DE2009/001038 WO2010022694A1 (de) | 2008-08-29 | 2009-07-23 | Optoelektronischer halbleiterchip |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102138229A true CN102138229A (zh) | 2011-07-27 |
| CN102138229B CN102138229B (zh) | 2015-11-25 |
Family
ID=41314487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200980133895.3A Active CN102138229B (zh) | 2008-08-29 | 2009-07-23 | 光电子半导体芯片 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20110297982A1 (zh) |
| EP (1) | EP2319097A1 (zh) |
| KR (1) | KR20110056386A (zh) |
| CN (1) | CN102138229B (zh) |
| DE (1) | DE102008045028B4 (zh) |
| TW (1) | TWI427826B (zh) |
| WO (1) | WO2010022694A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008045028B4 (de) | 2008-08-29 | 2023-03-16 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterchip |
| EP2613367A3 (en) * | 2012-01-06 | 2013-09-04 | Imec | Method for producing a led device . |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6504180B1 (en) * | 1998-07-28 | 2003-01-07 | Imec Vzw And Vrije Universiteit | Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom |
| CN1641890A (zh) * | 2004-01-06 | 2005-07-20 | 元砷光电科技股份有限公司 | 发光二极管及其制造方法 |
| WO2006078522A2 (en) * | 2005-01-21 | 2006-07-27 | Luminus Devices, Inc. | Packaging designs for leds |
| US20070082418A1 (en) * | 2005-10-11 | 2007-04-12 | National Chung-Hsing University | Method for manufacturing a light emitting device and light emitting device made therefrom |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5779924A (en) * | 1996-03-22 | 1998-07-14 | Hewlett-Packard Company | Ordered interface texturing for a light emitting device |
| US5955749A (en) | 1996-12-02 | 1999-09-21 | Massachusetts Institute Of Technology | Light emitting device utilizing a periodic dielectric structure |
| TW437104B (en) * | 1999-05-25 | 2001-05-28 | Wang Tien Yang | Semiconductor light-emitting device and method for manufacturing the same |
| JP3466144B2 (ja) * | 2000-09-22 | 2003-11-10 | 士郎 酒井 | 半導体の表面を荒くする方法 |
| JP3782357B2 (ja) * | 2002-01-18 | 2006-06-07 | 株式会社東芝 | 半導体発光素子の製造方法 |
| US7262550B2 (en) * | 2003-04-15 | 2007-08-28 | Luminus Devices, Inc. | Light emitting diode utilizing a physical pattern |
| US7083993B2 (en) | 2003-04-15 | 2006-08-01 | Luminus Devices, Inc. | Methods of making multi-layer light emitting devices |
| US20050161696A1 (en) * | 2004-01-28 | 2005-07-28 | Matsushita Electric Industrial Co., Ltd. | Semiconductor light-emitting device and method for fabricating the same |
| US7509012B2 (en) * | 2004-09-22 | 2009-03-24 | Luxtaltek Corporation | Light emitting diode structures |
| KR100640497B1 (ko) | 2005-11-24 | 2006-11-01 | 삼성전기주식회사 | 수직 구조 질화갈륨계 발광다이오드 소자 |
| US20070212813A1 (en) * | 2006-03-10 | 2007-09-13 | Fay Owen R | Perforated embedded plane package and method |
| US7535646B2 (en) * | 2006-11-17 | 2009-05-19 | Eastman Kodak Company | Light emitting device with microlens array |
| US8390008B2 (en) * | 2008-05-29 | 2013-03-05 | Global Oled Technology Llc | LED device structure to improve light output |
| DE102008045028B4 (de) | 2008-08-29 | 2023-03-16 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterchip |
-
2008
- 2008-08-29 DE DE102008045028.6A patent/DE102008045028B4/de active Active
-
2009
- 2009-07-23 WO PCT/DE2009/001038 patent/WO2010022694A1/de active Application Filing
- 2009-07-23 KR KR1020117005942A patent/KR20110056386A/ko not_active Application Discontinuation
- 2009-07-23 EP EP09776012A patent/EP2319097A1/de not_active Withdrawn
- 2009-07-23 CN CN200980133895.3A patent/CN102138229B/zh active Active
- 2009-07-23 US US13/061,514 patent/US20110297982A1/en not_active Abandoned
- 2009-08-27 TW TW098128749A patent/TWI427826B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6504180B1 (en) * | 1998-07-28 | 2003-01-07 | Imec Vzw And Vrije Universiteit | Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom |
| CN1641890A (zh) * | 2004-01-06 | 2005-07-20 | 元砷光电科技股份有限公司 | 发光二极管及其制造方法 |
| WO2006078522A2 (en) * | 2005-01-21 | 2006-07-27 | Luminus Devices, Inc. | Packaging designs for leds |
| US20070082418A1 (en) * | 2005-10-11 | 2007-04-12 | National Chung-Hsing University | Method for manufacturing a light emitting device and light emitting device made therefrom |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201023406A (en) | 2010-06-16 |
| TWI427826B (zh) | 2014-02-21 |
| DE102008045028A1 (de) | 2010-03-04 |
| KR20110056386A (ko) | 2011-05-27 |
| WO2010022694A1 (de) | 2010-03-04 |
| US20110297982A1 (en) | 2011-12-08 |
| DE102008045028B4 (de) | 2023-03-16 |
| CN102138229B (zh) | 2015-11-25 |
| EP2319097A1 (de) | 2011-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9595636B2 (en) | Light emitting device substrate with inclined sidewalls | |
| CN102769082B (zh) | 图形化衬底及其形成方法及用于制作所述衬底的掩膜版 | |
| US7391059B2 (en) | Isotropic collimation devices and related methods | |
| US7388233B2 (en) | Patchwork patterned devices and related methods | |
| US20080173887A1 (en) | Self-luminous device | |
| KR20140047070A (ko) | 역전된 대면적 광 추출 구조들을 갖는 디바이스 | |
| KR20140053958A (ko) | 개선된 추출부 갖는 방출 디바이스 | |
| US8673666B2 (en) | Light-emitting devices with textured active layer | |
| US20070085098A1 (en) | Patterned devices and related methods | |
| KR20110139250A (ko) | 사파이어 기판의 제조방법, 및 반도체 장치 | |
| US9634189B2 (en) | Patterned substrate design for layer growth | |
| EP3249701B1 (en) | Deep ultraviolet led and production method therefor | |
| US7348603B2 (en) | Anisotropic collimation devices and related methods | |
| CN1276521C (zh) | 产生辐射的半导体芯片 | |
| KR20110101220A (ko) | 광전 반도체칩 및 광전 반도체칩의 제조 방법 | |
| CN102138229A (zh) | 光电子半导体芯片 | |
| US11309454B2 (en) | Deep ultraviolet LED and method for producing the same | |
| Lin et al. | Light extraction enhancement of a GaN-based light-emitting diode through grating-patterned photoelectrochemical surface etching with phase mask interferometry | |
| US20210320223A1 (en) | Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip | |
| CN106990607A (zh) | 面状照明装置 | |
| JP7238897B2 (ja) | 突状構造体、発光素子用基板、その製造方法、及び発光素子 | |
| CN111066160B (zh) | 用于制造光电子半导体芯片的方法和光电子半导体芯片 | |
| CN103022298A (zh) | 具有导光柱的高压led芯片及其制备方法 | |
| KR20070114924A (ko) | 주기적 결함을 포함하는 광자 결정 구조를 이용한 고직진,고휘도 ｌｅｄ | |
| KR102467610B1 (ko) | 표면 제어 3차원 나노구조체 형성방법, 이에 의해 형성된 표면 제어 3차원 나노구조체 그리고 이를 이용한 광전소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |