CN102138180A - 用于可重构逻辑电路的电子器件 - Google Patents

用于可重构逻辑电路的电子器件 Download PDF

Info

Publication number
CN102138180A
CN102138180A CN2009801309749A CN200980130974A CN102138180A CN 102138180 A CN102138180 A CN 102138180A CN 2009801309749 A CN2009801309749 A CN 2009801309749A CN 200980130974 A CN200980130974 A CN 200980130974A CN 102138180 A CN102138180 A CN 102138180A
Authority
CN
China
Prior art keywords
resistance switch
field effect
effect transistor
switch
electron device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801309749A
Other languages
English (en)
Inventor
瑞内·怀兹
西尔维亚·罗塞利
加布里埃尔·内尔斯
比卓恩·鲁斯塞姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102138180A publication Critical patent/CN102138180A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/50—Bistable switching devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters
    • H03K19/17784—Structural details for adapting physical parameters for supply voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters
    • H03K19/17792—Structural details for adapting physical parameters for operating speed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/202—Integrated devices comprising a common active layer

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Networks Using Active Elements (AREA)

Abstract

本发明涉及一种电子器件，其包括彼此电耦合的场效应晶体管和电阻开关，其中所述电阻开关被构造来在低电阻状态和高电阻状态之间切换。

Description

用于可重构逻辑电路的电子器件
本发明涉及用于电子器件，并且具体而言，涉及用于诸如场可编程门阵列的逻辑电路中的电子器件。
自从20世纪60年度初以来，电子产品的周转时间已经被不断地缩短。这导致创造利润的周期缩短，并且导致对于允许缩短新产品的开发时间以及减小生产成本的可重构电子电路的需要增大[1]。
场可编程门阵列(FPGAs)常用于形成可重构器件。场可编程门阵列是包含可编程逻辑部件和可编程互连的半导体器件，其中，所述可编程逻辑部件可以被编程以执行基本的逻辑门的功能，诸如AND和XOR，更复杂的组合功能，诸如解码器或数学功能。FPGAs还可以包括存储器元件。可编程互连允许在FPGAs被制造之后根据需要的逻辑部件的互连实现任意逻辑功能。
FPGAs是通用处理器和物理优化宏之间的良好折衷[2]。但是，已知FPGAs在集成密度、速度和能效方面的性能还太低，不能在众多产品中使用。
在图1中概述了用于实现可重构性的常用可编程逻辑阵列(PLA)。其由两个交叉开关阵列(crossbar)构成。上部的交叉开关阵列是所谓的“AND”平面，下部的交叉开关阵列是“OR”平面。交叉开关阵列由多个二极管构成。只有选定的结处二极管是起作用的，而在其他的结处，二极管被灭活并绝缘。根据二极管在交叉开关阵列的交叉点处的配置，可以运算各种布尔函数。这在图1中以两种逻辑函数进行了举例说明。PLAs的缺点是低功率效率。根据二极管-电阻器逻辑，功率被耗散于阻抗中，即使在静态条件下。这排除了PLAs用于具有高集成密度的低功率应用的用途。
Likharev等人在2005年提出了可重构器件的新概念[3；4]。在该概念中，CMOS电路被与分子交叉开关阵列组合。CMOS层由多个反相器组成，所述反相器通过小的引针与分子交叉开关阵列连接，所述分子交叉开关阵列布置在硅晶片的顶面上。交叉开关阵列中的分子层具有开关的功能性，即在上电极和下电极的每一个交叉点处，分子层的传导状态可以被在导电状态和绝缘状态之间切换。通过在交叉开关阵列中的不同结处进行不同地切换，此体系结构可以实现不同的功能性。与PLAs相似，CMOL概念依赖于接线的OR逻辑。然而，这样的逻辑同样具有低的功率效率，并且实现具有高集成密度的低功率器件很困难。
2007年Hewlett Packard公布了用于将CMOS电路与电阻开关元件的交叉开关阵列组合的场可编程纳米线互连的新概念[5]。此概念以Likharev等人的CMOL概念为基础。如在CMOL概念中一样，电阻开关元件的交叉开关阵列被布置在CMOS晶片的顶面上。与CMOL概念不同，CMOS层不仅包括反相器，还包括完整的逻辑功能例如NAND、NOR或缓冲单元。在CMOS层中运算完整的逻辑。CMOS层的顶面上的交叉开关阵列仅仅连接硅晶片中的不同基本单元。
此概念解决了功能效率问题。由于使用完整的CMOS基本单元，这些器件是非常功率高效的，并且具有非常高的集成密度。但是，完整单位单元的选择在某种程度上限制了可重构电路的灵活性。
单位单元的特定选择可能对于特定任务是最合适的。但是，这可能引起其不适于其他任务或对于其他任务而言不是高效的问题。
具体地，如果保持基本单元非常简单以保持逻辑电路通用性，即如果基本单元仅仅由反相器构成，FPNI概念将失去其高集成密度，因为交叉开关阵列的每一个电极只能够连接到一个CMOS基本单元。因此，在给定面积上存在有限数量的CMOS基本单元之间的连接，这样的给定面积可能不足以组合具有低功能性的单位单元来获得期望的FPGA功能性。因此，不能实现与通用体系结构相结合的高集成密度。
本发明的目的是提供用于诸如FPGA的逻辑电路的电子器件，其作为可重构电路中的部件允许高灵活性并提供高集成密度。
本目的通过包括权利要求1的特征的电子器件和包括权利要求11的特征的方法得以实现。在从属权利要求中限定了本发明的优选实施方式。
根据本发明，提供了一种电子器件，其包括彼此电耦合的场效应晶体管和电阻开关，其中所述电阻开关被构造来在低电阻状态和高电阻状态之间切换。
电阻开关包括电阻开关材料，所述电阻开关材料包含两种其中电阻开关材料的电阻不同的状态：低电阻(“开”)状态和高电阻(“关”)状态。通过施加正或负的电压脉冲，其可以在这些状态之间切换。电阻开关材料的状态被保持在材料中，即便是没有施加电压。
因为可以依赖于开关的状态根据期望的功能性激活或灭活器件，所以该器件可以被用于可重构器件，诸如场可编程门阵列。
与CMOL或FPNI概念不同，单个晶体管与单个开关组合。因此，根据本发明的可重构元件处于最低的逻辑水平。
根据优选实施方式，电子器件包括层叠结构，并且电阻开关被布置在场效应晶体管的顶部。此外，绝缘体可以被设置在场效应晶体管上，例如作为场效应晶体管的一部分，即设置在场效应晶体管和电阻开关之间。这提供了易于制造的电子器件，该电子器件具有通过单个电阻开关和场效应晶体管的非常高的空间效率实现的高集成密度。
根据进一步优选的实施方式，电阻开关被布置在场效应晶体管的栅极的顶部，并且电阻开关的第一接触被设置在电阻开关的与所述栅极相反的顶部，其中，所述第一接触与场效应晶体管的源极或漏极电连接。优选地，第一接触通过互连与场效应晶体管的源极或漏极连接。互连可以垂直于场效应晶体管和器件的主平面来布置。
根据另一实施方式，电阻开关的第二接触被设置在场效应晶体管的栅极和电阻开关之间。优选地，栅极被包埋在覆盖场效应晶体管并防止与电阻开关材料接触的绝缘层中。根据本实施方式，第一和第二接触与电阻开关材料组合形成开关，并且第一接触与场效应晶体管的源极或漏极的电连接导致开关与场效应晶体管的串联连接，具体地，开关与晶体管的源极和漏极的串联连接。接通电阻开关允许到晶体管的电连接，具体地到其源极或漏极的电连接。关断电阻开关断开晶体管。
根据另一实施方式，场效应晶体管的栅电极被形成为电阻开关的第二接触。通过将电阻开关材料与场效应晶体管的栅极和源极或漏极电连接，施加在源极和栅极之间的电压依赖于开关的状态。如果开关闭合，栅极和源极之间的电压降较低。或者，如果开关打开，栅极和源极之间的电压降较高。因此，开关的状态控制栅极-源极电压，并且控制源极和漏极之间的晶体管沟道的电阻。可以通过电阻开关的小电阻变化控制源极和漏极之间的大电阻变化。因此，根据本实施方式的电子器件可以用作阻抗转换器。
根据进一步优选的实施方式，电阻开关的第二接触还与场效应晶体管的源极和漏极中的另一个电连接。因此，得到包括与场效应晶体管并联连接的开关的器件。接通电阻开关短路晶体管。关断电阻开关允许晶体管的常规操作，并且根据其栅极的状态，电流在源极和漏极之间流动。
上述电子器件可以用作可重构电路的NAND或NOR门。
根据另一实施方式，电阻开关包括电阻开关材料，所述电阻开关材料包括具有电阻开关特性的金属-绝缘体-金属结和分子层中的一种。
此外，根据一个实施方式，提供了一种逻辑电路，所述逻辑电路包括彼此电耦合的上述器件中的一个或多个以形成诸如FPGA的器件阵列。通过相应地接通或关断电阻开关，可以用一种阵列实现具有不同配置的逻辑电路。
根据另一实施方式，电子器件被布置成阵列，以形成一个或数个NAND和NOR门。
根据本发明，还提供了一种制造电子器件的方法。其包括如下步骤：处理衬底以制造场效应晶体管；在场效应晶体管的顶部沉积电阻开关材料层，并形成电阻开关；以及在场效应晶体管的源极和漏极中的至少一个与电阻开关之间提供电接触。
本发明的制造方法允许以非常空间高效的方式提供诸如FPGA的可重构电路的基本元件。此外，可以构建NAND门或其他具有可配置数量的输入的逻辑电路。
根据一个实施方式，方法包括将电阻开关的第一电接触布置在电阻开关材料的与栅极相对的顶部上，并且在第一接触与场效应晶体管的源极和漏极中的一个之间形成第一电互连。优选地，互连与器件主平面垂直地布置。
根据另一实施方式，方法包括在栅极和电阻开关之间布置电阻开关的第二电接触。第二接触可以被布置在覆盖和隔离晶体管的绝缘层的顶部上。
根据另一实施方式，第二电互连被布置在第二接触与场效应晶体管的源极和漏极中的另一个之间。优选地，第二互连也与器件主平面垂直地布置。
根据另一实施方式，方法包括将栅极的栅电极形成作为电阻开关的第二接触。优选地，绝缘层被沉积在场效应晶体管上，所述绝缘层具有开口，栅电极可以通过该开口与电阻开关材料连接。或者，栅电极可以延伸穿过绝缘层中的开口，并且与沉积在绝缘层上的电阻开关材料直接接触。
将接触布置在电阻开关材料的与栅极相对的顶部上并将栅极的栅电极形成为电阻开关的第二接触得到具有如下功能性的器件：根据施加在栅极和源极之间的电压的电压降受电阻开关的状态影响。如果电阻开关被闭合，栅极和源极之间的电压降很低。结果，如果晶体在线性区域中使用，晶体管的源极和漏极之间的电阻很高。或者，如果开关打开，栅极和源极之间的电压降很高，并且源极和漏极之间的电阻很低。
根据另一实施方式，多个电子器件被设置并彼此电连接。多个电子器件的制造可以通过包括光刻在内的已知半导体加工方法来同时实现。电子器件可以通过将其布置在包括交叉开关阵列(crossed bar)的可编程逻辑阵列(PLA)中而被电连接。
此外，根据本发明提供了一种操作包括如上所述的多个电子器件的集成电路的方法。方法包括将电子器件中的至少一个的电阻开关在低电阻状态和高电阻状态之间切换，以便灭活或激活电子器件。此外，方法包括在切换过程之间测试集成电路的电参数，诸如电流、电压和逻辑功能。响应于该测试，可以执行一个或多个电阻开关的进一步切换。随后，可以再次测试集成电路。这些步骤可以被重复，直至集成电路具有期望的特性和功能性。
根据本发明的所述方法特别适用于测试IC设计的原型。经常地，IC的第一原型因为其设计错误而不会如期望的那样工作。通常，这些错误只有在测试IC设计的第一原型时才能被识别出来。但是，通过改变IC设计中的晶体管之间的互连以改变其逻辑功能，经常可以克服这些错误。不需要改变IC的完整晶体管布局。根据本发明，通过切换一个或数个相关电子器件的电阻开关，可以消除原型中的错误。
根据本发明的方法减少了测试和修改IC原型的时间，这是因为通过提供根据本发明的在集成电路的晶体管之间包括允许改变晶体管的逻辑功能的可开关互连的原型，可以减少需要制造的修改原型(包括相应的重做光罩的设计和制造)的数量。
一旦获得了优化的工作原型，需要仅仅一个经修改的光罩(reticle)用于集成电路的大规模生产。在该集成电路中，电阻开关中的一些随后可以被省略，或者电阻开关中的一些可以根据需要由硬线连接互连来代替。
本发明的进一步的特征、特点和优点将从下面的结合附图给出的对于本发明的优选实施方式的描述获得。在附图中：
图1示出了由包括AND平面和OR平面的两个交叉开关阵列构成的可编程逻辑阵列；
图2a示出了本发明的根据一个实施方式的电子器件，其包括与源极和漏极之间的场效应晶体管并联连接的电阻开关；
图2b示出了本发明的根据另一个实施方式的电子器件，其包括与源极和漏极之间的场效应晶体管串联连接的电阻开关；
图2c示出了根据本发明的另一实施方式的另一电子器件，其包括在场效应晶体管的栅极和源极之间并联连接的电阻开关；
图3示出了电阻开关材料的主I-V特性；
图4以漏极电流vs.漏极源极电压的图线示出了图2a中所示的电子器件的I-V特性；
图4b以漏极电流vs.漏极源极电压的图线示出了图2b中所示的电子器件的I-V特性；
图5示出了由可重构电子器件的阵列布置的NAND；
图6示出了包括图2a和2b中所示的电子器件的可重构电路的阵列的另一实施例；以及
图7a以漏极电流vs.漏极源极电压的图线示出了图2c中所示的器件的I-V特性。
在下文中，将参考图2a-7描述本发明的实施方式。具体地，描述电阻开关与MOSFET的三种不同实施方式或组合。这些实施方式中的每一种都是非常高的空间效率的，因为开关与晶体管的组合具有与单独的晶体管相同的底座或侧边尺寸。
在图2a-2c中，整个结构的下面层由常规的形成在衬底上的硅n-沟道MOSFET 1构成。晶体管(MOSFET 1)被绝缘层3覆盖，所述绝缘层3诸如为SiO2、氮化硅、氧氮化硅等。在绝缘层3的顶部上沉积电阻开关材料薄层5。该层5可以由具有电阻开关特性的分子层或金属-绝缘体-金属(MIM)结构成。
具有电阻开关特性的MIM材料包括简单氧化物，诸如TiO2、Al2O3、Ni2O3。合适的接触(contact)由具有高离子迁移率的金属如Cu，Au，Ag等等来形成。
电阻开关也可以由″金属-聚合物-金属″材料体系来形成，其中，所述聚合物具有半导体特性。该材料体系表现出所谓的″灯丝开关效应″。合适的聚合物包括例如聚(3-己基噻吩)(P3HT)、聚苯胺、聚(苯撑亚乙烯)-分散红1(PPV-DR1)、聚硅氧烷咔唑(PSX-Cz)、聚吡咯、聚(邻氨基苯甲酸)(PARA)和聚(苯胺-共-邻氨基苯甲酸)(PANI-PARA)。聚合物被至少一种具有高离子迁移率的金属(如Cu、Au、Ag等)接触。
上述聚合物的结构式如下所示：
合适的电阻开关材料还包括如下材料或由如下材料构成：在施加电场时显示电荷传导性的材料。这类电阻开关材料可以是包括响应于电场的施加而进行电荷转移的组分的材料。这类材料还包括响应于电场的施加而与连接的电极进行电荷转移的电阻开关材料。适当的电极材料包括如Cu、Au、Ag等的金属。
通常，这些被称为电荷转移复合物的材料是电子供体-电子受体复合物，其以至少一种其中存在电子电荷从供体向受体部分的部分转移的到激发态的电子跃迁为特征。
电荷转移复合物中的供体分子和受体分子被定义为：供体的最高被占据分子轨道(HOMO)和受体的最低未被占据分子轨道(LUMO)彼此充分接近，结果在施加电场时，供体的HOMO中的电子可以转移到受体的LUMO，反之亦然，这取决于电场方向。
供体分子是在电荷转移复合物形成期间贡献电子的分子。
供体分子可以包含(但不限于)如下供体基团中的一个或多个：O-、S-、NR2、NAr2、NRH、NH2、NHCOR、OR、OH、OCOR、SR、SH、Br、I、Cl、F、R、Ar。它们可以是单个分子、低聚物或聚合物。
电阻开关材料也可以包含(但并不局限于)下式之一的供体分子：
受体分子是在电荷转移复合物形成期间接受电子的分子。
受体分子可以包含(但不限于)如下受体基团中的一个或多个：NO2、CN、COOH、COOR、CONH2、CONHR、CONR2、CHO、COR、SO2R、SO2OR、NO、Ar。它们可以是单个分子、低聚物或聚合物。
在富勒烯衍生物、半导体纳米点(semiconductor nanodot)和贫电子过渡金属复合物中也找到了受体分子。
电阻开关材料可以包含含有如下物质的组中的受体分子：C60富勒烯、C61富勒烯、CdSe和八乙基卟啉合铂。
或者，响应于电场的施加进行电荷转移的电阻开关材料可以是具有共轭主链以及侧链液晶聚合物的材料，它们可以以单域结构形式或多域结构形式排列。
电阻开关材料可以具有下式，但并不局限于此：
Figure BPA00001309705900101
其中，R4和R5在每次出现时独立地选自包含如下基团的组：
Figure BPA00001309705900102
R1和R2独立地选自含有如下基团的组：直链C1-20烷基、支化C1-20烷基、芳基、被取代的芳基、烷基芳基、被取代的烷基芳基、烷氧基芳基、被取代的烷氧基芳基、芳氧基芳基、被取代的芳氧基芳基、二烷基氨基芳基、被取代的二烷基氨基芳基、二芳基氨基芳基和被取代的二芳基氨基芳基，
R3选自含有如下基团的组：直链C1-20烷基、支化C1-20烷基、芳基、被取代的芳基、烷基芳基、被取代的烷基芳基；并且
其中R6和R7在每次出现时独立地选自含有如下基团的组：直链C1-20烷基、支化C1-20烷基、芳基、被取代的芳基、烷基芳基、被取代的烷基芳基、-(CH2)q-(O-CH2-CH2)r-O-CH3，q选自范围1≤q≤10，r选自范围0≤r≤20；并且
其中L和M在每次出现时独立地选自含有如下基团的组：噻吩、被取代的噻吩、苯基、被取代的苯基、菲、被取代的菲、蒽、被取代的蒽、任何可以以被二溴取代单体形式合成的芳族单体、苯并噻二唑、被取代的苯并噻二唑、苝和被取代的苝；并且
其中m+n+o≤10，m、n、o中的每个独立地选自范围1-1000；并且
其中p选自范围0-15；并且
其中s选自范围0-15，
附加条件是，如果R4是H，那么R5不是H，如果R5是H，那么R4不是H。
或者，电阻开关材料可以具有下式，但并不局限于此：
Figure BPA00001309705900111
其中L在每次出现时独立地选自由如下基团组成的组：噻吩、被取代的噻吩、苯基、被取代的苯基、菲、被取代的菲、蒽、被取代的蒽、任何可以以被二溴取代单体形式合成的芳族单体、苯并噻二唑、被取代的苯并噻二唑、苝和被取代的苝；并且其中R6和R7在每次出现时独立地选自由如下基团组成的组：直链C1-20烷基、支化C1-20烷基、芳基、被取代的芳基、烷基芳基、-(CH2)q-(O-CH2-CH2)r-O-CH3，q选自范围1-10，r选自范围0-20；并且R4和R5在每次出现时独立地选自包含如下基团的组：
Figure BPA00001309705900121
根据另一实施方式，电阻开关材料可以具有下式之一，但并不局限于此：
Figure BPA00001309705900131
或者，电阻开关材料是具有下式的经封端的聚富勒烯，但并不局限于此：
Figure BPA00001309705900132
优选地，所述材料在包括场效应晶体管的衬底上通过使用定向层或通过其他方法(诸如直接机械摩擦、通过使用电场或磁场)被定向。定向导致偶极再取向并且使得从电极的电荷转移或者在该层组分间的电荷转移更好。
对于上述所有在电场中显示电荷转移的电阻开关材料而言，电荷转移可以在材料的分子内发生或者可以在分子与分子之间发生。电荷转移也可以在分子和连接的电极(诸如场效应晶体管1的栅电极或接触13，15)之间发生。
在分子内电荷转移复合物中，供体和受体片段是同一分子的部分。分子内电荷转移分子可以是单一分子、低聚物或聚合物。
此外，电阻开关材料可以包括贫电子分子。通常，贫电子分子是具有吸电子基团(具有正Hammett，δ，常数)和任意供电子基团的分子，和直接连接到金属上的配体具有吸电子基团的过渡金属复合物。它们可以是单个分子、低聚物或聚合物。
贫电子分子可以由下式之一定义，但并不局限于此：
Figure BPA00001309705900141
其中，R、R1、R2、R3、R4、R5、R6＝C＝O、COOH、F、Cl、Br、I、CN、NO2、NR3 +、O-Ar、COOR、OR、COR、SH、SR、CONH2、CONHR、CONR2、CHO、OH、SO2R、SO2OR、NO、C≡CR、Ar；以及
Figure BPA00001309705900142
其中，M＝过渡金属，X，Y＝吸电子基团，如C＝O、COOH、F、Cl、Br、I、CN、NO2、NR3 +、N＝C、O-Ar、COOR、OR、COR、SH、SR、CONH2、CONHR、CONR2、CHO、C＝N、OH、SO2R、SO2OR、NO、C≡CR、Ar，R1，R2＝芳族的、烯丙基的(allilylic)；a，b＝整数。
贫电子分子可以包括下式之一，但并不局限于此：
Figure BPA00001309705900151
电阻开关材料可以包括氧化还原-可寻址分子(Redox-addressable molecule)。通常，氧化还原可寻址分子是其中共轭长度及其具有的传导性在化学还原或氧化时变化的分子。它们可以是单个分子、低聚物或聚合物。典型的氧化还原可寻址基团是4，4’-联吡啶鎓盐。
根据一个实施方式，氧化还原可寻址分子由下式定义，但并不局限于此：
Figure BPA00001309705900161
其中，R1、R2、R3、R4＝芳基或烷基，X-＝阴离子。
根据优选实施方式，氧化还原可寻址分子包括下式之一，但并不局限于此：
Figure BPA00001309705900162
电阻开关材料层通常是无定形的，并且容易通过使用常规沉积方法诸如热蒸镀、溅射或旋转涂布、逐层沉积、静电自组装、Langmuir Blodgett技术等沉积在MOSFET 1的顶部上。
含有贫电子分子的材料的具体实例是通过氯仿溶液的旋转涂布制备的六氮杂三萘撑(HATNA)的活性膜。该膜可以在真空条件下干燥。然后，可以通过掩模(0.25mm2)沉积铝电极，从而形成完整开关。
在应用电压谱时，可以在试验装置中测试20个循环中的开关比(ON-OFF ratio)为2.3。
在氧化还原可寻址分子中，通过电流的电子注入使分子化学还原，并且在π*轨道中的电子增量使材料的传导性增加，从而由低传导状态(关断)转换到高传导状态(开通)。
电阻开关材料的进一步的具体实例包括例如通过Langmuir Blodgett技术制备的氧化还原可寻址十八烷基紫精二溴化物层、通过旋转涂布氯仿/乙醇溶液制备的氧化还原可寻址聚(紫精-共-十二烷)层和通过蒸镀制备的氧化还原可寻址1，1’-二乙基-4，4’-联吡啶鎓二溴化物层。当然，这些材料也可以采用与其他材料相关的技术制备。
欧洲专利申请EP 07 01 57 11公开了关于可用作电阻开关材料的材料的更多细节及其制法，该专利文献通过引用插入此处。
在图3中概述了包含电阻开关材料的电阻开关的主要特性。电阻开关包括层的电阻不同的两种稳定状态：低电阻状态(开通)和高电阻状态(关断)。通过施加正电压脉冲或负电压脉冲，可以在这些状态之间切换。即便未向开关施加电压，该开关的状态也被存储下来。
在电荷转移复合物材料的情况下，在施加电场时电荷转移复合物的各组分间的传导性变化过程可以如下以分子尺度进行解释：在低传导状态时(这可以被认为是“关断”状态)，电荷载流子(诸如电子)占据最低能量水平。由于施加电场诸如电压脉冲，所以电子由供体分子转移到受体分子。结果，电荷载流子占据较高能量水平。因此，该材料处于高传导或“开通”状态。
根据器件的类型，电阻开关17与场效应晶体管的源极7、漏极9或栅极11连接。
根据图2a所示的第一可选实施方式，布置在场效应晶体管1的顶部上的电阻开关17包括夹在电阻开关材料5之间的两个接触13，15。两个接触13，15与器件的主平面平行地布置，并且彼此重叠。场效应晶体管1的栅极11包括栅电极12和栅极氧化物14。栅极11被包埋在绝缘层3中。栅极11从指向平面外的方向被接触。如在图2a中可见的，由电阻开关材料5和两个接触13，15形成的开关17具有与在开关17下设置的场效应晶体管1相同的底座和侧边尺寸。
开关17，具体来说其接触13，15，被分别连接到与晶体管1的源极7和漏极9电接触的第一互连19和第二互连21。如图2a的右侧视图中所示的，该电子器件可以由与源极7和漏极9之间的场效应晶体管1并联连接的电阻开关17表示。
图2a中所示的器件的功能性可以借助图4a中所示的漏极电流vs.源极电源的曲线来理解。如果漏极-源极电压VDS超过电阻开关17的接通开关电源VON，则开关17接通，并且短路MOSFET 1。器件(包括晶体管1和开关17)现在被永久性接通，即使不施加任何电压。只有在源极7和漏极9之间施加超过VOFF的负电压，开关17可以被再次关断，以消除晶体管1的短路。为了避免在源极和漏极之间施加负电压时损伤MOSFET 1，MOSFET 1必须通过短路漏极和栅极(保证漏极-栅极电压为0)被设为其绝缘状态。
根据图2b中所示的器件，电阻开关材料5被沉积在场效应晶体管1的顶部。与图2a中所示的器件相同，电阻开关材料5被夹在两个电接触13，15之间，以形成开关17。当开关17的第一接触13通过垂直互连19与场效应晶体管1的漏极接触7电连接时，开关的第二接触15不与场效应晶体管1的源极9连接。与开关17的第二接触15接触的垂直互连21仅仅在电阻开关材料5的底面侧和器件的顶表面之间延伸。结果，图2b中示出了电子器件可以被描述为与源极7和漏极9之间的场效应晶体管1串联连接的电阻开关17，如在图2b的右侧示意性示出的。
电阻开关17和MOSFET 1的串联连接与根据图2a的电子器件以相似的方式起作用。如果漏极源极电压超过VOFF，电阻开关打开并且永久性断开晶体管1(其源极7或漏极9)，而不管栅极电压如何(应注意图2a和2b中的开关的不同取向)。只有在接触21和19之间施加大的反向电压，开关17才可以被再次闭合。在图4b中的漏极电流ID vs.漏极源极电压VDS的曲线说明了该行为。
如在图2a和2b中可见的，在图2a中所示的器件的情况下用于接触电阻开关17和场效应晶体管1的源极7和漏极9两者或者如图2b中所示用于仅仅连接电阻开关17与场效应晶体管1的漏极9而不连接场效应晶体管的源极7的互连19，21被与场效应晶体管1的平面和开关17的平面垂直地布置，并且延伸到器件的其被暴露处的顶表面。
因此，通过将器件的表面上的互连19，21例如与电极连接并且通过施加正或负电压脉冲用于″接通″或″关断″，可以实现器件的开关。
针对图2a和2b描述的电子器件，即电阻开关17和晶体管1的串联连接和并联连接代表可重构电路的最基本的元件。作为实例，可以形成具有可配置数量的输入的NAND门。图5中示出了相应的电路。依据开关17的状态，NAND门具有两个、三个或四个输入。为了禁用NAND门的一个输入，相应的p-沟道晶体管必须被禁用(即，相应的开关必须被打开)并且n-沟道晶体管必须被永久接通(通过闭合相应的开关)。
图5的NAND电路可以被扩展以产生完全可重构的电路，所述电路可以运算每一种可能的布尔函数。图6中示出了一种实施例。依据开关17的状态，此电路可以运算三种不同的、可自由配置的NAND函数，并且可以将该NAND函数与AND函数连接。例如，其可以运算函数
Figure BPA00001309705900201
。与反相器组合，该可重构电路是通用的，并且可以运算每一种可能的函数。此外，其是功率高效的，因为其依赖于CMOS原理，即互补MOSFET被组合以排除在静态条件下任何从电源电压到地的电流路径。根据CMOS原理，两个互补型MOSFET可以以如下方式组合：无论何时都不存在从电源电压到地的直流路径。
因此，图2a和2b中所示的器件组合了高集成密度和高功率效率。
图2c中所示的器件与图2a和2b中所示的器件相似，并且也包括具有形成在其顶部上的电阻开关材料的场效应晶体管1。与图2a和2b中所示的器件不同，图2c的器件包括夹在一个接触13和场效应晶体管1的栅电极12之间的电阻开关材料5。图2c的器件不包括电阻开关材料5的单独的第二接触。相反，第二接触由延伸穿过绝缘层3的栅电极12形成。与图2a和2b中所示的器件相似，电阻开关材料5的第一接触13通过垂直互连19与场效应晶体管1的源极7连接。
这样的器件结构具有如下效果：栅极11和源极19之间的电压降受电阻开关17的状态影响。如果电阻开关17被闭合，在栅极11和源极19之间仅仅有低的电压降，结果，如果晶体管1在线性区域中使用，晶体管1的源极7和漏极9之间的电阻高。
或者，如果开关17打开，栅极和源极之间的电压降很高，并且源极7和漏极9之间的电阻低。
图7b中示出了器件的相应I-V特性。因此，可以转变电阻开关元件的ROFF/RON比。图2c中所示的电子器件具有阻抗转换器的功能。
可以对所示出的电子器件提供数种修改。例如，可以如已在图5中的可重构NAND门所使用的，由p-沟道增强晶体管代替附图中所示的n-沟道增强晶体管。此外，开关17和晶体管1之间的电接触可以以不包括使用如上所述的垂直互连的多种不同方式来实现。并且，场效应晶体管可以是MOSFET以外的另一种类型。
所述的特征可以任意组合而对于发明来说具有重要性。
参考文献：
[1.]Komatsu，H.and Nomura，M.R&D trends of LSI Design technology.Science and Technology Trends-Quarterly Review 16，61-74.1-7-2005.National Institute of Science and Technology Policy，Japan.Ref Type：Electronic Citation
[2.]B.Neumann，T.von Sydow，H.Blume，T.G.Noll，Advances in Radio Science 2006，4251-257.
[3.]K.K.Likharev，D.B.Strukov，in Introducing Molecular Electronics 2007.
[4.]D.B.Strukov，K.K.Likharev，Nanotechnology 2005，16 888-900.
[5.]G.S.Snider，R.S.Williams，Nanotechnology 2007，18 035204.
[6.]J.C.Scott，L.D.Bozano，Advanced Materials 2007，19 1452-1463.
[7.]R.Waser，M.Aono，Nature Materials 2007，6 833-840.

Claims (15)

1.电子器件，包括：
彼此电耦合的场效应晶体管(1)和电阻开关(17)，其中所述电阻开关(17)被构造来在低电阻状态和高电阻状态之间切换。
2.根据权利要求1所述的电子器件，其中，所述器件包括层叠结构，并且所述电阻开关(17)被布置在所述场效应晶体管(1)的顶部。
3.根据权利要求1或2所述的电子器件，其中，所述电阻开关(17)被布置在所述场效应晶体管(1)的栅极(11)的顶部，并且所述电阻开关(17)的第一接触被设置在所述电阻开关(17)的与所述栅极(11)相反的顶部，其中，所述第一接触(13)与所述场效应晶体管(1)的源极(7)和漏极(9)中的一个电连接。
4.根据权利要求3所述的电子器件，其中，所述电阻开关(17)的第二接触(15)被设置在所述场效应晶体管(1)的所述栅极(11)和所述电阻开关(17)之间。
5.根据权利要求5所述的电子器件，其中，所述第二接触(15)与所述场效应晶体管(1)的源极(7)和漏极(9)中的另一个电连接。
6.根据权利要求3所述的电子器件，其中，所述场效应晶体管(1)的栅电极(12)被形成为电阻开关(17)的第二接触。
7.根据前述权利要求中任意一项所述的电子器件，其中，所述电阻开关(17)包括电阻开关材料(5)，所述电阻开关材料(5)包括具有电阻开关特性的金属-绝缘体-金属结和分子层中的一种。
8.根据前述权利要求中任意一项所述的电子器件，其中，电互连(19，21)被布置在所述第一接触(13)和所述场效应晶体管(1)的所述源极和漏极(9)中的一个之间，所述电互连(19，21)沿与所述器件的主平面垂直的方向延伸。
9.一种逻辑电路，所述逻辑电路包括彼此电耦合以形成电子器件阵列的前述权利要求中任意一项所述的电子器件中的一个或多个。
10.根据权利要求9所述的逻辑电路，其中，所述电子器件被布置，以形成NAND和NOR门中的一个或多个。
11.一种制造电子器件的方法，其包括如下步骤：
处理衬底以制造场效应晶体管(1)；
在所述场效应晶体管(1)的顶部沉积电阻开关材料(5)层，并形成电阻开关(17)；以及
在所述场效应晶体管(1)的源极(7)和漏极(9)中的至少一个与所述电阻开关(17)之间提供电接触。
12.根据权利要求11所述的方法，包括将所述电阻开关(17)的第一电接触(13)布置在所述电阻开关材料(5)的与栅极(11)相对的顶部上，并且在所述第一接触(13)与所述场效应晶体管(1)的所述源极(7)和漏极(9)中的一个之间形成第一电互连(19)。
13.根据权利要求12所述的方法，包括在所述栅极(11)和所述电阻开关材料(5)之间布置电阻开关(17)的第二电接触(15)。
14.根据权利要求13所述的方法，包括在所述第二接触(5)与所述场效应晶体管(1)的所述源极(7)和漏极(9)中的另一个之间设置第二电互连(21)。
15.根据权利要求12所述的方法，包括将所述栅极(11)的栅电极(12)形成作为所述电阻开关(17)的第二接触。
CN2009801309749A 2008-08-07 2009-07-31 用于可重构逻辑电路的电子器件 Pending CN102138180A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP08014162A EP2151827B1 (en) 2008-08-07 2008-08-07 Electronic device for a reconfigurable logic circuit
EP08014162.5 2008-08-07
PCT/EP2009/005574 WO2010015363A1 (en) 2008-08-07 2009-07-31 Electronic device for a reconfigurable logic circuit

Publications (1)

Publication Number Publication Date
CN102138180A true CN102138180A (zh) 2011-07-27

Family

ID=39832456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801309749A Pending CN102138180A (zh) 2008-08-07 2009-07-31 用于可重构逻辑电路的电子器件

Country Status (7)

Country Link
US (1) US8431918B2 (zh)
EP (1) EP2151827B1 (zh)
JP (1) JP2011530252A (zh)
KR (1) KR20110047190A (zh)
CN (1) CN102138180A (zh)
AT (1) ATE544155T1 (zh)
WO (1) WO2010015363A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104756193A (zh) * 2013-01-14 2015-07-01 惠普发展公司，有限责任合伙企业 非易失性存储器阵列逻辑
CN108885895A (zh) * 2016-03-29 2018-11-23 Arm有限公司 作为逻辑电路之间的连接元件的相关电子电阻存储器元件
CN108964652A (zh) * 2018-06-13 2018-12-07 宁波大学 一种纳米cmos电路常开缺陷的快速容错方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7728622B2 (en) * 2007-03-29 2010-06-01 Qualcomm Incorporated Software programmable logic using spin transfer torque magnetoresistive random access memory
WO2015139207A1 (zh) 2014-03-18 2015-09-24 华为技术有限公司 阻变存储器逻辑运算阵列的操作方法、装置及设备
US10424379B2 (en) 2017-12-01 2019-09-24 Namlab Ggmbh Polarization-based configurable logic gate
CN112271212B (zh) * 2020-10-23 2022-08-05 苏州浪潮智能科技有限公司 一种场效应晶体管模组及场效应晶体管模组的设计方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050006643A1 (en) * 2003-07-09 2005-01-13 Zhida Lan Memory device and methods of using and making the device
CN1670979A (zh) * 2004-03-18 2005-09-21 国际商业机器公司 位于绝缘体上硅结构衬底上的相变存储器单元
CN1717748A (zh) * 2003-06-25 2006-01-04 松下电器产业株式会社 驱动非易失性存储器的方法
CN1963947A (zh) * 2005-11-09 2007-05-16 财团法人工业技术研究院 可编程存储器单元和操作方法
US20070252128A1 (en) * 2006-04-28 2007-11-01 Williams R S Switching device and methods for controlling electron tunneling therein
WO2008026081A2 (en) * 2006-08-31 2008-03-06 Interuniversitair Microelektronica Centrum (Imec) Method for manufacturing a resistive switching device and devices obtained thereof
US20080055987A1 (en) * 2006-08-30 2008-03-06 Qimonda Ag Memory Device and Method of Operating a Memory Device
US20080067555A1 (en) * 2006-09-19 2008-03-20 Beebe Jeremy M Self-assembled monolayer based silver switches
CN101375343A (zh) * 2005-11-23 2009-02-25 惠普开发有限公司 纳米级电子开关器件的控制层
CN101542768A (zh) * 2006-09-01 2009-09-23 卢森特技术有限公司 可编程的聚电解质电开关

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1312120A1 (en) * 2000-08-14 2003-05-21 Matrix Semiconductor, Inc. Dense arrays and charge storage devices, and methods for making same
JP4167513B2 (ja) * 2003-03-06 2008-10-15 シャープ株式会社 不揮発性半導体記憶装置
JPWO2006095389A1 (ja) * 2005-03-04 2008-08-14 富士通株式会社 磁気メモリ装置並びにその読み出し方法及び書き込み方法
JP4995834B2 (ja) * 2006-12-07 2012-08-08 ルネサスエレクトロニクス株式会社 半導体記憶装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1717748A (zh) * 2003-06-25 2006-01-04 松下电器产业株式会社 驱动非易失性存储器的方法
US20050006643A1 (en) * 2003-07-09 2005-01-13 Zhida Lan Memory device and methods of using and making the device
CN1670979A (zh) * 2004-03-18 2005-09-21 国际商业机器公司 位于绝缘体上硅结构衬底上的相变存储器单元
CN1963947A (zh) * 2005-11-09 2007-05-16 财团法人工业技术研究院 可编程存储器单元和操作方法
CN101375343A (zh) * 2005-11-23 2009-02-25 惠普开发有限公司 纳米级电子开关器件的控制层
US20070252128A1 (en) * 2006-04-28 2007-11-01 Williams R S Switching device and methods for controlling electron tunneling therein
US20080055987A1 (en) * 2006-08-30 2008-03-06 Qimonda Ag Memory Device and Method of Operating a Memory Device
WO2008026081A2 (en) * 2006-08-31 2008-03-06 Interuniversitair Microelektronica Centrum (Imec) Method for manufacturing a resistive switching device and devices obtained thereof
CN101542768A (zh) * 2006-09-01 2009-09-23 卢森特技术有限公司 可编程的聚电解质电开关
US20080067555A1 (en) * 2006-09-19 2008-03-20 Beebe Jeremy M Self-assembled monolayer based silver switches

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
松本 辉惠: "DRAM代替をねらう新メモリ「MRAM」", 《NIKKEI ELECTRONICS》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104756193A (zh) * 2013-01-14 2015-07-01 惠普发展公司，有限责任合伙企业 非易失性存储器阵列逻辑
US9846644B2 (en) 2013-01-14 2017-12-19 Hewlett Packard Enterprise Development Lp Nonvolatile memory array logic
CN104756193B (zh) * 2013-01-14 2018-11-06 慧与发展有限责任合伙企业 非易失性存储器阵列逻辑
CN108885895A (zh) * 2016-03-29 2018-11-23 Arm有限公司 作为逻辑电路之间的连接元件的相关电子电阻存储器元件
CN108964652A (zh) * 2018-06-13 2018-12-07 宁波大学 一种纳米cmos电路常开缺陷的快速容错方法
CN108964652B (zh) * 2018-06-13 2021-10-29 宁波大学 一种纳米cmos电路常开缺陷的快速容错方法

Also Published As

Publication number Publication date
JP2011530252A (ja) 2011-12-15
EP2151827A1 (en) 2010-02-10
ATE544155T1 (de) 2012-02-15
WO2010015363A1 (en) 2010-02-11
US8431918B2 (en) 2013-04-30
US20110127487A1 (en) 2011-06-02
KR20110047190A (ko) 2011-05-06
EP2151827B1 (en) 2012-02-01

Similar Documents

Publication Publication Date Title
CN102138180A (zh) 用于可重构逻辑电路的电子器件
US8004876B2 (en) Configurable molecular switch array
DeHon Array-based architecture for FET-based, nanoscale electronics
KR100968380B1 (ko) 나노 스케일의 플래시 메모리, 나노 스케일의 와이어트랜지스터, 나노 스케일의 와이어 트랜지스터의 제조방법 및 교차형 와이어 장치의 크로스바 어레이
US8362525B2 (en) Field effect device having a channel of nanofabric and methods of making same
US7839176B2 (en) Methods of making nanotube-based switching elements and logic circuits
US7663911B2 (en) Isolation structure for deflectable nanotube elements
US7115960B2 (en) Nanotube-based switching elements
Kim et al. One Transistor–One Resistor Devices for Polymer Non‐Volatile Memory Applications
Wang et al. Nonvolatile van der Waals heterostructure phototransistor for encrypted optoelectronic logic circuit
Liu et al. Building functional memories and logic circuits with 2D boron nitride
Karzazi et al. Theoretical investigation of the origin of negative differential resistance in substituted phenylene ethynylene oligomers
WO2011088340A2 (en) A carbon nanotube crossbar based nano-architecture
CN102110643B (zh) 电子混杂器件
Lee et al. Molecular wires and gold nanoparticles as molewares for the molecular scale electronics
Franzon et al. Molecular Electronics–Devices and Circuits Technology
Devisree et al. Nanoscale FPGA with reconfigurability
Sekulić et al. Molecular Diodes and Diode Logic Molecular Gates

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110727