CN102122456B - 一种用于教学实验的数字锁相放大实验装置 - Google Patents
一种用于教学实验的数字锁相放大实验装置 Download PDFInfo
- Publication number
- CN102122456B CN102122456B CN201110044568XA CN201110044568A CN102122456B CN 102122456 B CN102122456 B CN 102122456B CN 201110044568X A CN201110044568X A CN 201110044568XA CN 201110044568 A CN201110044568 A CN 201110044568A CN 102122456 B CN102122456 B CN 102122456B
- Authority
- CN
- China
- Prior art keywords
- signal
- phase
- module
- filter
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003321 amplification Effects 0.000 title claims abstract description 42
- 238000003199 nucleic acid amplification method Methods 0.000 title claims abstract description 42
- 238000002474 experimental method Methods 0.000 title claims abstract description 18
- 238000001514 detection method Methods 0.000 claims abstract description 49
- 230000035945 sensitivity Effects 0.000 claims description 40
- 230000001427 coherent effect Effects 0.000 claims description 37
- 238000012360 testing method Methods 0.000 claims description 24
- 238000005259 measurement Methods 0.000 claims description 22
- 230000011664 signaling Effects 0.000 claims description 19
- 230000008878 coupling Effects 0.000 claims description 14
- 238000010168 coupling process Methods 0.000 claims description 14
- 238000005859 coupling reaction Methods 0.000 claims description 14
- 238000013461 design Methods 0.000 description 8
- 238000004422 calculation algorithm Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000001914 filtration Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000011160 research Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005192 partition Methods 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 3
- 230000009466 transformation Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
Abstract
本发明公开了一种用于教学实验的数字锁相放大实验装置，信号前级放大模块的输出端通过继电器选择连接信号前级放大输出接口或抗混叠滤波器的输入端；抗混叠滤波器的输入端还连接有滤波器输入接口，抗混叠滤波器的输出端通过继电器选择连接滤波器输出接口或A/D转换器的输入端；A/D转换器的输入端还连有相敏相关检测输入接口；参考通道通过继电器选择连接参考信号输出接口或相敏相关检测模块，相敏相关检测模块还连接一参考信号输入接口；相敏相关检测模块的正弦相乘输出通过第一D/A转换器连接相敏相关检测输出接口，第一数字低通滤波器的输出端通过第二D/A转换器连接X通道输出接口。本发明便于教学实验。
Description
技术领域
本发明涉及微弱信号探测放大设备领域，更具体的说是一种用于教学实验的数字锁相放大实验装置。
背景技术
在自然科学的研究与测量工程实践中，经常会遇到微毫伏级信号测量的问题，如何获取这些弱信号信息需要通过各种各样的检测方法。例如测定地震的波形和波速、材料分析时测量荧光光强、卫星信号的接收、红外探测以及生物电信号测量等，它们最终都是把自然界的非电物理量通过传感器转化为电压或电流信号。然而，这些被测信号非常微弱，很容易被噪声淹没，对它们的检测往往变得十分困难。
微弱信号检测就是利用近代电子学和信号处理方法从噪声中提取有用信号的一门新兴技术学科。它是在信息论和随机过程理论研究的基础上，通过对信号噪声本质的研究发展起来的。它用科学的方法分析噪声产生的原因和规律，研究被测信号和噪声的统计特征及其差别，采用一系列信号处理方法，达到检测被测噪声覆盖的微弱信号的目的。在这些方法中，锁相放大技术是其中一种被使用得最广泛得方法.也被认为是最为有效的方法。
国内已申请的锁相放大器相关专利都是针对科研实验设计的，没有专门用于物理教学实验的锁相放大器专利。本实验室(中山大学光电材料与技术国家重点实验室)多年来一直致力于数字锁相放大器的研究，已有一个名为一种数字锁相放大器的专利(授权公告号CN100461629C)，该锁相放大器引进了自跟踪窄带滤波技术，极大地提高了锁相放大器的动态储备，采用可编程逻辑器件实现双相锁相放大器相敏相关算法，是一款真正意义上的数字锁相放大器。但该锁相放大器也是专门面向科研实验的。
发明内容
本发明的目的在于克服现有技术中的缺点与不足，提供了一种用于教学实验的数字锁相放大实验装置，可以将数字锁相放大实验装置内部各个模块的信号输出到面板，学生可以通过示波器观察各模块处理后信号的变化，帮助学生理解数字锁相放大实验装置内部实现的原理，并让学生将各模块连接起来，便于教学实验。
本发明的具体实现方案如下：
一种用于教学实验的数字锁相放大实验装置，包括：信号通道、参考通道、信号处理器，信号通道包括串联的信号前级放大模块和抗混叠滤波器，信号通道通过A/D转换器与信号处理器连接，参考通道与信号处理器连接；所述信号处理器包括与A/D转换器、参考通道连接的相敏相关检测模块、第一数字低通滤波器、第二数字低通滤波器及平方根和arctan(i)运算模块；相敏相关检测模块的正弦相乘输出和余弦相乘输出分别对应通过第一数字低通滤波器和第二数字低通滤波器连接平方根和arctan(i)运算模块；其特征在于，信号前级放大模块的输出端通过第一继电器选择连接信号前级放大输出接口或抗混叠滤波器的输入端；抗混叠滤波器的输入端还连接有滤波器输入接口，抗混叠滤波器的输出端通过第二继电器选择连接滤波器输出接口或A/D转换器的输入端；A/D转换器的输入端还连有相敏相关检测输入接口；参考通道通过第三继电器选择连接参考信号输出接口或相敏相关检测模块，相敏相关检测模块还连接一参考信号输入接口；相敏相关检测模块的正弦相乘输出通过第一D/A转换器连接相敏相关检测输出接口，第一数字低通滤波器的输出端通过第二D/A转换器连接X通道输出接口。
本发明的数字锁相放大实验装置还包括：一多路选择器，多路选择器的输入端连有抗混叠滤波器的输入端、A/D转换器的输入端、第一D/A转换器的输出端和第二D/A转换器的输出端。
信号处理器连有数字低通滤波器输入接口和电阻，电阻连有电源，信号处理器通过探测数字低通滤波器输入接口(84)与相敏相关检测输出接口的连接以控制第二D/A转换器的输出。
本发明的数字锁相放大实验装置还包括：信号发生器模块。
所述信号发生器模块包括用于产生频率和幅值可调的正弦信号和TTL同步信号的DDS模块，噪声发生器模块和用于将噪声加到正弦信号的加法器模块。
第一数字低通滤波器和第二数字低通滤波器采用四阶IIR低通滤波器；采用四阶IIR低通滤波器代替原来的积分运算，避开了由于积分不是信号的整数周期而带来的数据不稳定性，而且IIR低通滤波器比平均值滤波器有更好的衰减斜率，容易做到更低的截止频率。
所述信号前级放大模块具有两个信号输入端，还包括依次串联的电流转电压模块、耦合模块、差分放大器、程控放大器、数控衰减器。
所述相敏相关检测模块(301)包括：用于对参考信号进行测频的测频模块、Cordic发生器、第一乘法器和第二乘法器；测频模块输至Cordic发生器，经Cordic发生器输出的正弦、余弦信号分别与A/D转换器的输入信号对应在第一乘法器和第二乘法器进行相乘后，对应输至第一数字低通滤波器和第二数字低通滤波器。
所述信号处理器采用一片可编程逻辑器件来实现。
所述数字锁相放大实验装置还包括：一用于控制信号通道、参考通道和信号处理器的中央控制器，中央控制器连一人机界面。
本发明通过设计多个继电器将各模块分拆及设计各输出接口和输入接口，使得本装置具有用户手动连接数字锁相放大实验装置内部各个模块的功能，也便于用户直观了解各模块的工作，帮助用户理解数字锁相放大实验装置内部实现的原理，非常利于教学。
本发明通过设计探测电路虚拟拆分数字部分(相敏相关检测模块和第一数字低通滤波器)，进一步完善模块分拆，便于用户了解。
本发明通过设计多路选择器，可在整个装置运作下(不切断各模块的连接)，在单个输出口选择输出信号前级放大模块输出信号、抗混叠滤波器输出信号、相敏相关检测模块输出信号和第一数字低通滤波器信号，便于直观看出整个装置的工作过程。
还集成了信号发生器(可以产生噪声信号)，用户可以在一个实验仪器上完成锁相放大器原理的实验。
为了能更清晰的理解本发明，以下将结合附图说明阐述本发明的具体实施方式。
附图说明
图1是本发明的方框图；
图2是本发明的原理结构图；
图3是本发明的相敏相关算法结构框图；
图4是本发明的低通滤波器结构框图；
图5是探测电路示意图；
图6是本发明的信号发生器模块图；
图7是本发明的噪声发生器的原理图。
具体实施方式
下面结合附图及具体实施例来更详细地描述本发明。
如图1所示，一种用于教学实验的数字锁相放大实验装置，包括相互连接的人机界面和中央控制器及受中央控制器控制的信号通道1、参考通道2、信号处理器3；待测信号从信号通道1输入，在信号通道1中对其进行电流电压转换、放大和滤波。随后，该待测信号经A/D转换器4转换成数字信号，并输入信号处理器3，在本实施例中采用可编程逻辑控制器(FPGA)进行处理。参考信号经参考通道2进行整形后，可选择以方波信号或正弦波信号输入信号处理器3。由信号处理器3将待测信号和参考信号进行运算后得到所需信号的幅度值及相位。人机界面包括5.7英寸320×240点阵液晶外界显示屏和键盘。使用者通过人机界面进行操作，通过中央控制器控制本装置的运作，包括各继电器的运作。
如图2所示，信号通道1包括信号前级放大模块101和抗混叠滤波器17，信号前级放大模块的输出端通过第一继电器91选择连接信号前级放大输出接口71或抗混叠滤波器17的输入端，抗混叠滤波器17的输入端还连接有滤波器输入接口81，抗混叠滤波器17的输出端通过第二继电器92选择连接滤波器输出接口72或A/D转换器4的输入端。信号前级放大模块101具有两个信号输入端A和B，还包括依次串联的电流转电压模块11、耦合模块12、差分放大器13、程控放大器15和数控衰减器16。
信号通道1输入信号的幅值范围1nV～1V，频率范围1mHz～300kHz。由于输入信号的幅值比较小，并且夹杂在各种噪声中，因此信号通道1要将输入的检测信号进行模拟增益，并尽可能过滤掉噪音。
其中，耦合模块12包括输入耦合模块121和输入耦合模块122。
信号输入端A连接电流转电压模块的输入端。电流转电压模块11的作用是将输入的电流信号转换成电压信号，若输入信号为电压信号，该模块关断。输入耦合模块121的输入端通过第四继电器94切换可以与信号输入端A直接连接，也可以与电流电压转换模块11的输出端连接，输出端与差分放大器13的正端连接。
信号输入端B与输入耦合模块122的输入端直接相连，该输入耦合模块122的输出端与差分放大器13的负端连接。输入耦合模块122的输入端通过继电器95切换可以与信号输入端B连接或接入地。耦合模块12具有交流耦合和直流耦合两种模式。交流放大时应保证转换为数字信号时有足够大的幅值。
差分放大器13的正负输入端分别与输入耦合模块121、122的输出端连接，输出端与程控放大器15的输入端连接。该差分放大器13的输入阻抗极大，噪声极低，用以对输入A、B通道的信号实现差分运算和信号放大。
程控放大器15的主要作用是对信号进行放大，其输入端与差分放大器13的的输出端连接，输出端与数控衰减器16的输入端连接。数控衰减器16的输出端通过第一继电器91选择连接信号前级放大输出接口71或抗混叠滤波器17的输入端，其主要作用是对大信号进行衰减。
抗混叠滤波器17的作用是滤除不需要的信号，并在不失真前提下，将需要数字化的信号的频率上限限制在采样频率的一半以下，避免A/D转换器4的信号出现虚假信号。该抗混叠滤波器17采用自跟踪窄带滤波器，自跟踪窄带滤波器能够实时跟踪输入信号的频率，将中心频率调到和输入信号频率一致，其Q值设置为1；这个部分的主要作用有两点：1.在模数转换前对信号进行抗混叠滤波；2.滤除大部分不相关的噪声，极大地提高了系统的动态储备。
A/D转换器4的输入端还连有相敏相关检测输入接口82，信号经A/D转换器4的模数转换后，送入信号处理器3中，依据一定的算法完成相敏检波器的功能，再通过数字低通滤波器后获取差频后的直流信号。
参考通道2与信号通道1采用相同的采样速率、提供数字相敏检波器所需要的相位信息。参考通道2输入信号的频率范围1mHz～300kHz。参考通道2包括参考信号输入端21和信号整形电路模块22，信号整形电路模块22的输出端通过第三继电器93选择连接参考信号输出接口73或信号处理器3。该信号整形电路模块22包括方波整形模块221和正弦波整形模块222，并具有正沿触发和负沿触发两种模式，其主要作用是将参考信号输入整形为信号处理器3可识别的数字信号。参考信号输入端21通过继电器96选择连接方波整形模块221或正弦波整形模块222。
如图2所示，信号处理器3由可编程逻辑器件(FPGA)来实现。在信号处理器3内设置相敏相关检测模块301、第一低通滤波器34和第二低通滤波器34’及平方根和arctan(i)运算模块35，相敏相关检测模块301将待测信号和参考信号进行相敏相关检测运算后形成两路输出，两路输出分别输入第一数字低通滤波器34和第二数字低通滤波器34’，第一数字低通滤波器34和第二数字低通滤波器34’的输出输入平方根和arctan(i)运算模块35进行运算得到所需信号的幅度值R及相位θ。
相敏相关检测模块301包括测频模块31、Cordic发生器32、第一乘法器33和第二乘法器33’。为了减少数字锁相环的锁定时间，采用测频模块31用于对参考信号进行测频。测频模块31将测到的参考信号频率输入到Cordic发生器32。该测频模块31的测频精度到0.001Hz。在本实施例中，测频模块31采用分频段测频法对不同频段的信号进行不同的分频测量，再将测量数据输入到Cordic发生器32中。
Cordic发生器32是一个基于Cordic算法的正弦信号发生器。Cordic算法可将复杂运算分解为统一的简单移位、加法迭代运算，其基本思想是通过一系列固定的、与运算基数相关的角度不断偏摆来逼近所需的旋转角度。其每一级运算依照如下公式(1)～(3)进行：
xi+1＝xi-yidi2-i (1)
yi+1＝yi+xidi2-i (2)
zi+1＝zi-ditan-1(2-i) (3)
使zn＝0的旋转称为旋转模式(rotation mode)，yn＝0的旋转称为向量模式(vector mode)。本发明中的Cordic发生器32采用旋转模式，输入角度值，通过Cordic算法就可以得到相应的正弦值或者余弦值。
参考信号经过参考通道2进入信号处理器3经测频模块31对其进行频率测量，并将测量结果输入到Cordic发生器32；Cordic发生器32根据测频模块31测得的频率值产生相位相差90度的一路正弦信号和一路余弦信号。
输入信号通过信号通道1再经A/D转换器4转换后进入信号处理器3后，与Cordic发生器32产生的相位相差90度的一路正弦信号、一路余弦信号分别在第一乘法器33、第二乘法器33’进行相乘，相乘后的两路结果分别输入第一数字低通滤波器34和第二数字低通滤波器34’，第一数字低通滤波器34和第二数字低通滤波器34’的输出均输入平方根和arctan(i)运算模块35进行运算得到信号的幅度值及相位。即经输入信号分成两路分别进行相敏相关检测的结果，再利用平方根和arctan(i)运算模块35得到信号的幅度值R及相位θ。
如图3所示，相敏相关算法的结构框图，假设输入信号的波形方程为：
其中ω是系统的参考频率，Aisin(ωt+φ)是信号部分，Bi(t)是噪声部分。
参考信号经过Cordic发生器32解析为：
Sr(t)＝Arsin(ωt) (5)
S′r(t)＝Arcos(ωt) (6)
被测信号和参考信号在乘法器中相乘后
S0，S1经过数字低通滤波器后，滤除不相关量，仅剩下与幅度值和相位相关的量和
将这两个量输入平方根和arctan(i)运算模块35，即可得到信号的幅度值R及相位θ。
第一数字低通滤波器34和第二数字低通滤波器34’均是由同步滤波器341和四阶IIR滤波器342两部分组成，如图4所示。同步滤波器341仅在频率低于200Hz时开启使用。在正常频率下，信号直接通过四阶低通滤波器342输出。四阶IIR低通滤波器342由四个IIR低通滤波器串联而成，该滤波器模块可以实现-6dB/oct、-12dB/oct、-18dB/oct和-24dB/oct衰减斜率，各子滤波器的时间常数也可以实时根据需要修改。
假设待测信号的频率为F，在信号频率较低的时候，输入信号与Cordic发生器32所产生的同频正弦信号相乘，输出结果中产生2F信号，由于F较小，若滤出该2F频率的低频信号，仅使用IIR四阶低通滤波器342来实现将对滤波器的时间常数要求更长，才能达到如此低的截止频率。因此，在四阶低通IIR滤波器342的基础上加入同步滤波器341，先用同步滤波器341对用2F频率的信号一个周期取平均，滤除2F频率信号后再输入四阶低通滤波器342。
由于信号通道1中对输入信号的处理是采用模拟器件级联的方式实现的，而模拟器件的频率响应都存在一定的缺陷，则整个通道的频率非线性等于每个模拟器件非线性相乘的积，最终从信号通道中输出的信号的频率响应就会有一定的非线性误差，这对信号绝对值要求较高的场合将不适用。本发明所述的数字锁相放大器采用软件校正技术，使得这种频率响应的非线性降到最低，数据输出绝对值更加准确。具体实现是通过FPGA产生一个与参考信号频率相同的正弦信号通过D/A转换器5输出，该信号的幅值是确定的，而且频率响应的线性度较好。将该信号再输入到信号通道1得到相应的输出值，再根据该输出值计算出信号通道1的频率响应误差。用该频率响应误差值校正待测信号的输出值，从而得到准确的绝对值。在无软件校正的情况下，最差的频率点输出值的相对误差为5％，加入软件校正后，相对误差为2％。
如图2所示，为了便于检查第一乘法器33和第一数字低通滤波器34的效果，第一乘法器33的输出端连接第一D/A转换器5，第一D/A转换器5的输出端连有相敏相关检测输出接口74；第一数字低通滤波器34的输出端连有第二D/A转换器5’，第二D/A转换器5’的输出端连有X通道输出接口。
由上述描述可知，信号前级放大模块101、抗混叠滤波器17和参考通道2分别通过第一继电器91、第二继电器92、第三继电器93切换的方式进行模块拆分；设计信号前级放大输出接口71实现信号前级放大模块101的对外输出；设计滤波器输入接口81和滤波器输出接口72实现抗混叠滤波器17的对外输入和输出；设计参考信号输出接口73实现参考通道2的对外输出；设计相敏相关检测输入接口82和参考信号输入接口83实现相敏相关检测模块301的对外输入，通过相敏相关检测输出接口74实现相敏相关检测模块301的对外输出；通过X通道输出接口实现第一数字低通滤波器34的对外输出。
对于数字部分(相敏相关检测模块301和第一数字低通滤波器34)无法采用相同的方式进行模块拆分，故本设计中采用一种虚拟的方式实现。具体是，通过探测用户是否将相敏相关检测输出接口74的输出线连接到数字低通滤波器输入接口来控制第一数字低通滤波器34输出，当探测到线已接好，控制第二D/A转换器5’输出第一数字低通滤波器34的输出，当探测到线未接好，第二D/A转换器5’电压0V。
如图5所示，探测电路为，信号处理器3连有数字低通滤波器输入接口84和电阻，电阻连有电源；控制第一数字低通滤波器34输出的原理是：通过探测用户是否将BNC线连接相敏相关检测输出接口74和数字低通滤波器输入接口84来控制第一数字低通滤波器34的输出；当没有BNC线连接相敏相关检测输出接口74和数字低通滤波器输入接口84，输入到信号处理器3的信号通过电阻上拉为高电平，此时信号处理器3控制第一D/A转换器5的输出电压0V；当BNC线连接好相敏相关检测输出接口74和数字低通滤波器输入接口84，输入到信号处理器3的电平为低电平，此时信号处理器3将第一数字低通滤波器34的数字输出到第二D/A转换器5’。
通过以上的模块分拆及各输出接口和输入接口的设计，使得本装置具有用户手动连接锁相放大器内部各个模块的功能，也便于用户直观了解各模块的工作，帮助用户理解锁相放大器内部实现的原理，非常利于教学。
该数字锁相放大实验装置还包括一多路选择器6，多路选择器6的输入端连有抗混叠滤波器17的输入端、A/D转换器4的输入端、第一乘法器33的输出端、第一D/A转换器5的输出端和第二D/A转换器5’的输出端，多路选择器6的输出端连有一多输出接口75；通过通过该多路选择器6，可在整个装置运作下(不切断各模块的连接)，在单个输出口选择输出信号前级放大模块输出信号、抗混叠滤波器输出信号、相敏相关检测模块输出信号和第一数字低通滤波器信号，便于直观看出整个装置的工作过程。同时，该数字锁相放大器还设有多个模拟输出点，如信号通道1设有信号结果溢出76等。这些输出端对于检测本发明的工作状态及实验等都有很大帮助。
如图6所示，为了在本发明中完成锁相放大器的实验，本装置集成了受中央控制器控制的信号发生器模块，信号发生器模块包括DDS模块，噪声发生器模块和加法器模块。DDS模块采用集成DDS芯片AD9850实现，该芯片具有32位频率控制值，频率精度可以达到0.0291Hz，最大输出频率62.5MHz。DDS模块的主要作用是产生频率和幅值可调的正弦信号和TTL同步信号。
如图7所示，噪声发生器模块采用两个NPN型三极管实现，该电路能产生稳定的白噪声输出，在后级配合放大电路和旋钮变阻器进行放大，可以实现可调幅值白噪声信号。加法器模块由运算放大器实现，这个模块的主要作用是将噪声加到正弦信号上，噪声强度可以通过旋钮变阻器调节。
本发明并不局限于上述实施方式，如果对本发明的各种改动或变形不脱离本发明的精神和范围，倘若这些改动和变形属于本发明的权利要求和等同技术范围之内，则本发明也意图包含这些改动和变形。
Claims (10)
1.一种用于教学实验的数字锁相放大实验装置，包括：信号通道(1)、参考通道(2)、信号处理器(3)，信号通道(1)包括串联的信号前级放大模块(101)和抗混叠滤波器(17)，信号通道(1)通过A/D转换器(4)与信号处理器(3)连接，参考通道(2)与信号处理器(3)连接；所述信号处理器(3)包括与A/D转换器(4)、参考通道(2)连接的相敏相关检测模块(301)、第一数字低通滤波器(34)、第二数字低通滤波器(34’)及平方根和arctan(i)运算模块(35)；相敏相关检测模块(301)的正弦相乘输出和余弦相乘输出分别对应通过第一数字低通滤波器(34)和第二数字低通滤波器(34’)连接平方根和arctan(i)运算模块(35)；其特征在于：
信号前级放大模块(101)的输出端通过第一继电器(91)选择连接信号前级放大输出接口(71)或抗混叠滤波器(17)的输入端；抗混叠滤波器(17)的输入端还连接有滤波器输入接口(81)，抗混叠滤波器(17)的输出端通过第二继电器(92)选择连接滤波器输出接口(72)或A/D转换器(4)的输入端；
A/D转换器(4)的输入端还连有相敏相关检测输入接口(82)；
参考通道(2)通过第三继电器(93)选择连接参考信号输出接口(73)或相敏相关检测模块(301)，相敏相关检测模块(301)还连接一参考信号输入接口(83)；
相敏相关检测模块(301)的正弦相乘输出通过第一D/A转换器(5)连接相敏相关检测输出接口(74)，第一数字低通滤波器(34)的输出端通过第二D/A转换器(5’)连接X通道输出接口。
2.根据权利要求1所述的数字锁相放大实验装置，其特征在于：还包括多路选择器(6)，多路选择器(6)的输入端连有抗混叠滤波器(17)的输入端、A/D转换器(4)的输入端、第一D/A转换器(5)的输出端和第二D/A转换器(5’)的输出端。
3.根据权利要求1所述的数字锁相放大实验装置，其特征在于：信号处理器(3)连有数字低通滤波器输入接口(84)和电阻，电阻连有电源，信号处理器(3)通过探测数字低通滤波器输入接口(84)与相敏相关检测输出接口(74)的连接以控制第二D/A转换器(5’)的输出。
4.根据权利要求1所述的数字锁相放大实验装置，其特征在于：还包括信号发生器模块。
5.根据权利要求4所述的数字锁相放大实验装置，其特征在于：所述信号发生器模块包括用于产生频率和幅值可调的正弦信号和TTL同步信号的DDS模块、噪声发生器模块和用于将噪声加到正弦信号的加法器模块。
6.根据权利要求1所述的数字锁相放大实验装置，其特征在于：第一数字低通滤波器(34)和第二数字低通滤波器(34’)采用四阶IIR低通滤波器。
7.根据权利要求1所述的数字锁相放大实验装置，其特征在于：所述信号前级放大模块(101)具有两个信号输入端，还包括依次串联的电流转电压模块(11)、耦合模块(12)、差分放大器(13)、程控放大器(15)、数控衰减器(16)。
8.根据权利要求1所述的数字锁相放大实验装置，其特征在于：所述相敏相关检测模块(301)包括用于对参考信号进行测频的测频模块(31)、Cordic发生器(32)、第一乘法器(33)和第二乘法器(33’)；测频模块(31)输至Cordic发生器(32)，经Cordic发生器(32)输出的正弦、余弦信号分别与A/D转换器(4)的输入信号对应在第一乘法器(33)和第二乘法器(33’)进行相乘后，对应输至第一数字低通滤波器(34)和第二数字低通滤波器(34’)。
9.根据权利要求1所述的数字锁相放大实验装置，其特征在于：所述信号处理器(3)采用一片可编程逻辑器件来实现。
10.根据权利要求1所述的数字锁相放大实验装置，其特征在于：所述数字锁相放大实验装置还包括一用于控制信号通道(1)、参考通道(2)和信号处理器(3)的中央控制器，中央控制器连接一人机界面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110044568XA CN102122456B (zh) | 2011-02-24 | 2011-02-24 | 一种用于教学实验的数字锁相放大实验装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110044568XA CN102122456B (zh) | 2011-02-24 | 2011-02-24 | 一种用于教学实验的数字锁相放大实验装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102122456A CN102122456A (zh) | 2011-07-13 |
| CN102122456B true CN102122456B (zh) | 2012-06-20 |
Family
ID=44251002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110044568XA Expired - Fee Related CN102122456B (zh) | 2011-02-24 | 2011-02-24 | 一种用于教学实验的数字锁相放大实验装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102122456B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102684632B (zh) * | 2012-05-23 | 2014-11-26 | 浙江大学 | 一种有源器件集成化电路装置 |
| CN104952339B (zh) * | 2015-06-26 | 2017-06-27 | 广西大学 | 一种频域辅助教学仪电路 |
| CN106374918B (zh) * | 2016-08-29 | 2019-06-21 | 北京航空航天大学 | 一种基于dsp和fpga的高速数字锁相放大器 |
| CN107543976B (zh) * | 2017-08-24 | 2021-04-02 | 中国电子科技集团公司第四十一研究所 | 一种用于检测电磁辐射微弱信号的装置及其方法 |
| CN107765085A (zh) * | 2017-11-15 | 2018-03-06 | 西北师范大学 | 一种信号检测装置及方法 |
| CN108288956A (zh) * | 2017-12-29 | 2018-07-17 | 河南北瑞电子科技有限公司 | 一种基于dsp的数字锁定放大器 |
| CN109166387B (zh) * | 2018-05-07 | 2024-01-30 | 南京信息工程大学 | 一种基于频域信号窄带化的uV级微弱信号检测教学箱 |
| CN108597330B (zh) * | 2018-08-02 | 2023-07-14 | 广东电网有限责任公司 | 测相教学仪器 |
| CN112583497A (zh) * | 2020-12-16 | 2021-03-30 | 重庆两江卫星移动通信有限公司 | 一种基于实数单音信号的相位测量装置及方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5210484A (en) * | 1992-05-15 | 1993-05-11 | Louis R. Fantozzi | Lock-in amplifier |
| US6483886B1 (en) * | 1999-01-08 | 2002-11-19 | Altera Corporation | Phase-locked loop circuitry for programmable logic devices |
| CN1298109C (zh) * | 2004-06-25 | 2007-01-31 | 天津大学 | 新型锁相检测电路 |
| CN1885043A (zh) * | 2005-06-23 | 2006-12-27 | 中国科学院电子学研究所 | 小型锁相放大器的数字控制电路及方法 |
-
2011
- 2011-02-24 CN CN201110044568XA patent/CN102122456B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN102122456A (zh) | 2011-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102122456B (zh) | 一种用于教学实验的数字锁相放大实验装置 | |
| CN102045036B (zh) | 一种数字锁相放大器 | |
| CN102571483A (zh) | 适用于脉冲状态的一体化网络参数测试仪及其测试方法 | |
| CN206321704U (zh) | 电能计量芯片和电能表 | |
| CN104181577A (zh) | 一种基于全数字化技术的束流位置和相位测量系统及方法 | |
| CN102768302A (zh) | 一种双通道数字化相位噪声检测装置及相位噪声检测方法 | |
| CN103217578B (zh) | 基于锁相环技术测量信号间相位差的数字相位计及其方法 | |
| CN104122444B (zh) | 全数字中频频谱分析仪及频谱分析方法 | |
| CN100461629C (zh) | 一种数字锁相放大器 | |
| CN103163499A (zh) | 同步相量测量单元pmu检测装置 | |
| CN102664588A (zh) | 用于频率调制和幅度调制信号的数字化解调方法及装置 | |
| CN211348423U (zh) | 一种高频信号测量装置 | |
| CN112014640A (zh) | 一种多通道频标比对测试系统及其工作方法 | |
| CN103983849A (zh) | 一种实时高精度的电力谐波分析方法 | |
| CN107093357A (zh) | 多功能教学用综合信号分析系统 | |
| CN204244188U (zh) | 基于锁定放大器的信号放大与检测电路 | |
| Salcic et al. | An improved Taylor method for frequency measurement in power systems | |
| Parimala et al. | FPGA based power quality monitoring using FFT method for single phase power metering | |
| Vujičić et al. | Concept of stochastic measurements in the Fourier domain | |
| JP2000046882A (ja) | インピーダンス測定装置およびインピーダンス測定方法 | |
| CN102854275A (zh) | 基于dsp的离子色谱数字电导检测装置 | |
| CN208092129U (zh) | 一种基于fpga和arm的幅频特性测试仪 | |
| RU208079U1 (ru) | Управляемый фазовращатель | |
| Wang et al. | New progress of the digital electrical capacitance tomography system for gas/liquid two phase flow | |
| Guo et al. | Design and Implementation of Voltage Peak Detection Based on Fourier Analysis |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120620 Termination date: 20140224 |