CN102110643A - 电子混杂器件 - Google Patents

电子混杂器件 Download PDF

Info

Publication number
CN102110643A
CN102110643A CN2010105465717A CN201010546571A CN102110643A CN 102110643 A CN102110643 A CN 102110643A CN 2010105465717 A CN2010105465717 A CN 2010105465717A CN 201010546571 A CN201010546571 A CN 201010546571A CN 102110643 A CN102110643 A CN 102110643A
Authority
CN
China
Prior art keywords
material layer
layer
active organic
organic material
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105465717A
Other languages
English (en)
Other versions
CN102110643B (zh
Inventor
雷内·怀兹
西尔维亚·罗塞利
加布里埃尔·内尔斯
尼克劳斯·科诺
佐伊·卡里披都
阿孟和·柏蒙蒂·兹赖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102110643A publication Critical patent/CN102110643A/zh
Application granted granted Critical
Publication of CN102110643B publication Critical patent/CN102110643B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/20—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising components having an active region that includes an inorganic semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/20—Organic diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及电子混杂器件，以及涉及制造该电子器件的方法，所述方法包括提供包含半导体器件叠层的衬底；在所述衬底上沉积第一材料层，所述第一材料层(3)是绝缘层；在所述第一材料层上沉积活性有机材料层；在所述活性有机材料层上沉积第二材料层，所述第二材料层是绝缘层。

Description

电子混杂器件
本发明涉及电子器件，具体地涉及由半导体器件和电阻器开关构成的电子混杂器件以及涉及相应的制造方法。
在半导体技术中，互补金属氧化物半导体(CMOS)器件是非常成功的。CMOS器件通过p-型和n-型MOSFET实现。它们耗散比NMOS逻辑电路更少的功率，因为仅仅在进行器件的开关时才发生功率耗散。此外，CMOS电路可以较之其他可替代电路在衬底上以更高密度实现，并且CMOS半导体制造工艺具有高的灵活性和产率。
已经提出了将可用作例如电阻开关的分子电子器件与标准半导体电路集成的几种构思。
Likharev[1；2]在2005年提出了将CMOS电路与分子纵横条电路(molecular cross-bar)相结合的可重配置器件的构思。在此构思中，CMOS电路与分子纵横条电路(CMOL)结合。CMOS层由多个反相器构成，所述反相器通过小的引脚与分子纵横条电路连接，所述分子纵横条电路沉积在硅晶片的顶部。纵横条电路中的分子层具有开关的功能，即，在顶电极和底电极的每个交叉点处，分子层的传导状态可以在传导和绝缘状态之间切换。通过在不同的结处的差别切换，可以在分子纵横条电路中实现不同的功能。
在2007年，Hewlett-Packard[3]公布了将CMOS电路与电阻开关元件的纵横条电路相结合的新构思。此构思基于Likharev等人的CMOL构思。如在CMOL构思中一样，电阻开关元件的纵横条电路被沉积在CMOS晶片的顶部。CMOS层不仅包括反相器，而且还包括完整的逻辑功能，例如NAND、NOR，或缓冲单元。CMOS层的顶部上的纵横条电路连接硅晶片中的不同基础单元，而逻辑功能在CMOS层中运算。
US 2008/0089120A1公开了具有无定形固体电解质层的电阻存储器，以及操作该存储器的方法。电阻存储器包括开关器件和与开关器件连接的存储节点。存储节点包括下电极、与下电极交叉的上电极以及在上电极和下电极之间的无定形固体电解质层。存储器可以通过CMOS工艺加工。
WO 2008/121676A1公开了一种包括第一衬底和第二衬底的混杂CMOL结构，所述第一衬底具有：处于衬底上的CMOS器件层；具有处于第一衬底的CMOS器件层上方的接口引脚的第一互连层；与第一互连层的接口引脚连接的纳米线第一阵列；在纳米线结材料上方的纳米线第二阵列；具有布置在纳米线第二阵列上方的接口引脚的第二互连层，该接口引脚与纳米线第二阵列连接，所述第二衬底包括布置在第二互连层上方的第二CMOS器件层。纳米线结材料可以包括例如布置在纳米阵列之间的电双稳态分子层。
US 2005/0017759A1公开了一种电路元件，所述电路元件具有第一层、第二层和单分子层，所述第一层由电绝缘衬底材料和第一导电材料构成，所述第一导电材料以至少一个分立区域(discrete area)的形式，使得其被包埋在衬底材料中或涂覆到衬底材料上，所述第二层具有第二导电材料，所述单分子层由运输电荷载流子的电活性分子构成的，布置在第一层和第二层之间。单分子层被固定，并且与第二层电接触。电活性分子中的每一个具有用作电子供体的第一单元和用作电子受体的第二单元以及至少一个布置在第一单元和第二单元之间的还原氧化活性单元，其中，所述电子供体和所述电子受体形成二极管，并且通过所述还原氧化活性单元形成可变电阻。
US 2006/0211257A1涉及一种包含由有机存储材料构成的至少一个存储单元的化合物，其尤其可用于CMOS结构，所述化合物的特征在于：a)至少一个第一锚定基团，其具有用于共价键合到第一电极尤其化学键合到存储器单元的底电极的反应性基团；以及至少一个第二锚定基团，其具有用于键合到第二电极尤其键合到存储器单元的顶电极的反应性基团。
JP 2007 220768A1公开了一种与半导体工艺兼容的工艺，用于穿过层间绝缘膜在接触孔中分别形成下电极和上电极，并且可变电阻膜被夹在两个电极之间，从而形成存储器部分。存储器被具有低介电常数的层间绝缘膜包围。此外，交叉点非易失性存储器元件适于集成并提高速度，因为其由于其元件结构而与CMOS工艺或类似工艺兼容。
将基于分子材料的电阻开关与半导体器件集成的所有方法在其制造工艺中都具有显著困难。具体地，业已表明难以完全基于CMOS制造工艺制造这类混杂器件。而且，就完成器件的耐久性方面和对于在器件的制造过程损伤有机材料的风险而言，包含基于有机材料的电阻开关的混杂电子器件是有问题的。有机材料是敏感的，并且可能在其沉积之后在通常的CMOS加工步骤过程中受到损伤。此外，在有机材料沉积在衬底上之后，由于有机材料到相邻材料层中的扩散或由于相邻材料层的材料到有机材料中的扩散，使得有机材料发生结构变化。
本发明的目的是提供一种制造包含半导体器件和基于活性有机材料的电阻开关的电子混杂器件的方法以及相应的器件，所述方法可以完全集成到诸如CMOS技术的MOS半导体制造工艺中，避免了在制造过程中对于活性有机材料的损伤，并且得到具有长耐久性的混杂电子器件。
该问题通过包括独立权利要求1的特征的方法解决了。根据本发明，提供了一种制造电子器件的方法，所述方法包括：提供包含半导体器件叠层的衬底；在所述衬底上沉积第一材料层，所述第一材料层是绝缘层；在所述第一材料层上沉积活性有机材料层；以及在所述活性有机材料层上沉积第二材料层，所述第二材料层是绝缘层。
根据本发明的制造方法允许制造包含半导体器件叠层和含有活性有机材料的电阻开关的电子混杂器件。第一材料层和第二材料层起到绝缘阻挡层的作用，其防止材料从相邻层(诸如半导体器件叠层的各层)扩散到活性有机材料层，或者防止活性有机材料扩散到相邻材料层中。此外，第二材料层可以起到绝缘阻挡层的作用，用于防止活性有机材料扩散到相邻材料层中并且保护活性有机材料层免受相邻材料层以及随后的加工步骤的不利影响。由于第一材料层和第二材料层作为绝缘阻挡层将活性有机材料层夹在中间，所以可以提高活性有机材料和电阻开关的耐久性。根据本发明的方法可以通过使用常规的半导体加工技术诸如半导体光刻和CMOS加工来完成。
根据一个实施方式，该方法包括：图案化第一材料层；以及利用第一材料层作为掩模形成用于接触活性有机材料层的底电极。具体地，可以通过包括刻蚀图案化第一材料层以获得一个或多个接触孔的半导体光刻工艺并通过在接触孔中沉积诸如但不限于Al，Cu，Ag，Pt，Au，Ni，Ti，Cr，PANI，Baytron P的合适导体材料，来形成底电极。以同样的方式，可以制备用于接触下方的半导体器件叠层的一个或多个额外的接触。此外，底电极可以被设置来接触半导体器件叠层和活性有机材料层两者。
根据本发明的另一实施方式，该方法包括图案化第二材料层；以及利用第二材料层作为掩模形成用于接触活性有机材料层的顶电极。与底电极相类似，可以使用包括刻蚀的标准半导体光刻工艺来形成用于接触活性有机材料层的顶电极。
通过形成将活性有机材料层夹在中间的底电极和顶电极，制备完整的电阻开关。第一材料层和第二材料层将活性有机材料层夹在中间，并且包封和保护活性有机材料层免受环境(诸如相邻材料层)和随后的衬底加工步骤的影响。适用于第一材料层和第二材料层的材料是介电材料，诸如氧氮化硅(诸如SiOxNy)以及Si3N4，或其他适于用作硬掩模的材料。
根据另一个实施方式，该方法包括在第二材料层和活性有机材料层之间沉积第三材料层。随后，第三材料层可以与第二材料层同时被图案化，以形成接触孔。接着，利用第二材料层和第三材料层作为双层掩模，可以形成用于接触活性有机材料层的顶电极。因此，第三材料层可以起到另一绝缘阻挡层的作用。
优选地，第三材料层的材料是SiO、SiO2以及其他氧化物(例如Gd2O3、Y2O3、Al2O3、BaSrTiO3、BaTiO3)或氟化物(CaF2、LiF)中的一种的介电材料。优选地，第三材料层利用不使用等离子体的沉积工艺(诸如蒸镀工艺或电化学沉积工艺)来沉积。因此，可以避免在沉积过程中等离子体对于活性有机材料层的不利影响。此外，第三材料层在随后的等离子体沉积工艺(诸如溅射或PECVD等，其常用于CMOS工艺中沉积硬掩模并已经被证明是高精度的和成本高效的)过程中保护活性有机材料层。
根据另一实施方式，该方法包括图案化第二材料层和第三材料层，图案化第二材料层和第三材料层包括刻蚀第二材料层和第三材料层，其中所述第二材料层和第三材料层具有不同的刻蚀速率。合适的刻蚀工艺包括湿法刻蚀和等离子体刻蚀。因此，第二材料层和第三材料层形成双层掩模，所述双层掩模包括接触孔，电极材料诸如但不限于Au，Ni，Pt，Cu，Al，Ag，Cr，Ti，PANI和Baytron P可以沉积到所述接触孔中，以接触电阻开关的活性有机材料层。利用具有不同刻蚀速率和对于特定化学刻蚀剂具有不同的敏感性的材料，第二材料层和第三材料层中的一个可以用作刻蚀停止层(stop etch barrier)。优选地，直接提供在活性有机材料层的顶部上的第二材料层被用作刻蚀停止层，并且具有比第三材料层更低的刻蚀速率以及比活性材料更高的刻蚀速率。
根据另一个实施方式，第二材料层的沉积利用不使用等离子体的沉积工艺(诸如蒸镀或电化学沉积)来完成，而第三材料层利用等离子体沉积工艺(诸如溅射或PECVD)来完成。
根据另一个实施方式，该方法包括沉积水平延伸的金属条，所述金属条与顶电极和底电极之一相连。因此，可以制造纵横条几何形状的电极，该电极包括一个或多个与若干与电阻开关的底电极接触的第一条；以及相对于与若干电阻开关的顶电极连接的第一条以非零角度(诸如90度)延伸的相应的条。
根据本发明，提供了一种电子器件，其包括：具有半导体器件叠层的衬底；衬底上的第一材料层，所述第一材料层是绝缘层；第一材料层上的活性有机材料层；以及活性有机材料层上的第二材料层，所述第二材料层也是绝缘层。
根据本发明的电子器件是混杂电子器件，其集成了半导体器件叠层和包含活性有机材料层的电阻开关。第一材料层和第二材料层起到绝缘阻挡层的作用，其防止材料从相邻层(诸如半导体器件叠层的各层)扩散到活性有机材料层，或者防止活性有机材料扩散到相邻材料层中。此外，第二材料层可以起到绝缘阻挡层的作用，其防止活性有机材料扩散到相邻材料层中并保护活性有机材料层免受相邻材料层以及随后的加工步骤的不利影响。由于第一材料层和第二材料层作为绝缘阻挡层将活性有机材料层夹在中间，所以可以提高活性有机材料和电阻开关的耐久性。根据本发明的电子器件可以通过常规的半导体加工技术诸如半导体光刻和CMOS加工来制造。
根据一个实施方式，第一材料层包括至少一个接触活性有机材料层的底电极，第二材料层包括至少一个接触活性有机材料层的顶电极。因此，提供了完整的电阻开关，其中，活性有机材料层被夹在第一材料层和第二材料层之间，并且被第一材料层和第二材料层包封和保护。
根据另一个实施方式，该器件包括水平延伸的金属条，所述金属条与顶电极和底电极之一相连。优选地，金属条在第一材料层上延伸，并沉积在第一材料层上。该金属条可以与第二金属条一起形成纵横条结构，所述第二金属条相对于第一金属条以非零角度(诸如90度)设置在第二材料层的顶部。因此，通过在衬底上设置由一个或多个以纵横条布置的金属条连接的若干半导体叠层和电阻开关，可以形成现场可编程门阵列(FPGA)。
根据另一个实施方式，半导体器件叠层包括包含PMOS晶体管和NMOS晶体管的CMOS晶体管。因此，根据本发明的混杂电子器件可以通过节省空间的CMOS工艺来制造。
根据另一实施方式，第一材料层和第二材料层之一或两者的材料是氧氮化硅(SiOxNy)和Si3N4或任何其他适于用作硬掩模的介电材料中的一种的介电材料。因此，第一材料层和第二材料层可以用作分别用于形成一个或多个底电极和顶电极的硬掩模。
根据另一个实施方式，第三材料层的材料是SiO、SiO2以及其他氧化物(例如Gd2O3、Y2O3、Al2O3、BaSrTiO3、BaTiO3)或氟化物(CaF2、LiF)中的一种的介电材料。
根据一个实施方式，衬底包括半导体叠层，该叠层一般可包含多层应变的或未应变的半导体层、介电材料层或金属材料层或其组合，它们可以起到晶体管、二极管、电容器的作用或者它们可以具有任意其他电子功能。
根据另一实施方式，活性有机层可以是有机半导体、半导体p-n结、电阻开关材料或导电聚合物中的一种，或者可以是其组合，并且具有相应的功能性。活性有机层也可以包含若干层。
根据另一实施方式，活性有机层由分子层或金属-绝缘体-金属(MIM)结组成，并且形成显示电阻开关特性的电阻开关。电阻开关可以通过金属-聚合物-金属体系形成，其中聚合物含有半导体特性。此外，该材料可以显示所谓的“灯丝开关效应”(filament switch effect)。
根据另一实施方式，用在MIM体系中的有机半导体材料可以是包括如下的组中的聚合物：聚(乙炔)、聚(吡咯)、聚(3-烷基噻吩)、聚苯胺、聚噻吩、聚(对苯硫醚)和聚(对苯乙烯)(PPV)、聚吲哚、聚芘、聚咔唑、聚薁(polyazulene)、聚氮杂卓、聚(芴)和聚萘，但并不局限于此。P型有机半导体例如是如下分子：并五苯、并四苯并[2，3-b]噻吩、TIPS-并五苯、α-联六噻吩(α-sexithiophene)、低聚噻吩-芴衍生物、双(亚乙基二硫代)四硫富瓦烯(BEDT-TTF)、双(4，5-二氢萘[1，2-d])四硫富瓦烯、酞菁铜(II)、八乙基卟啉合铂，其中仅记载了一些但并不局限于此。N-型有机半导体是如下分子：富勒烯-C60、富勒烯-C70、富勒烯-C84、十六氟酞菁铜、内-四(五氟苯基)卟啉合Pd(II)、1，4，5，8-萘四羧二酸酐、苝-3，4，9，10-四羧二酸酐、N，N’-二苯基-3，4，9，10-苝二甲酰亚胺、N，N’-二辛基-3，4，9，10-苝二甲酰亚胺(PTCDI-C8)、N，N’-二苯基-3，4，9，10-苝二甲酰亚胺(PTCDI-Ph)、7，7，8，8-四氰醌二甲烷(TCNQ)、2，3，5，6-四氟-7，7，8，8-四氰醌二甲烷(F4TCNQ)，但并不局限于此。
根据另一实施方式，另一组适当的聚合物包括例如聚(3-己基噻吩)(P3HT)、聚苯胺、聚(苯乙烯)-分散红1(PPV-DR1)、聚硅氧烷咔唑(PSX-Cz)、聚吡咯、聚(邻氨基苯甲酸)(PARA)和聚(苯胺-共-邻氨基苯甲酸)(PANI-PARA)。聚合物通过至少一种具有高离子迁移性的金属(如Cu、Au、Ag等)接触。
上述聚合物的结构式如下所示：
Figure BSA00000350912800081
根据另一实施方式，适用于活性有机层的材料还包括或由在施加电场时显示传导性变化的材料组成，这些材料诸如为电阻开关材料。电阻开关材料可以是含有如下组分的材料，这些组分响应于电场的施加而进行电荷转移。这个范畴的材料还包括响应于电场的施加而与连接的电极进行电荷转移的电阻开关材料。适当的电极材料包括如Cu、Au、Ag等的金属。
通常，这些被称为电荷转移复合物的材料是电荷供体-电荷受体复合物，其以至少一种其中存在电荷由供体向受体片段的部分转移的到激发态的电子电荷跃迁为特征。电荷可以是电子或空穴。
电荷转移复合物中的供体分子和受体分子被定义为：供体的最高被占据分子轨道(HOMO)和受体的最低被占据分子轨道(LUMO)彼此充分接近，结果在施加电场时，供体的HOMO中的电荷可以转移到受体的LUMO，反之亦然，这取决于电场方向。
供体分子是在电荷转移复合物形成期间贡献电荷的分子。
供体分子可以包含如下供体基团中的一个或多个：O-、S-、NR2、NAr2、NRH、NH2、NHCOR、OR、OH、OCOR、SR、SH、Br、I、Cl、F、R、Ar，但并不局限于此。它们可以是单个分子、低聚物或聚合物。
根据另一实施方式，活性有机层中的电阻开关材料包含下式之一的供体分子，但并不局限于此：
Figure BSA00000350912800091
受体分子是在电荷转移复合物形成期间接受电荷的分子。
受体分子可以包含如下受体基团中的一个或多个：NO2、CN、COOH、COOR、CONH2、CONHR、CONR2、CHO、COR、SO2R、SO2OR、NO、Ar，但并不局限于此。它们可以是单个分子、低聚物或聚合物。
在富勒烯衍生物、半导体纳米点(semiconductor nanodot)和贫电子过渡金属复合物中也找到了受体分子。
根据另一实施方式，电阻开关材料包含含有如下的组中的受体分子：C60富勒烯、C61富勒烯、CdSe和八乙基卟啉合铂。
根据另一实施方式，活性有机层中响应于电场的施加进行电荷转移的电阻开关材料是具有共轭主链以及侧链液晶聚合物的材料，它们可以以单域结构形式或多域结构形式定向。
根据另一实施方式，电阻开关材料具有下式，但并不局限于此：
Figure BSA00000350912800101
其中，R4和R5在每次出现时独立地选自包含如下的组：
Figure BSA00000350912800111
R1和R2独立地选自含有如下的组：直链C1-20烷基、支化C1-20烷基、芳基、被取代的芳基、烷基芳基、被取代的烷基芳基、烷氧基芳基、被取代的烷氧基芳基、芳氧基芳基、被取代的芳氧基芳基、二烷基氨基芳基、被取代的二烷基氨基芳基、二芳基氨基芳基和被取代的二芳基氨基芳基，
R3选自含有如下的组：直链C1-20烷基、支化C1-20烷基、芳基、被取代的芳基、烷基芳基、被取代的烷基芳基；并且
其中R6和R7在每次出现时独立地选自含有如下的组：直链C1-20烷基、支化C1-20烷基、芳基、被取代的芳基、烷基芳基、被取代的烷基芳基、-(CH2)q-(O-CH2-CH2)r-O-CH3，q选自范围1≤q≤10，r选自范围0≤r≤20；并且
其中L和M在每次出现时独立地选自含有如下的组：噻吩、被取代的噻吩、苯基、被取代的苯基、菲、被取代的菲、蒽、被取代的蒽、任何可以以被二溴取代单体形式合成的芳族单体、苯并噻二唑、被取代的苯并噻二唑、苝和被取代的苝；并且
其中m+n+o≤10，m、n、o中的每个独立地选自范围1-1000；并且
其中p选自范围0-15；并且
其中s选自范围0-15，
附加条件是，如果R4是H，那么R5不是H，如果R5是H，那么R4不是H。
根据另一实施方式，活性有机层中的电阻开关材料具有下式，但并不局限于此：
Figure BSA00000350912800121
其中L在每次出现时独立地选自由如下组成的组：噻吩、被取代的噻吩、苯基、被取代的苯基、菲、被取代的菲、蒽、被取代的蒽、任何可以以被二溴取代单体形式合成的芳族单体、苯并噻二唑、被取代的苯并噻二唑、苝和被取代的苝；并且
其中R6和R7在每次出现时独立地选自由如下组成的组：直链C1-20烷基、支化C1-20烷基、芳基、被取代的芳基、烷基芳基、-(CH2)q-(O-CH2-CH2)r-O-CH3，q选自范围1-10，r选自范围0-20；并且
R4和R5在每次出现时独立地选自包含如下的组：
Figure BSA00000350912800122
Figure BSA00000350912800131
根据另一实施方式，电阻开关材料具有下式之一，但并不局限于此：
Figure BSA00000350912800132
Figure BSA00000350912800141
根据另一实施方式，电阻开关材料是具有下式的经封端的聚富勒烯，但并不局限于此：
Figure BSA00000350912800142
根据另一实施方式，所述材料在含有半导体叠层的衬底上通过使用定向层或通过其他方法(诸如直接机械摩擦、通过使用电场或磁场)定向。定向导致偶极再取向并且导致从电极的电荷转移或者在该层组分间的电荷转移更好。
对于上述所有在电场中显示电荷转移的电阻开关材料而言，电荷转移可以在分子内发生或者可以在材料的分子与分子之间发生。电荷转移也可以在分子和连接的电极(诸如场效应晶体管的栅电极或触点)之间发生。
在分子内电荷转移复合物中，供体和受体片段是同一分子的部分。分子内电荷转移分子可以是单一分子、低聚物或聚合物。
根据另一实施方式，电阻开关材料包括贫电子分子。通常，贫电子分子是具有吸电子基团(具有正Hammett，δ，常数)和任意供电子基团的分子，和直接连接到金属上的配体具有吸电子基团的过渡金属复合物。它们可以是单个分子、低聚物或聚合物。
根据另一实施方式，贫电子分子由下式之一定义，但并不局限于此：
Figure BSA00000350912800151
其中，R、R1、R2、R3、R4、R5、R6＝C＝O、COOH、F、Cl、Br、I、CN、NO2、NR3 +、O-Ar、COOR、OR、COR、SH、SR、CONH2、CONHR、CONR2、CHO、OH、SO2R、SO2OR、NO、C≡CR、Ar；以及
Figure BSA00000350912800152
其中，M＝过渡金属，X，Y＝吸电子基团，如C＝O、COOH、F、Cl、Br、I、CN、NO2、NR3 +、N＝C、O-Ar、COOR、OR、COR、SH、SR、CONH2、CONHR、CONR2、CHO、C＝N、OH、SO2R、SO2OR、NO、C≡CR、Ar，R1，R2＝芳族的、烯丙基的(allilylic)；a，b＝整数。
根据另一实施方式，贫电子分子包括下式之一，但并不局限于此：
Figure BSA00000350912800153
根据另一实施方式，电阻开关材料包括氧化还原-可寻址分子(Redox-addressable molecule)。通常，氧化还原可寻址分子是其中共轭长度及其具有的传导性在化学还原或氧化时变化的分子。它们可以是单个分子、低聚物或聚合物。典型的氧化还原可寻址基团是4，4’-联吡啶鎓盐。
根据一个实施方式，氧化还原可寻址分子由下式定义，但并不局限于此：
Figure BSA00000350912800162
其中，R1、R2、R3、R4＝芳基或烷基，X-＝阴离子。
根据一个实施方式，氧化还原可寻址分子包括下式之一，但并不局限于此：
Figure BSA00000350912800171
Figure BSA00000350912800181
Figure BSA00000350912800191
电阻开关材料层通常是无定形的，并且容易通过常规沉积方法诸如热蒸镀、溅射或旋转涂布、逐层沉积、静电自组装、Langmuir Blodgett技术沉积在衬底顶部。
根据另一实施方式，含有贫电子分子的材料的具体实例是通过氯仿溶液的旋转涂布制备的六氮杂三萘撑(HATNA)的活性膜。该膜可以在真空条件下干燥。然后，可以沉积铝电极，从而形成完整开关。
在应用电压谱时，可以在试验装置中测试20个循环中的开关比为2.3。
在氧化还原可寻址分子中，通过电流的电子注入使分子化学还原，并且在π*轨道中的电子增量使材料的传导性增加，从而由低传导状态(关断)转换到高传导状态(开通)。
根据另一实施方式，电阻开关材料包括例如通过Langmuir Blodgett技术制备的氧化还原可寻址十八烷基紫精二溴化物层、通过旋转涂布氯仿/乙醇溶液制备的氧化还原可寻址聚(紫精-共-十二烷)层、和通过蒸镀制备的氧化还原可寻址1，1’-二乙基-4，4’-联吡啶鎓二溴化物层。当然，这些材料也可以采用与其他材料相关的技术制备。
欧洲专利申请EP 07 01 57 11公开了关于可用作电阻开关材料的材料的更多细节及其制法，该专利文献通过引用插入此处。
作为主要特性，电阻开关材料层包含两个层电阻不同的稳定状态：低电阻状态(开通)和高电阻状态(关断)。通过应用正压脉冲或负压脉冲，可以在这些状态之间切换。即便未向开关材料层施加电压，该开关材料层的状态也被存储下来。
在电荷转移复合物材料的情况下，在施加电场时电荷转移复合物的各组分间的传导性变化过程可以如下以分子尺度进行解释：在低传导状态时(这可以被认为是“关断”状态)，电荷载流子(诸如电子)占据最低能量水平。由于施加电场诸如电压脉冲，所以电子由供体分子转移到受体分子。结果，电荷载流子占据较高能量水平。因此，该材料处于高传导或“开通”状态。
根据另一实施方式，传导性聚合物是含有如下的组中的聚合物：聚(3，4-亚乙基二氧噻吩)聚(苯乙烯磺酸酯)PEDOT:PSS、掺杂的聚苯胺，但并不局限于此。
所述器件可以包含迄今为止并未描述的附加层。具体地，一个或若干个材料层可以设置在衬底和介电层之间、衬底和有机材料第一层之间、介电层和有机材料第一层之间、或者有机材料第一层和保护性第二层之间。
由以下对本发明示例性实施方式的描述结合附图可以得到本发明的进一步优点、特点和特征。
图1A-1Q示意性地示出了本发明一个实施方式的混杂电子器件的半导体制造步骤；
图2示意性地示出了所制造的器件的布局；以及
图3A-3C示出了聚合物开关的I-V曲线以及相应的经由源极/漏极电压执行的晶体管读出的I-V曲线。
下面将参考示意图1A-1Q以及图2描述本发明的示例性实施方式。图1A示出了表示诸如CMOS晶体管叠层(包括MOSFET晶体管)的半导体叠层的最顶层的样品1。图案化的衬底1包括到半导体叠层的晶体管的接触盘2a。随后，通过适当的沉积技术诸如溅射或PECVD，在衬底1的顶部沉积氮化硅(SiN)的第一材料层3(图1B)。
在氮化硅(SiN)的第一材料层3的顶部旋转涂布并干燥光刻胶4a(图1C)。随后，通过将光刻胶4a透过掩模(没有示出)暴露于UV源，来图案化光刻胶4a。随后，将正型光刻胶4a显影，并且剥离处于已暴露于UV光的位置处的光刻胶4a。或者，可以使用负型光刻胶。然后在刻蚀步骤中，第一材料层3在没有光刻胶4a覆盖的位置被刻蚀到接触盘2a，如图1D所示。然后，利用光刻胶4a作为掩模，沉积Au接触2b(图1E)。
作为进一步的步骤，剩余的光刻胶4a与沉积在其上的Au层一起被去除(图1F)。随后，新的一层光刻胶4b被旋转涂布在衬底上。此光刻胶层4b随后通过透过光刻掩模(没有示出)暴露于UV辐射而被图案化，以包括从Au触点2b中的一个开始延伸的条或通道，如图1G中所示。然后，透过图案化的光刻胶4b，在氮化硅(SiN)的第一材料层3上和在Au触点2b中的一个上沉积Au金属条5(图1H)。于是，形成了底电极。
在去除光刻胶4b掩模之后(图1I)，利用旋转浇铸技术沉积例如聚(3-己基噻吩)即P3HT的活性有机材料层6(图1J)。利用不用等离子体的沉积工艺在活性有机材料层6的顶部沉积氧化硅(SiO)的介电层7。这样的工艺可以是蒸镀工艺或电化学沉积工艺。在氧化硅层7的顶部沉积另一层介电材料8，诸如氮化硅(Si3N4)。
沉积在活性有机材料层6上的氧化硅层7和氮化硅层8以及第一材料层3充当被夹在它们之间的活性有机材料层6的绝缘阻挡层。此外，沉积在活性有机材料层6上的氧化硅层7和氮化硅层8被用作用于随后的沉积触点和顶电极的工艺的双层硬掩模。
虽然氧化硅层7是蒸镀的，但是Si3N4氮化硅通过溅射或PECVD沉积。因此，SiO层保护活性有机材料层6免受溅射工艺的不利影响。
在透过氮化硅层8顶部上的图案化的另一光刻胶掩模层4c刻蚀氮化硅层8，氧化硅层7和活性有机材料层6之后(图1L)，Cu触点2c被沉积在Au触点2b的顶部(图1M)。
随后，去除光刻胶层4b和沉积在光刻胶层4b上的Cu材料(图1N)。另一光刻胶层4c被旋涂在氮化硅的顶层8上，并且透过光刻掩模(没有示出)暴露于UV辐射。光刻掩模包含L形特征，所述L形特征在随后的刻蚀步骤中利用图案化光刻胶层4c作为掩模被转移到氮化硅层8和氧化硅层7(图1O)。接着在先前刻蚀中暴露的活性有机材料层6上沉积Cu的L形条9(图1P)，以形成顶电极。最后，剥离光刻胶层4c。Au条5和L形Cu条9的端点彼此交叠布置，并在其重叠部分限定电阻开关10。电阻开关10可以通过向条施加电压或电压脉冲或者电流或电流脉冲来切换。
在下文中列出了用于上述制造工艺的示例性工艺参数。
实施例
在CMOS芯片上制造分子开关
1.清洁芯片：在丙酮中15分钟&在包括超声的丙酮中2分钟&在包括超声的异丙醇(IPA)中2分钟
2.Si3N4的溅射：(60nm：500W持续20min；工艺压强：1.9E-2mbar)
3.Si3N4的光刻：
i.AZ-nlof的旋涂：5秒@1000RPM & 30秒@4000RPM
ii.硬烘焙：2min@110℃
iii.曝光：6.5秒
iv.PEB：1min@105℃
v.光刻胶的显影：在MIF726中110秒+急止浴(dH2O)
vi.用于接触孔的Si3N4刻蚀：
-RIE：20sccm CF4；20sccm CHF3；300Watt；30mTorr；80sec
vii.Cr/Au的蒸镀：5nmCr/35nmAu@2A/sec@4e-6mbar
viii.剥离：在丙酮中整夜+短时间超声& IPA+短时间超声
4.底电极的光刻：
i.AZ-nlof的旋涂：5秒@1000RPM & 30秒@4000RPM
ii.硬烘焙：2min@110℃
iii.曝光：6.5秒
iv.PEB：1min@105℃
v.光刻胶的显影：在MIF726中110秒+急止浴(dH2O)
vi.底电极的蒸镀：5nm Ti@3A/sec & 35nm Au@3A/sec@6.8E-6mbar基础压强
vii.剥离：在丙酮中30min+超声& IPA(2min@50％超声)
5.旋涂P3HT聚(3-己基噻吩)(约140nm)
6.沉积15nm SiO@2A/s@6.3e-6mbar
7.溅射35nm SiN(500W持续15min；工艺压强：1.9E-2mbar)
8.过孔的光刻：
i.AZ-nlof的旋涂：5秒@1000RPM & 30秒@4000RPM
ii.硬烘焙：2min@110℃
iii.曝光：6.5秒
iv.PEB：1min@105℃
v.在RIE中的Si3N4 & SiO & P3HT的刻蚀：
a)Si3N4：3sccm O2；35sccm CF4；200Watt；75mTorr；30sec
b)SiO：20sccm CF4；20sccm CHF3；300Watt；30mTorr；20sec
c)P3HT：20sccm O2；30Watt；100mTorr；150sec
vi.蒸镀110nm Cu@2A/s@6e-6mbar
vii.在丙酮中剥离和在IPA中清洗
9.顶电极的光刻：
i.AZ-nlof的旋涂：5秒@1000RPM & 30秒@4000RPM
ii.硬烘焙：2min@110℃
iii.曝光：6.5秒真空
iv.PEB：1min@105℃
v.Si3N4和SiO的刻蚀：
a)Si3N4：3sccm O2；35sccm CF4；200Watt；75mTorr；30sec
b)SiO：20sccm CF4；20sccm CHF3；300Watt；30mTorr；20sec
vi.蒸镀50nm Cu@2A/sec@7e-7mbar
vii.在丙酮中剥离，在IPA中清洗
利用所制造的器件进行电学测量。
测量包括芯片的晶体管11的检测。随后进行电阻开关10的测量。它们表明了从初始的关状态到开状态的切换是可能的。也观察到了反向切换。在包括施加非常高的电压的电阻开关10的测量之后，对晶体管之一的测量结果没有显示其性能的劣化。
然后，检测了聚合物电阻开关10和晶体管11的组合。图2示意性地示出了所制造的器件的布局。晶体管11的栅极12经由顶电极(TE)(2c)并经由相应的聚合物开关10编址，而通过测量在固定的源极/漏极电压(VSD)下作为施加到相应的顶电极(2c)的电压(VG)的函数的相应读出晶体管11的源极/漏极电流(ISD)，完成晶体管读出。
在上述实例中，被检测的电阻开关10初始处于关状态。如预期的，关状态导致最小(ISD＝180nA@VSD＝2V和VG＝2V)的晶体管响应。相应的读出曲线被示于图3C(“关状态”曲线)。
然后，通过在电阻开关11的底触点2b和顶触点2c之间施加5V的电压，将电阻开关11转变为开状态。相应的I-V曲线被示于图3A。如在图3C中的“开状态”曲线中可看到的，晶体管11的如下读出示出了正常的响应(ISD＝1.7mA@VSD＝2V and VG＝2V)。
通过向电阻开关的顶电极2c和底电极2b施加-3V的电压，开关11被再次变回其关状态(图3B)，导致如在图3C的“关状态”曲线中可看到的相同的最小晶体管响应。
总之，可以重复地将电阻开关在其关和开状态之间切换(随机访问存储器(RAM)行为)。晶体管读出相应地改变。
上述本发明的特征可单独或以任何组合而对于发明来说具有重要性。
参考文献：
[1.]K.K.Likharev，D.B.Strukov，in Introducing Molecular Electronics2007.
[2.]D.B.Strukov，K.K.Likharev，Nanotechnology 2005，16 888-900.
[3.]G.S.Snider，R.S.Williams，Nanotechnology 2007，18 035204.

Claims (15)

1.一种制造电子器件的方法，所述方法包括：
提供包含半导体器件叠层的衬底(1)；
在所述衬底上沉积第一材料层(3)，所述第一材料层(3)是绝缘层；
在所述第一材料层(3)上沉积活性有机材料层(6)；
在所述活性有机材料层(6)上沉积第二材料层(8)，所述第二材料层(8)是绝缘层。
2.如权利要求1的方法，包括图案化所述第一材料层(3)，以及利用所述第一材料层(3)作为掩模形成用于接触所述活性有机材料层(6)的底电极(2b)。
3.如权利要求1或2的方法，包括图案化所述第二材料层(8)，以及利用所述第二材料层(8)作为掩模形成用于接触所述活性有机材料层(6)的顶电极(2c)。
4.如权利要求1至3中任意一项的方法，包括在所述第二材料层(8)和所述活性有机材料层(6)之间沉积第三材料层(7)，所述第三材料层(7)是绝缘层，以及同时图案化所述第二材料层(8)与所述第三材料层(7)，并利用所述第二材料层(8)和所述第三材料层(7)作为掩模，形成用于接触所述活性有机材料层(6)的顶电极(2c)。
5.如权利要求4的方法，其中，图案化所述第二材料层(8)和所述第三材料层(7)包括刻蚀所述第二材料层(8)和所述第三材料层(7)，其中，所述第二材料层(8)和所述第三材料层(7)具有不同的刻蚀速率。
6.如权利要求4至5中任意一项的方法，其中沉积所述第二材料层(8)利用不用等离子体的沉积工艺来进行，沉积所述第三材料层(7)利用等离子体沉积工艺来进行。
7.如权利要求3至6中任意一项的方法，还包括沉积水平延伸的金属条(5，9)，所述金属条与所述顶电极(2c)和所述底电极(2b)之一相连。
8.一种电子器件，其包括：
包含半导体器件叠层的衬底(1)；
所述衬底上的第一材料层(3)，所述第一材料层(3)是绝缘层；
所述第一材料层(3)上的活性有机材料层(6)；以及
所述活性有机材料层(6)上的第二材料层(8)，所述第二材料层(8)是绝缘层。
9.如权利要求8的器件，其中，所述第一材料层(3)包括至少一个接触所述活性有机材料层(6)的底电极(2b)，所述第二材料层(8)包括至少一个接触所述活性有机材料层(6)的顶电极(2c)。
10.如权利要求8或9的器件，包括处于所述第二材料层(8)和所述活性有机材料层(6)之间的第三材料层(7)，所述第三材料层(7)是绝缘层。
11.如权利要求8至10中任意一项的器件，包括水平延伸的金属条(5，9)，所述金属条与顶电极(2c)和底电极(2b)之一相连。
12.如权利要求8至11中任意一项的器件，其中，所述半导体器件叠层包括CMOS器件，所述CMOS器件包含PMOS晶体管和NMOS晶体管。
13.如权利要求8至12中任意一项的器件，其中，所述第一材料层(3)和所述第二材料层(8)中的至少之一的材料是氧氮化硅(SixONy)和Si3N4之一的介电材料。
14.如权利要求8至13中任意一项的器件，其中，所述第三材料层(7)的材料是SiO、SiO2、Gd2O3、Y2O3、Al2O3、BaSrTiO3、BaTiO3以及包括CaF2、LiF在内的氟化物中的一种的介电材料。
15.如权利要求8至14中任意一项的器件，其中，所述活性有机层是有机半导体、半导体p-n结、电阻开关材料或导电聚合物中的一种或其组合的层。
CN201010546571.7A 2009-11-12 2010-11-12 电子混杂器件 Expired - Fee Related CN102110643B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP09175838 2009-11-12
EP09175838.3 2009-11-12

Publications (2)

Publication Number Publication Date
CN102110643A true CN102110643A (zh) 2011-06-29
CN102110643B CN102110643B (zh) 2015-01-07

Family

ID=43973489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010546571.7A Expired - Fee Related CN102110643B (zh) 2009-11-12 2010-11-12 电子混杂器件

Country Status (3)

Country Link
US (1) US8455864B2 (zh)
CN (1) CN102110643B (zh)
TW (1) TW201123357A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6012289B2 (ja) * 2012-06-28 2016-10-25 富士フイルム株式会社 パターン形成方法、感活性光線性又は感放射線性樹脂組成物、レジスト膜、及び電子デバイスの製造方法
US9166188B1 (en) * 2014-06-10 2015-10-20 Arolltech Co., Ltd. Organic light emitting diode device
GB201414811D0 (en) 2014-08-20 2014-10-01 Ibm Electromechanical switching device with electrodes comprising 2D layered materials having distinct functional areas

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030160235A1 (en) * 2002-02-27 2003-08-28 Katsura Hirai Organic thin-film transistor and manufacturing method for the same
CN101043068A (zh) * 2006-03-23 2007-09-26 精工爱普生株式会社 电路基板、电路基板的制造方法、电光学装置和电子设备
WO2008026081A2 (en) * 2006-08-31 2008-03-06 Interuniversitair Microelektronica Centrum (Imec) Method for manufacturing a resistive switching device and devices obtained thereof
CN101441913A (zh) * 2008-12-25 2009-05-27 复旦大学 一种用于过电压保护的电阻开关器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1434282A3 (en) * 2002-12-26 2007-06-27 Konica Minolta Holdings, Inc. Protective layer for an organic thin-film transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030160235A1 (en) * 2002-02-27 2003-08-28 Katsura Hirai Organic thin-film transistor and manufacturing method for the same
CN101043068A (zh) * 2006-03-23 2007-09-26 精工爱普生株式会社 电路基板、电路基板的制造方法、电光学装置和电子设备
WO2008026081A2 (en) * 2006-08-31 2008-03-06 Interuniversitair Microelektronica Centrum (Imec) Method for manufacturing a resistive switching device and devices obtained thereof
CN101441913A (zh) * 2008-12-25 2009-05-27 复旦大学 一种用于过电压保护的电阻开关器件

Also Published As

Publication number Publication date
TW201123357A (en) 2011-07-01
US20110108816A1 (en) 2011-05-12
CN102110643B (zh) 2015-01-07
US8455864B2 (en) 2013-06-04

Similar Documents

Publication Publication Date Title
Yu et al. Small‐molecule‐based organic field‐effect transistor for nonvolatile memory and artificial synapse
EP2926376B1 (en) Ambipolar vertical field effect transistor
EP2543086B1 (en) Semiconductor devices including an electrically percolating source layer and methods of fabricating the same
EP1590839B1 (en) Electronic device
JP2013175752A (ja) 有機太陽電池
EP2151827B1 (en) Electronic device for a reconfigurable logic circuit
JP2009540605A (ja) ナノ粒子を有する有機半導体組成物
CN102110643B (zh) 电子混杂器件
KR20110122693A (ko) 무전해 도금에 의한 유기 박막 트랜지스터들의 소스 및 드레인 전극들을 형성하는 방법
US8552421B2 (en) Organic microelectronic device and fabrication method therefor
Liu et al. Advancements in organic nonvolatile memory devices
US9177997B2 (en) Memory device
CN102110785A (zh) 用于有机器件的双层硬掩模
Chen Organic Tandem Solar Cells: Design and Formation
Orgiu et al. Hybrid Organic/Photochromic Approaches to Generate Multifunctional Materials, Interfaces, and Devices
Circuits 5 Conjugated Semiconductors for Organic n-Channel Transistors and Complementary Circuits Antonio Facchetti
Facchetti Conjugated Semiconductors for Organic n‐Channel Transistors and Complementary Circuits

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150107

Termination date: 20151112

EXPY Termination of patent right or utility model