CN102104058A - 半导体材料鳍片 - Google Patents

Abstract

本申请公开了一种半导体材料鳍片，其特征在于鳍片的侧壁偏离硅衬底的{111}晶面的角度小于或等于12度。该半导体材料鳍片可用于形成FinFET。

Description

半导体材料鳍片

技术领域

本发明涉及在硅衬底上形成的半导体材料鳍片，具体地涉及用于FinFET的半导体材料鳍片。

背景技术

随着半导体器件的尺寸按比例缩小，出现了阈值电压随沟道长度减小而下降的问题，即在半导体器件中产生了短沟道效应。

为了抑制短沟道效应，在美国专利US6,413,802中公开了在SOI上形成的FinFET，包括在硅鳍片(fin)的中间形成的沟道区，以及在硅鳍片两端形成的源/漏区。

为了在硅鳍片的中间形成沟道区、在其两端形成源/漏区以及可选的源/漏延伸区，需要执行离子注入。然而，离子注入导致硅的非晶化。

在随后的步骤中执行退火，使得非晶硅通过固相外延生长重新转变为单晶硅。

在Duffy R等人的文章中：“Solid phase epitaxiy versus randomnucleation and growth in sub-20nm wide fin Field-effecttransistors”，Applied Physics Letters，卷90第24期，2007年6月11日，描述了用于形成FinFET的鳍片的固相外延生长工艺，其中在{001}硅衬底上沿<110>方向形成鳍片(即鳍片的长度沿着<110>方向)。

然而，利用现有技术在硅衬底上形成的硅鳍片还存在着硅结晶不完全和缺陷过多的问题。

已经知道，硅的{111}晶面容易俘获缺陷，从而在硅晶体中引入了大量的缺陷。结果，在固相外延生长的硅鳍片的顶部的边缘位置可以观察到高缺陷的区域。此外，{111}晶面是钉扎生长的因素，导致固相外延生长进行得非常缓慢。

在Saenger K.L.等人的文章中：“A study of trench-edge defectformation in(001)and(011)silicon recrystallized by solid phaseepitaxy”，Journal of Applied Physics，卷101第24908页，2007年1月19日，描述了在硅的固相外延生长中，单晶硅和非晶硅的界面由很多纳米尺度的{111}小晶面(facet)组成，在两个紧邻的{111}小晶面区域内的非晶体硅不稳定，能顺利固相外延生长；但在边缘区域，由于边缘区外缺少{111}晶面，固相外延生长缓慢且不完整，从而在硅边缘区内形成沿着{111}晶面的高缺陷区。

因此，在上述用于制造硅鳍片的方法中，存在着固相外延生长工艺的时间长，从而导致晶体管的制造工艺周期长的问题。并且，由于硅鳍片的顶部的边缘位置包含大量的缺陷，在利用硅鳍片中形成沟道之后，晶体管存在着泄漏电流增大和源漏区及扩展区电阻增大的问题。

发明内容

本发明的目的是提供一种外延生长快速并且结晶质量良好的半导体材料鳍片。

根据本发明的一方面，提供一种半导体材料鳍片，其中鳍片的侧壁偏离硅衬底的{111}晶面的角度小于或等于12度。

根据本发明的优选方面，侧壁为硅衬底的{111’}晶面。进一步优选地，鳍片形成在硅衬底的{110}表面上，并且鳍片的长度方向沿着<111’>方向。

根据本发明的优选方面，侧壁为硅衬底的{111}晶面。进一步优选地，鳍片形成在硅衬底的{110}表面上。

通过改变鳍片的长度方向，减小鳍片的侧壁与{111}面的夹角，这样在硅边缘区内沿着{111}晶面的高缺陷区，取向也接近于侧壁的表面，有效减小缺陷区域的面积。当鳍片的侧壁为{111}晶面时，将没有高缺陷区。

附图说明

图1A和1B示出了根据现有技术的硅衬底上的半导体材料鳍片的结构；

图2A和2B示出了根据第一实施例的硅衬底上的半导体材料鳍片的结构；

图3A和3B示出了根据第二实施例的硅衬底上的半导体材料鳍片的结构。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。

如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在......上面”或“在......上面并与之邻接”的表述方式。

在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

此外，在下文中描述晶面或晶向时采用了晶面族或晶向族的表示方法。例如，特定的晶向[110]和[1-10]是彼此垂直的两个方向，但由于硅晶体的对称性，可以将两个特定的晶向统一表示为晶向族<110>。由于硅晶体的对称性是本领域公知的，当表述“晶向<110>与晶向<110>相垂直”，可以理解指的是“特定的晶向[110]与特定的晶向[1-10]相垂直”或类似的方向关系。

在硅衬底上制造半导体材料鳍片的方法开始于在硅晶片上设置缺口(notch)，用于在随后的处理步骤中指示硅衬底的晶体学方向。

然后，在硅衬底上沉积半导体材料层。利用光刻形成的掩模，通过湿法蚀刻或干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，去除半导体材料层的一部分，形成半导体材料鳍片。

执行离子注入，在半导体材料鳍片的中间形成沟道区、在其两端形成源/漏区以及可选的源/漏延伸区。

对于由于离子注入等步骤导致的非晶化的半导体材料，经过例如1050摄氏度的快速热退火(RTA)。通过从其与硅衬底之间的界面开始固相外延生长，鳍片中的半导体材料重结晶为单晶材料。

在现有技术中，不管是对于用于NFET的{001}硅衬底1还是对于用于PFET的{110}硅衬底1，晶片缺口3指示<110>晶向(如图1A所示)。

在随后的处理步骤中所形成的半导体材料鳍片的长度方向也沿着<110>方向。

在图1B中示出了根据现有技术的硅衬底上的半导体材料鳍片的结构。硅衬底1的表面为{001}晶面，半导体材料鳍片2的长度方向沿着<110>方向，而半导体材料鳍片2的侧壁为{110}晶面。该侧壁与高缺陷的{111}晶面之间的夹角为35.3度。

根据本发明的第一实施例，对于用于PFET的(110)硅衬底1，在设置晶片缺口3时，将晶片旋转45度，使得晶片缺口3用于指示<111’>(即)方向(如图2A所示)。在随后的处理步骤中所形成的半导体材料鳍片的长度方向也沿着<111’>方向。

在图2B中示出了根据第一实施例的硅衬底上的半导体材料鳍片的结构。硅衬底1的表面为{110}晶面，半导体材料鳍片2的长度方向沿着<111’>(即)方向，而半导体材料鳍片2的侧壁为{111’}(即

)晶面，该侧壁与高缺陷的{111}晶面之间的夹角为9.74度。这夹角远小于{110}晶面与高缺陷的{111}晶面之间的夹角(35.3度)。

根据本发明的第二实施例，对于用于PFET的(110)硅衬底1，在设置晶片缺口{110}时，将晶片旋转35.3度，使得晶片缺口3用于指示<111>方向(如图3A所示)。在随后的处理步骤中，所形成的半导体材料鳍片的侧壁为{111}晶面。该侧壁与高缺陷的{111}晶面之间的夹角为0度。

在图3B中示出了根据第二实施例的硅衬底上的半导体材料鳍片的结构。硅衬底1的表面为{110}晶面，半导体材料鳍片2的长度方向与鳍片2的侧壁垂直，而半导体材料鳍片2的侧壁为{111}晶面。

可以利用剖面电镜(XTEM)观察硅鳍片在固相外延生长后的结晶质量。

在采用常规结构的样品中(其中鳍片的长度方向沿着<110>方向)，可以观察到横向生长的硅单晶2’和垂直生长的硅单晶2的接触面{111}晶面。缺陷区分别位于硅鳍片的顶部表面的四个边缘位置。

在根据本发明的两个实施例中，在标记晶片缺口时，分别将晶片旋转45度或35.3度，使得晶体缺口在硅{110}表面上从指示<110>方向变为指示<111’>方向或<111>方向。晶片的旋转不仅改变了半导体鳍片2的长度方向，而且改变了半导体鳍片2的侧壁所处的晶面。

在最终的硅鳍片中，由于减少了鳍片侧壁与高缺陷的{111}晶面之间的夹角，在鳍片内沿着{111}晶面的高缺陷区也缩小了。从而在几乎整个硅鳍片中获得了结晶完全和高质量的硅单晶2。

以上描述只是为了示例说明和描述本发明，而非意图穷举和限制本发明。例如，半导体材料不限于硅，而是可以选自能够在硅衬底上外延生长的半导体材料，包括硅、锗、硅锗、III-V族半导体等。所提及的晶面或晶向应当包括晶体学上等价的晶面或晶向。并且，只要最终形成的鳍片的侧壁偏离硅衬底的{111}晶面的角度小于12度，硅衬底的表面以及鳍片的延伸方向可以是任意的。

因此，本发明不局限于所描述的实施例。对于本领域的技术人员明显可知的变型或更改，均在本发明的保护范围之内。

Claims (8)

1.一种半导体材料鳍片，其特征在于鳍片的侧壁偏离硅衬底的{111}晶面的角度小于或等于12度。

2.根据权利要求1所述的鳍片，其中所述侧壁为硅衬底的{111’}晶面。

3.根据权利要2所述的鳍片，其中所述鳍片形成在硅衬底的{110}表面上，并且鳍片的长度方向沿着<111’>方向。

4.根据权利要求1所述的鳍片，其中所述侧壁为硅衬底的{111}晶面。

5.根据权利要求4所述的鳍片，其中所述鳍片形成在硅衬底的{110}表面上。

6.根据权利要求1至5中任一项所述的鳍片，其中所述鳍片的宽度小于35纳米。

7.根据权利要求1至5中任一项所述的鳍片，其中所述鳍片用于形成MOSFET的沟道，所述沟道的方向与所述鳍片的长度方向一致。

8.根据权利要求1至5中任一项所述的鳍片，其中所述半导体材料为选自硅、锗、硅锗、III-V族半导体中的一种。

Images