CN102081591A - 双端口存储器在双cpu结构设计中的应用 - Google Patents
双端口存储器在双cpu结构设计中的应用 Download PDFInfo
- Publication number
- CN102081591A CN102081591A CN2011100296524A CN201110029652A CN102081591A CN 102081591 A CN102081591 A CN 102081591A CN 2011100296524 A CN2011100296524 A CN 2011100296524A CN 201110029652 A CN201110029652 A CN 201110029652A CN 102081591 A CN102081591 A CN 102081591A
- Authority
- CN
- China
- Prior art keywords
- dual
- data
- cpu
- application
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Multi Processors (AREA)
Abstract
本发明涉及一种双端口存储器在双CPU电路结构设计中的应用,其特征在于:采用双端口共享存储器芯片IDT71V32作为两片8位8051F020单片机微处理器的数据共享的存储器,其具备2套独立的地址线,数据线和控制线,使得两个CPU之间可以自己定义和分配数据块和数据单元。实现了双芯片单片机微处理器对电阻点焊信息的共享,保证了系统的高速运行,利用双端口共享存储器芯片提供的中断引脚和特殊的中断字节,就解决了双口的争用问题,使系统的设计更加灵活。
Description
技术领域
本发明涉及一种双端口存储器在双CPU电路结构设计中的应用,适用于双机系统的全局存储器和大容量数据存储共享,针对双端口共享存储器芯片存储数据完全共享。
背景技术
电阻点焊监控系统要求拥有对点焊信息传输和对点焊过程控制的并行处理能力。由于单个CPU处理能力有限,往往采用多个处理器并行工作的方式。即利用多机系统以减轻主处理器的负担,可以使任务得以合理分配,提高整个系统的并行处理和实时数据传输能力。多机系统中,多个处理器如何进行数据交换和共享是设计成功的关键。单向读写的内存无法供多个CPU共同使用, 而双端口共享存储器是实现多CPU间快速数据交换的强有力的工具。
发明内容
本发明的目的在于提供一种双端口存储器在双CPU电路结构设计中的应用,实现了双芯片单片机微处理器对电阻点焊信息的共享,保证了系统的高速运行,解决了双端口共享存储器芯片双口争用的问题。
本发明技术方案是这样实现的:双端口存储器在双CPU电路结构设计中的应用,其特征在于:采用双端口共享存储器芯片 IDT71V32作为两片8位8051F020单片机微处理器的数据共享的存储器,其具备2套独立的地址线,数据线和控制线,使得两个CPU之间可以自己定义和分配数据块和数据单元。
所述的存储器芯片IDT71V32的2K存储区域划分为四个区域, CPU1对应的地址分别为7000-72FF、7300-75FF、7600-76FF和7700-77FF;其中前两个区域大小为768个字节,用以CPU1对点焊过程信息进行存储,而剩下的两个单元较小,供CPU1读取点焊控制信息;CPU2的读取地址为9000-92FF和9300-95FF,写点焊控制信息的地址为9600-97FF和9800-99FF。
本发明的积极效果是:实现了双芯片单片机微处理器对电阻点焊信息的共享,保证了系统的高速运行,利用双端口共享存储器芯片提供的中断引脚和特殊的中断字节,就解决了双口的争用问题,使系统的设计更加灵活。
附图说明
图1为 CPU1写入双端口共享存储器的流程图。
图2为 CPU2读取双端口共享存储器数据的流程图。
具体实施方式
下面结合附图对本发明作进一步说明:如图1所示,双端口存储器在双CPU电路结构设计中的应用,其特征在于:采用双端口共享存储器芯片 IDT71V32作为两片8位8051F020单片机微处理器的数据共享的存储器,其具备2套独立的地址线,数据线和控制线,使得两个CPU之间可以自己定义和分配数据块和数据单元。
双端口存储器在工频电阻点焊焊接过程质量监控系统,软件部分采用C语言设计,实现对数据的快速交换和传输。为了解决左右端口对存储单元争用问题,同时考虑在实际的点焊监控过程中,由于点焊控制信息占用的字节较少,而过程信息较多,软件将IDT71V32的2K存储区域划分为四个区域, CPU1对应的地址分别为7000-72FF、7300-75FF、7600-76FF和7700-77FF。其中前两个区域大小为768个字节,用以CPU1对点焊过程信息进行存储,而剩下的两个单元较小,供CPU1读取点焊控制信息。按照数据信息的共享原则。CPU2的读取地址为9000-92FF和9300-95FF,写点焊控制信息的地址为9600-97FF和9800-99FF。如图1所示,以CPU1存储点焊数据为例,软件以地址77FD单元的内容为标识,对存储信息的首地址进行选择。当77FD单元的内容是55时,则对存储单元1进行写操作,当此操作完成以后,将77FD单元的数据取反,标识下次对存储单元2进行写操作。此方法可以实现对存储单元的交替使用。
如图1所示,当CPU1将点焊信息写入双口RAM的指定单元以后,对双口RAM的特殊中断字节7FF进行写操作,设置右端口的INTR信号,通知CPU2读取指定RAM内存单元的数据。下面以CPU2读取RAM指定单元数据为例,
如图2所示,CPU2检测P3.1引脚,当P3.1引脚由高电平变为低电平时,根据7FF单元的数据,选择读取数据的首地址,读取数据。当完成数据读取以后,对特殊中断字节7FE进行写操作,从而清除右端口的中断信号INTR。以上过程通过利用软件分区存储、读取和特殊中断字节和中断信号INTR、INTL,成功解决双口争用问题。
Claims (2)
1.双端口存储器在双CPU电路结构设计中的应用,其特征在于:采用双端口共享存储器芯片 IDT71V32作为两片8位8051F020单片机微处理器的数据共享的存储器,其具备2套独立的地址线,数据线和控制线,使得两个CPU之间可以自己定义和分配数据块和数据单元。
2.根据权利要求1所述的双端口存储器在双CPU电路结构设计中的应用,其特征在于所述的存储器芯片IDT71V32的2K存储区域划分为四个区域, CPU1对应的地址分别为7000-72FF、7300-75FF、7600-76FF和7700-77FF;其中前两个区域大小为768个字节,用以CPU1对点焊过程信息进行存储,而剩下的两个单元较小,供CPU1读取点焊控制信息;CPU2的读取地址为9000-92FF和9300-95FF,写点焊控制信息的地址为9600-97FF和9800-99FF。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011100296524A CN102081591A (zh) | 2011-01-27 | 2011-01-27 | 双端口存储器在双cpu结构设计中的应用 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011100296524A CN102081591A (zh) | 2011-01-27 | 2011-01-27 | 双端口存储器在双cpu结构设计中的应用 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102081591A true CN102081591A (zh) | 2011-06-01 |
Family
ID=44087562
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011100296524A Pending CN102081591A (zh) | 2011-01-27 | 2011-01-27 | 双端口存储器在双cpu结构设计中的应用 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102081591A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109947019A (zh) * | 2019-03-27 | 2019-06-28 | 中国铁道科学研究院集团有限公司 | 列车网络输入输出系统的处理装置及并行工作控制方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030016689A1 (en) * | 2001-07-17 | 2003-01-23 | Hoof Werner Van | Switch fabric with dual port memory emulation scheme |
US20050193081A1 (en) * | 2004-02-27 | 2005-09-01 | Hans-Georg Gruber | Multiprocessor system having a shared tightly coupled memory and method for communication between a plurality of processors |
CN101110065A (zh) * | 2007-08-24 | 2008-01-23 | 中兴通讯股份有限公司 | 双端口随机存储器同步通信的方法及装置 |
CN101350218A (zh) * | 2008-07-31 | 2009-01-21 | 北京炬力北方微电子有限公司 | 一种虚拟多端口存储器及其存储和读取数据的方法 |
CN101770437A (zh) * | 2008-12-30 | 2010-07-07 | 中国科学院电子学研究所 | 实现同步双端口存储器ip的并行读写的结构及方法 |
-
2011
- 2011-01-27 CN CN2011100296524A patent/CN102081591A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030016689A1 (en) * | 2001-07-17 | 2003-01-23 | Hoof Werner Van | Switch fabric with dual port memory emulation scheme |
US20050193081A1 (en) * | 2004-02-27 | 2005-09-01 | Hans-Georg Gruber | Multiprocessor system having a shared tightly coupled memory and method for communication between a plurality of processors |
CN101110065A (zh) * | 2007-08-24 | 2008-01-23 | 中兴通讯股份有限公司 | 双端口随机存储器同步通信的方法及装置 |
CN101350218A (zh) * | 2008-07-31 | 2009-01-21 | 北京炬力北方微电子有限公司 | 一种虚拟多端口存储器及其存储和读取数据的方法 |
CN101770437A (zh) * | 2008-12-30 | 2010-07-07 | 中国科学院电子学研究所 | 实现同步双端口存储器ip的并行读写的结构及方法 |
Non-Patent Citations (1)
Title |
---|
朱蓉: "双端口共享存储器 (即双口 RAM)及其实际应用", 《甘肃科技》, vol. 19, no. 3, 31 March 2003 (2003-03-31) * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109947019A (zh) * | 2019-03-27 | 2019-06-28 | 中国铁道科学研究院集团有限公司 | 列车网络输入输出系统的处理装置及并行工作控制方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9971635B2 (en) | Method and apparatus for a hierarchical synchronization barrier in a multi-node system | |
CN106569727A (zh) | 一种多控制器间多存储器共享并行数据读写装置及其写入、读取方法 | |
CN103207846A (zh) | 内存控制器及控制方法 | |
CN104317770A (zh) | 用于众核处理系统的数据存储结构及数据访问方法 | |
EP3910488A1 (en) | Systems, methods, and devices for near data processing | |
CN111158633A (zh) | 一种基于fpga的ddr3多通道读写控制器及控制方法 | |
CN112199173A (zh) | 双核cpu实时操作系统数据处理方法 | |
CN100511207C (zh) | 一种双处理器间的通讯方法 | |
CN104699641A (zh) | 一种多核dsp系统中edma控制器并行控制的方法 | |
CN104679689A (zh) | 一种用于gpdsp的采用从机计数的多核dma分段数据传输方法 | |
CN105718392B (zh) | 细胞阵列文件存储系统及其文件存储设备与文件存储方法 | |
CN104503948A (zh) | 支持多核网络处理架构的紧耦合自适应协处理系统 | |
CN102063337B (zh) | 多处理器核的信息交互和资源分配的方法及系统 | |
CN109062857A (zh) | 一种能高速实现多处理器间通信的新型消息控制器及其通信方法 | |
CN102081591A (zh) | 双端口存储器在双cpu结构设计中的应用 | |
CN205229926U (zh) | 一种64路服务器上处理器协同互连板 | |
CN105718990B (zh) | 细胞阵列计算系统以及其中细胞之间的通信方法 | |
CN109840241B (zh) | 一种异构双核处理器核间通讯电路 | |
CN103678202A (zh) | 一种多核处理器的dma控制器 | |
CN100432968C (zh) | 存储器直接存取装置及其数据传输方法 | |
CN103106177A (zh) | 多核网络处理器的片上互联结构及其方法 | |
JP2020017263A (ja) | メモリーシステム | |
CN202472634U (zh) | 一种快速响应写数据的sdram控制器 | |
CN115344393A (zh) | 业务处理方法及相关设备 | |
WO2021139733A1 (zh) | 一种对内存进行分配的方法、设备及计算机可读存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110601 |