CN102081142B - 基于并行折叠计数器的重播种测试方案 - Google Patents
基于并行折叠计数器的重播种测试方案 Download PDFInfo
- Publication number
- CN102081142B CN102081142B CN201010570795A CN201010570795A CN102081142B CN 102081142 B CN102081142 B CN 102081142B CN 201010570795 A CN201010570795 A CN 201010570795A CN 201010570795 A CN201010570795 A CN 201010570795A CN 102081142 B CN102081142 B CN 102081142B
- Authority
- CN
- China
- Prior art keywords
- test
- folding
- counter
- section
- seed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种基于并行折叠计数器的重播种测试方案，其特征是通过线性反馈移位寄存器LFSR和折叠计数器编码对测试集进行双重压缩，在测试过程中通过相移器和并行折叠控制电路并行移入多扫描链结构的被测电路完成测试功能。本发明方案不改变电路扫描结构，使原来的单扫描链串行输入转变成了多扫描链并行输入，适合随机测试模式、确定性测试和混合模式测试等多种测试模式，不仅能够降低测试所需的测试数据存储容量，还能大量的节省测试应用时间。
Description
技术领域
本发明涉及集成电路测试技术，特别是对超大规模集成电路的内建自测试(Built-InSelf-Test)方法中测试数据压缩方法。
背景技术
集成电路技术的发展使得可在一个芯片中集成数以亿计的器件，并且可以集成预先设计和经过验证的IP芯核，如存储器核，微处理器核，DSP核等。这种多元化的集成芯片已经成为能处理各种信息的集成系统，被称为片上系统或系统芯片SoC。SoC大大降低了系统成本，缩短了设计周期，加快了产品上市时间，但是SoC产品的测试面临越来越多的挑战，如：
1、芯片测试点少，可直接控制或观测的测试点有限，通常只能通过芯片有限的输入/输出引脚进行测试，而芯片内部节点很难通过宏观机械装置直接控制或观测。
2、自动测试设备ATE价格昂贵，芯片的设计和制造技术发展速度比ATE的设计和制造技术发展快，芯片的时钟频率已超过了目前最先进的ATE的频率，无法进行全速测试。
3、测试数据量大，SoC中集成的芯核越多，所需测试数据量就越大以及导致测试时间的急剧增加。预计到2014年存储测试向量所需存储器的容量是1999年的150倍，将会超过ATE的存储深度。
SoC的测试成本几乎占芯片制造成本的一半。因此，芯片的测试已成为制约集成电路发展的一个“瓶颈”。已有大量的文献对集成电路的测试方法展开研究，主要有外建自测试和内建自测试BIST两种方法。
外建自测试方法又称为测试源划分技术，此方法将所需的测试向量经过压缩存储在ATE中，测试期间，通过的解压电路将其还原施加到被测电路上。
内建自测试方法，依靠芯片自身的资源完成对芯片的测试。此方法将测试模式生成器TPG、测试过程控制和测试响应评价功能模块嵌入在被测电路CUT上，摆脱了对ATE的依赖，减少了测试费用。近些年，国内外学者在BIST方面做了大量的研究工作，提出来很多有效地的测试压缩方法，如：LFSR技术、折叠计数器技术等。而这些技术的提出主要是偏向于测试压缩率的提高，测试应用时间并没有得到很好的降低，如何降低这些技术的测试应用时间是当务之急需要解决的问题。
测试控制单元与测试响应评价一般具有成熟的方案解决，相对测试模式生成较为简单，因此，国内外对BIST的研究主要聚焦在测试模式生成方面的居多。针对BIST中数据量激增的问题，测试时，一般将经过压缩的测试数据存储在芯片ROM中，测试期间通过片上解压电路将其还原后再施加到被测电路上，称为“存储与生成”。针对这种技术已有很多方案，如输入精简的方案，扫描森林等。但这些方案与标准的扫描设计流不相容，需重构扫描链的结构，测试时间长，代价很大。
发明内容
本发明是为避免上述现有技术所存在的不足之处，提供一种基于并行折叠计数器的重播种测试方案，采用非侵入式的测试数据压缩方案，不改变被测试的电路结构，尤其是不改变电路中扫描链的结构，通过线性反馈移位寄存器LFSR编码和折叠计数器技术有机的结合实现折叠计数器的并行测试施加，将应在单扫描链结构中的基于折叠计数器重播种方案拓展到了多扫描链结构中，使其适合随机测试模式、确定性测试和混合模式测试等多种测试模式，从而达到降低所需要测试数据的存储容量，缩短测试应用时间。
本发明解决技术问题所采用的技术方案是：
本发明基于并行折叠计数器的重播种测试方案的结构特点是通过线性反馈移位寄存器LFSR和折叠计数器对测试集进行双重编码压缩，在测试过程中通过相移器和并行折叠控制电路并行移入多扫描链结构的被测电路完成测试功能。
本发明基于并行折叠计数器的重播种测试方案的特点也在于是按如下步骤操作：
第一步：测试前数据压缩过程
a、采用自动测试模式生成工具ATPG对被测电路要求测试的故障生成确定的测试集T，并记LFSR种子集为种子集S，所述种子集S初始为空；
b、在所述测试集T中，选取一个测试向量P，将所述测试向量P对应的所有折叠种子生成出来，用LFSR对所有的折叠种子进行编码，记录所有编码成功的折叠种子以及编码后的LFSR种子；再一一记录所有编码成功的折叠种子所生成的折叠计数器状态序列中包含在测试集T中的测试向量；能够覆盖测试集T中最多测试向量的折叠种子以及对应的LFSR种子被保留下来，并将保留下的LFSR种子添加到种子集S中；
c、在测试集T中找出与步骤b中保留下来的折叠种子生成的折叠计数器状态序列相容的测试向量，并将找出的测试向量从测试集T中删除掉；
d、循环所述步骤b和c，直至测试集T为空；
第二步：测试过程
e、采用基于多扫描链结构被测电路下的并行测试施加方案，设扫描链的条数为N，每条扫描链的长度等长为K，并且K是偶数；若最后一条扫描链的长度不满足要求，则将测试集T中每个测试向量尾部补足无关位，使最后一条扫描链满足要求；
f、测试过程中，选取步骤b中的保留的种子集S的任意一个LFSR种子，并记为m；LFSR种子m通过LFSR解码得到折叠种子，LFSR结合相移器使折叠种子通过并行折叠控制电路的翻转控制，得到折叠计数器状态序列移入到被测电路的扫描链中，经过K个时钟周期完成一个测试向量的移入；当折叠种子所有折叠计数器状态序列测试全部完成测试，则将选取的LFSR种子m从种子集S中删除；
g、重复步骤f，直至种子集合S为空。
本发明基于并行折叠计数器的重播种测试方案的特点还在于：
所述步骤b中LFSR编码的方案是，对于测试集T中任一测试向量，使LFSR能成功编码其折叠种子之一即可；对于要进行编码的折叠种子的选择所遵循的原则是：该折叠种子编码后的LFSR种子经扩展生成的折叠计数器状态序列能够覆盖测试集T中最多的测试向量。
为获得步骤f中所述的折叠计数器状态序列，设置折叠距离计数器、位计数器、译码器、比较器和段折叠控制电路；所述折叠距离计数器由段折叠距离计数器和段中折叠距离计数器组成，折叠距离值＝段折叠距离计数器数值×扫描链的长度+段中折叠距离计数器数值；由所述译码器对于段折叠距离计数器数值译码得到N位的0...01...1序列，所述N为扫描链的条数，所述0...01...1序列中第一次出现1的位置设为第L位，表示折叠距离值在第L条扫描链上；比较器比较的是段中折叠距离计数器数值和位计数器数值的大小，比较器输出值和译码器的输出值通过段折叠控制电路得到翻转信号，以翻转信号控制生成折叠计数器状态序列。
所述段折叠控制电路分为段1折叠控制电路和非段1折叠控制电路；
所述段1折叠控制电路有1个，是由一个与门和二选一的多路选择器MUX组成，与门输入端接译码器第一位译码输出信号与比较器输出信号，与门输出接二选一的多路选择器MUX的选择端，二选一的多路选择器MUX的两个输入端接段中折叠距离计数器和位计数器的最低符号位，二选一的多路选择器MUX的输出为翻转信号；
所述非段1折叠控制电路是从段2折叠控制电路到段N折叠控制电路共N-1个；所述每一个非段1折叠控制电路均由一个与门、一个或门和二选一的多路选择器MUX组成，在所述非段1折叠控制电路中，段M折叠控制电路的与门输入端接译码器第M位译码输出信号和比较器输出信号，与门的输出端和译码器的第M-1位译码器输出信号接到或门的输入端，或门的输出端接多路选择器MUX的选择端，1＜M＜N+1；二选一的多路选择器MUX的两个输入端接段中折叠距离计数器和位计数器的最低符号位，二选一的多路选择器MUX的输出为翻转信号；段折叠控制电路输出的翻转信号通过异或门控制翻转从相移器移出的数据，从而得到折叠计数器状态序列。
LF SR编码技术由B Konemann在文献LFSR-Coded test patterns for scan designs.Proceeding of European Test Conference，1991，pp.237-242中提出的。当LFSR的度数为Smax+20时，编码成功的概率为1-10-6。LFSR编码是将长的测试向量用短的LFSR种子所替代，从而达到了宽度压缩的目的。
折叠计数器的压缩方案是将确定的测试向量嵌入到折叠计数器的序列中，仅需要存储少量的折叠计数器的种子，即折叠种子，就可以覆盖全部的确定测试向量，其中一个n位的折叠种子通过折叠计数器可以生成n+1个状态序列，其状态序列可以由折叠种子应用一定的翻转规则来实现。设折叠计数器的初始状态为s∈{0，1}n，其产生的n+1个状态序列记为F(0，s)，F(1，s)，…，F(n，s)。其中inv(j，i)为翻转函数，翻转函数的公式为：
1≤j≤n，0≤i≤n.
s＝(s1，s2，…，sn)，0≤i≤n.
i称为折叠距离，j表示测试向量的第j位。若inv(j，i)的值为奇数，sj翻转，由0变为1或由1变为0；若inv(j，i)的值是偶数，sj保持不变；当sj＝‘x’即是无关位(don’t care bit)时，翻转后sj＝‘x’，折叠计数器的工作原理在“S.Hellebrand，Hua-Guo Liang，Hans-JoachimWunderlich：A Mixed Mode BIST Scheme Based on Reseeding of Folding Counters；ProceedingsIEEE International Test Conference，Atlantic City，NJ，October 2000，pp.778-784”中有完整记载；在文献Hua-Guo Liang，Sybille Hellebrand，Hans-Joachim Wunderlich：Two-DimensionalTest Data Compression for Scan-Based Deterministic BIST；Proceedings IEEE International TestConference，Baltimore，MD，October 30-November 2，2001，pp.894-902中完整公开了LFSR和折叠计数器组合编码的方案。
与已有技术相比，本发明效果体现在：
1、本发明方案通过LFSR和折叠计数器编码实现双重压缩，结合相移器使单扫描链的串行移入转变成多扫描链的并行移入，通过段折叠控制电路使得所有的扫描切片同时进行折叠翻转生成折叠计数器序列，使基于折叠计数器重播种方案适合随机测试模式、确定性测试和混合模式测试等多种测试模式，不仅大量减少了测试时间，还降低了所需测试数据的存储容量，使压缩效果很高的基于折叠计数器重播种测试方案应用前景更为广阔。
2、本发明中的并行的折叠控制结构是在原有的基于折叠计数器重播种测试方案基础上增添了少量的组合逻辑电路，例如与门，或门等，硬件开销增加不大，但却实现了从单扫描链到多扫描链的转换，节省了大量测试时间，大幅度降低了测试成本。
3、本发明是基于并行折叠计数器重播种测试方案，由于未涉及到电路结构的改变，与原有的技术体系是相容的，因此可以很好好与其他测试方案相结合形成新的测试效果。
附图说明
图1本发明并行折叠控制电路框图；
图2本发明中段1折叠控制电路；
图3本发明中非段1折叠控制电路；
图4为本发明的基于并行折叠计数器重播种测试框图。
具体实施方式
实施本发明按如下步骤进行：
第一步：测试前数据压缩过程
a、采用自动测试模式生成工具ATPG对被测电路要求测试的故障生成确定的测试集T，并记LFSR种子集为种子集S，所述种子集S初始为空；
b、在所述测试集T中，选取一个测试向量P，将所述测试向量P对应的所有折叠种子生成出来，用LFSR对所有的折叠种子进行编码，记录所有编码成功的折叠种子以及编码后的LFSR种子；再一一记录所有编码成功的折叠种子所生成的折叠计数器状态序列中包含在测试集T中的测试向量；能够覆盖测试集T中最多测试向量的折叠种子以及对应的LFSR种子被保留下来，并将保留下的LFSR种子添加到种子集S中；
c、在测试集T中找出与步骤b中保留下来的折叠种子生成的折叠计数器状态序列相容的测试向量，并将找出的测试向量从测试集T中删除掉；
d、循环所述步骤b和c，直至测试集T为空；
第二步：测试过程
e、采用基于多扫描链结构被测电路下的并行测试施加方案，设扫描链的条数为N，每条扫描链的长度等长为K并且K是偶数；若最后一条扫描链的长度不满足要求，则将测试集T中每个测试向量尾部补足无关位，使最后一条扫描链满足要求；
f、测试过程中，选取步骤b中的保留的种子集S的任意一个LFSR种子，并记为m。LFSR种子m通过LFSR解码得到折叠种子，LFSR结合相移器使折叠种子通过并行折叠控制电路的翻转控制，得到折叠计数器状态序列移入到被测电路的扫描链中，经过K个时钟周期(K为扫描链的长度)完成一个测试向量的移入；当折叠种子所有折叠计数器状态序列测试全部完成测试，则将选取的LFSR种子m从种子集S中删除；
g、重复步骤f，直至种子集合S为空。
折叠计数器编码：
表1基于多扫描连的折叠计数器序列生成实例
表1给出了本发明的一个基于多扫描链结构的折叠计数器编码的完整序列的实例。在该实例中，扫描链的条数为3，长度为4，测试模式即折叠计数器序列的长度为12。每个序列都由初始状态序列010100001001，折叠距离和翻转函数值共同生成。在本发明中，折叠距离值分成两部分：段折叠距离值和段中折叠距离值，两个折叠距离值共同决定生成是哪一个状态序列。其中，段折叠距离值决定折叠距离在某条扫描链上，而段中折叠距离值用来和位计数器数值比较。在基于并行折叠计数器重播种测试方案中，翻转函数值的计算有所不同：在按单扫描链情况的公式(I)求得翻转函数值之后，再进行inv(j，i)＝inv(j，i)％K得到基于多扫描链结构的翻转函数值，K为扫描链的长度。例如表中的F(5，s)第二条扫描链上第5位的翻转函数值inv(5，5)为5，再进行5％4＝1，新的翻转函数值为1。翻转函数值的奇偶性决定哪个状态位是否翻转。若翻转函数值是奇数的话，对应生成的状态位必须翻转。所举的例子测试向量中不含无关位，当测试向量中含有无关位时，翻转与此类似，只是无关位保持不变。可以从表1中看出，翻转函数值从单扫描链的长度范围缩小到多扫描链的扫描链长度范围，这样就可以通过本发明方案的并行折叠控制电路来实现所有的扫描链同时进行翻转控制移入测试数据，从而得到一个时钟周期可以移入一个扫描切片。
并行折叠控制电路：
并行折叠控制电路框图如图1所示。在折叠控制电路中，折叠距离计数器分成段折叠距离计数器和段中折叠距离计数器，折叠距离值＝段折叠距离计数器数值×扫描链的长度+段中折叠距离计数器数值。段中折叠距离计数器数值和位计数器数值的最大值是扫描链的长度K，都是从1开始计数。而段折叠距离计数器数值是从0开始计数，当段中折叠距离计数器有进位信号时段折叠计数器数值自动加1。当段折叠距离计数器从0计数到N-1时正常工作，N为扫描链的条数，当再一次进位信号到来时复位从而进行下一个折叠种子的折叠计数器状态序列的生成。
段折叠控制电路分成段1折叠控制电路和非段1折叠控制电路两类，其中段1折叠控制电路有1个，非段1折叠控制电路有N-1个：从段2折叠控制电路到段N折叠控制电路。两类段折叠控制电路分别如图2和图3所示，图2中信号如下：A：段1译码信号；B：比较器信号；C：段中折叠距离计数器最低符号位信号；D：位计数器最低符号位信号；E：翻转输出信号。图3中信号如下：A：对应前一段译码信号；B：对应当前段译码信号；C：比较器输出信号；D：段中折叠距离计数器最低符号位信号；E：位计数器最低符号位信号；F：翻转输出信号。
译码器对段折叠距离计数器数值进行译码得到N位的0...01...1序列，译码得到的N位序列中第s位送到第s个段折叠控制电路的与门的一个输入端，0＜s＜N+1，0...01...1序列中第一个出现1的位置第L位表示折叠距离值在第L条扫描链上。在第M个非段1折叠控制电路中，还需将译码器输出序列中的第M-1位输出到第M个非段1折叠控制电路中的或门输出端，1＜M＜N+1。比较器比较的是段中折叠距离计数器数值和位计数器数值的大小，比较器输出值和译码器输出序列通过段折叠控制电路后得到翻转信号，翻转信号通过异或门控制翻转从相移器移出的数据得到新的折叠计数器状态序列。
并行折叠计数器重播种测试方案：
整个测试框图结构如图4所示。从图4中可以看出该测试框图中包括一个ROM、一个LFSR、一个相移器、一个并行折叠控制电路以及被测电路。ROM是存放LFSR种子。首先LFSR从ROM中加载种子，在一个时钟周期内相移器输出一个扫描切片，同时并行折叠控制电路输出翻转信号通过异或门控制这个扫描切片的翻转，得到还原后的测试数据并行输入到扫描链中，从而实现K个时钟周期就可以完成一个测试向量的移入，K为扫描链的长度。可以看出，通过并行折叠控制电路的翻转控制，使测试时间降为原来的1/N，N为扫描链的条数，大大减少了测试时间，降低了测试成本，而且使基于折叠计数器重播种方案适用于多种测试模式。
Claims (2)
1.一种基于并行折叠计数器的重播种测试方法，通过线性反馈移位寄存器LFSR和折叠计数器对测试集进行双重编码压缩，在测试过程中通过相移器和并行折叠控制电路并行移入多扫描链结构的被测电路完成测试功能，所述基于并行折叠计数器的重播种测试方法是按如下步骤操作：
第一步：测试前数据压缩过程
a、采用自动测试模式生成工具ATPG对被测电路要求测试的故障生成确定的测试集T，并记LFSR种子集为种子集S，所述种子集S初始为空；
b、在所述测试集T中，选取一个测试向量P，将所述测试向量P对应的所有折叠种子生成出来，用LFSR对所有的折叠种子进行编码，记录所有编码成功的折叠种子以及编码后的LFSR种子；再一一记录所有编码成功的折叠种子所生成的折叠计数器状态序列中包含在测试集T中的测试向量；能够覆盖测试集T中最多测试向量的折叠种子以及对应的LFSR种子被保留下来，并将保留下的LFSR种子添加到种子集S中；
c、在测试集T中找出与步骤b中保留下来的折叠种子生成的折叠计数器状态序列相容的测试向量，并将找出的测试向量从测试集T中删除掉；
d、循环所述步骤b和c，直至测试集T为空；
第二步：测试过程
e、采用基于多扫描链结构被测电路下的并行测试施加方案，设扫描链的条数为N，每条扫描链的长度等长为K，并且K是偶数；若最后一条扫描链的长度不满足要求，则将测试集T中每个测试向量尾部补足无关位，使最后一条扫描链满足要求；
f、测试过程中，选取步骤b中的保留的种子集S的任意一个LFSR种子，并记为m；LFSR种子m通过LFSR解码得到折叠种子，LFSR结合相移器使折叠种子通过并行折叠控制电路的翻转控制，得到折叠计数器状态序列移入到被测电路的扫描链中，经过K个时钟周期完成一个测试向量的移入；当折叠种子所有折叠计数器状态序列测试全部完成测试，则将选取的LFSR种子m从种子集S中删除；
g、重复步骤f，直至种子集合S为空；
为获得步骤f中所述的折叠计数器状态序列，设置折叠距离计数器、位计数器、译码器、比较器和段折叠控制电路；所述折叠距离计数器由段折叠距离计数器和段中折叠距离计数器组成，折叠距离值＝段折叠距离计数器数值×扫描链的长度+段中折叠距离计数器数值；由所述译码器对于段折叠距离计数器数值译码得到N位的0...01...1序列，所述N为扫描链的条数，所述0...01...1序列中第一次出现1的位置设为第L位，表示折叠距离值在第L条扫描链上；比较器比较的是段中折叠距离计数器数值和位计数器数值的大小，比较器输出值和译码器的输出值通过段折叠控制电路得到翻转信号，以翻转信号控制生成折叠计数器状态序列；
所述段折叠控制电路分为段1折叠控制电路和非段1折叠控制电路；
所述段1折叠控制电路有1个，是由一个与门和二选一的多路选择器MUX组成，与门输入端接译码器第一位译码输出信号与比较器输出信号，与门输出接二选一的多路选择器MUX的选择端，二选一的多路选择器MUX的两个输入端接段中折叠距离计数器和位计数器的最低符号位，二选一的多路选择器MUX的输出为翻转信号；
所述非段1折叠控制电路是从段2折叠控制电路到段N折叠控制电路共N-1个；每一个所述非段1折叠控制电路均由一个与门、一个或门和二选一的多路选择器MUX组成，在所述非段1折叠控制电路中，段M折叠控制电路的与门输入端接译码器第M位译码输出信号和比较器输出信号，与门的输出端和译码器的第M-1位译码器输出信号接到或门的输入端，或门的输出端接多路选择器MUX的选择端，1＜M＜N+1；二选一的多路选择器MUX的两个输入端接段中折叠距离计数器和位计数器的最低符号位，二选一的多路选择器MUX的输出为翻转信号；段折叠控制电路输出的翻转信号通过异或门控制翻转从相移器移出的数据，从而得到折叠计数器状态序列。
2.根据权利要求1所述的基于并行折叠计数器的重播种测试方法，其特征是所述步骤b中LFSR编码的方法是，对于测试集T中任一测试向量，使LFSR能成功编码其折叠种子之一即可；对于要进行编码的折叠种子的选择所遵循的原则是：该折叠种子编码后的LFSR种子经扩展生成的折叠计数器状态序列能够覆盖测试集T中最多的测试向量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010570795A CN102081142B (zh) | 2010-12-02 | 2010-12-02 | 基于并行折叠计数器的重播种测试方案 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010570795A CN102081142B (zh) | 2010-12-02 | 2010-12-02 | 基于并行折叠计数器的重播种测试方案 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102081142A CN102081142A (zh) | 2011-06-01 |
| CN102081142B true CN102081142B (zh) | 2012-09-26 |
Family
ID=44087219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010570795A Expired - Fee Related CN102081142B (zh) | 2010-12-02 | 2010-12-02 | 基于并行折叠计数器的重播种测试方案 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102081142B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103279405A (zh) * | 2013-05-30 | 2013-09-04 | 南京航空航天大学 | 适用于片上网络嵌入式ip核的测试壳 |
| CN104934073B (zh) * | 2014-03-21 | 2017-10-13 | 晶豪科技股份有限公司 | 存储器测试系统及方法 |
| CN104950241B (zh) * | 2014-03-31 | 2017-10-24 | 联发科技（新加坡）私人有限公司 | 集成电路及在集成电路中建立扫描测试架构的方法 |
| CN104467869B (zh) * | 2014-11-17 | 2017-10-24 | 安庆师范学院 | 一种二分轮流翻转折叠技术的测试数据压缩方法 |
| CN104635148B (zh) * | 2015-02-13 | 2017-05-17 | 合肥工业大学 | 一种并行折叠计数器状态向量的选择生成方法及其硬件电路 |
| CN107800584A (zh) * | 2016-09-07 | 2018-03-13 | 扬智科技股份有限公司 | 乙太网络物理层电路的自我测试方法与自我测试系统 |
| CN106610469A (zh) * | 2016-12-07 | 2017-05-03 | 吴海峰 | 一种交替循环翻转的测试数据压缩方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6272653B1 (en) * | 1997-11-14 | 2001-08-07 | Intrinsity, Inc. | Method and apparatus for built-in self-test of logic circuitry |
| CN1862274A (zh) * | 2006-05-27 | 2006-11-15 | 合肥工业大学 | 一种多扫描链的大规模集成电路测试数据压缩方法 |
| CN101226228A (zh) * | 2008-02-01 | 2008-07-23 | 清华大学 | 一种确定性自测试测试数据压缩装置及方法 |
| CN101493499A (zh) * | 2009-03-09 | 2009-07-29 | 合肥工业大学 | 一种幂次数切分的lfsr重播种vlsi测试数据压缩方法 |
-
2010
- 2010-12-02 CN CN201010570795A patent/CN102081142B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6272653B1 (en) * | 1997-11-14 | 2001-08-07 | Intrinsity, Inc. | Method and apparatus for built-in self-test of logic circuitry |
| CN1862274A (zh) * | 2006-05-27 | 2006-11-15 | 合肥工业大学 | 一种多扫描链的大规模集成电路测试数据压缩方法 |
| CN101226228A (zh) * | 2008-02-01 | 2008-07-23 | 清华大学 | 一种确定性自测试测试数据压缩装置及方法 |
| CN101493499A (zh) * | 2009-03-09 | 2009-07-29 | 合肥工业大学 | 一种幂次数切分的lfsr重播种vlsi测试数据压缩方法 |
Non-Patent Citations (3)
| Title |
|---|
| 梁华国 等.一种基于折叠计数器重新播种的确定自测试方案.《计算机研究与发展》.2001,第38卷(第8期),第931-938页. * |
| 梁华国 等.约束输入精简的多扫描链BIST方案.《计算机辅助设计与图形学学报》.2007,第19卷(第3期),第371-375页. * |
| 陈田 等.基于优化编码的LFSR重播种测试压缩方案.《第六届中国测试学术会议论文集（CTC2010）》.2010,第18-25页. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102081142A (zh) | 2011-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102081142B (zh) | 基于并行折叠计数器的重播种测试方案 | |
| CN100445760C (zh) | 一种多扫描链的大规模集成电路测试数据压缩方法 | |
| Krishna et al. | Reducing test data volume using LFSR reseeding with seed compression | |
| EP1242885B1 (en) | Continuous application and decompression of test patterns to a circuit-under-test | |
| US5258986A (en) | Tightly coupled, low overhead RAM built-in self-test logic with particular applications for embedded memories | |
| Pouya et al. | Synthesis of zero-aliasing elementary-tree space compactors | |
| US7493540B1 (en) | Continuous application and decompression of test patterns to a circuit-under-test | |
| Wang et al. | Test data compression for IP embedded cores using selective encoding of scan slices | |
| Wohl et al. | Fully X-tolerant, very high scan compression | |
| US20060242515A1 (en) | Systematic scan reconfiguration | |
| US20120266036A1 (en) | Method and apparatus for low-pin-count scan compression | |
| US9664739B2 (en) | Continuous application and decompression of test patterns and selective compaction of test responses | |
| CN101614789B (zh) | 一种集成电路的测试图形生成器及其测试方法 | |
| CN101493499B (zh) | 一种幂次数切分的lfsr重播种vlsi测试数据压缩方法 | |
| US20140143623A1 (en) | Method and apparatus for low-pin-count scan compression | |
| Kavousianos et al. | Multilevel-Huffman test-data compression for IP cores with multiple scan chains | |
| CN101762782B (zh) | 系统芯片外建自测试数据的压缩方法及专用解码单元 | |
| Bhandari et al. | A low power test pattern generator for minimizing switching activities and power consumption | |
| Rajski et al. | Synthesis of X-tolerant convolutional compactors | |
| CN101937056A (zh) | 数字集成电路测试数据的压缩生成方法 | |
| Xiang et al. | A reconfigurable scan architecture with weighted scan-enable signals for deterministic BIST | |
| Lai et al. | A reseeding technique for LFSR-based BIST applications | |
| Vennelakanti et al. | Design and analysis of low power memory built in self test architecture for SoC based design | |
| CN106124962B (zh) | 一种一次翻转选择网络及其翻转序列解压结构与解压方法 | |
| CN107991602A (zh) | 一种带广播结构的低成本内建自测试结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120926 Termination date: 20141202 |
|
| EXPY | Termination of patent right or utility model |