CN102075087A - 在dc/dc转换器中使相移延迟的系统和方法 - Google Patents

Abstract

多输出DC/DC电压调节器包括用于响应于输入电压以提供第一输出电压脉冲的主调节器。主调节器产生同步信号，该同步信号从第一电平爬升到第二电平，并且响应于第一输出电压脉冲放电下降到第一电平。至少一个从属调节器用于响应于输入电压和延迟信号以提供第二输出电压脉冲。至少一个从属调节器包括比较逻辑，该比较逻辑用于比较同步信号和参考值并且当同步信号大致等于参考值时产生延迟信号用以启动第二输出电压脉冲。第二输出电压脉冲是从调节器中的第一输出电压脉冲处被延迟。

Description

在DC/DC转换器中使相移延迟的系统和方法

相关申请的交叉引用

本申请要求于2009年10月7日提交的美国临时申请61/249371的优先权，其名称为“对DC/DC转换器中的移相的时间延迟进行编程的系统和方法”，这里通过整体引用将其合并。

技术领域

本发明涉及DC/DC转换器，并且更特别地是涉及使DC/DC转换器中的相移发生延迟。

背景技术

多信道DC/DC转换器在许多应用中被使用，其中从一个输入电压源调节出多路输出电压。在这些应用中，开关调节器的功率转换会引入高输入RMS(均方根)电流和噪声问题。一个开关DC/DC调节器和另一个开关DC/DC调节器之间的频率差异被称为“差频”。如果差频出现在100Hz和23kHz之间，那么电路中的音频放大器可以检测该差频并干扰系统性能。为了防止这个差频，通常是将多信道DC/DC转换器中的所有DC/DC转换器同步到规定的频率并且使转换器中的ON脉冲延迟。使多信道DC/DC转换器同步是相当容易和简单的过程，但是对相移进行编程的能力给电路设计者提出了许多挑战。

发明内容

本发明，在这里被公开和描述，在其中的一个方面，包括多输出DC/DC电压调节器，该调节器包括用于响应于输入电压而提供第一输出电压脉冲的主调节器。主调节器产生同步信号，该同步信号从第一电平爬升到第二电平，并且响应于第一输出电压脉冲而放电回到第一电平。至少一个从属调节器响应于输入电压和延迟信号而提供第二输出电压脉冲。至少一个从属调节器包括比较逻辑，该比较逻辑用于比较同步信号和参考值并且当同步信号大致等于参考值时产生延迟信号用以启动第二输出电压。第二输出电压脉冲是从该调节器中的第一输出电压脉冲处被延迟。

附图说明

为了更全面地理解，现与相应的附图相结合通过使用参考来进行下面的描述，其中：

附图1是多信道DC/DC转换器的示意结构图；

附图2a和2b显示了未提供相移的多输出DC/DC转换器和包括相移的多输出DC/DC转换器之间的差异；

附图3显示了ΔI_IN_IMS(n)的曲线图，即Z与用于单相、两相和三相转换器的占空比的函数关系；

附图4显示了ΔI_OUT(n)的曲线图，即D与用于单相、两相和三相转换器的占空比的函数关系；

附图5显示了在多信道DC/DC转换器中的主调节器和从属调节器之间的相移中产生时间延迟的功能结构图；

附图6是显示包括附图5实现的多信道DC/DC转换器的结构图；

附图7显示了附图5和6中的DC/DC转换器相关的输出波形；

附图8是用于描述在多信道DC/DC转换器中使相位延迟的方式的流程图。

具体实施方式

现参考附图，其中在这里全部被使用的同样的参考标记指明同样的元件，在DC/DC转换器中用于延迟相移的系统和方法的不同视图和实施例被显示和描述，并且还描述了其它可能的实施例。附图没有必要被绘制出标尺，并且在一些实施例中仅仅出于显示的目的附图在某些地方被放大和/或简化。本领域普通技术人员将意识到基于可能实施例的以下例子的许多可能的应用和变形。

现参考附图，更特别地是参考附图1，这里显示了多信道DC/DC转换器100。多信道DC/DC转换器100包括多个DC/DC调节器102，104和106。DC/DC调节器102，104和106中的每一个用以在输出电压节点108处产生输出电压V_OUT，以响应于在节点110处施加到DC/DC调节器102，104和106中的每一个的输入引脚V_IN的输入电压。输入电压V_IN被施加到DC/DC调节器102，104和106中的每一个的引脚V_IN。由电感112和电容116组成的滤波器被连接到每个DC/DC控制器100的LX电压输出引脚。电感112被连接在DC/DC调节器102，104和106的LX输出引脚和输出电压节点V_OUT108。电容116被连接在输出电压节点108和地之间。DC/DC调节器102，104和106中的每一个还包括启动输入(EN)，被连接用以接收通过电阻120施加到节点118的启动信号。电阻120的一端被连接到节点118并且另一端被连接到节点121，该节点121被连接到DC/DC调节器102，104和106中的每一个EN引脚。主调节器102的SYNCIIN引脚在节点124处被连接到从属调节器104和106中的每一个的SYNCOUT引脚输出。电容122在从属调节器104和106的SYNCOUT引脚处被连接在节点124和地之间。主DC/DC调节器102确定用于每个从属调节器104和106的设定频率。

在大多数应用中从一个输入电压源调节出多路输出电压，开关调节器的功率转换会引入高输入RMS(均方根)电流和噪声问题。一个开关DC/DC调节器和另一个开关DC/DC调节器之间的频率差异被称为“差频”。如果差频出现在100Hz和23kHz之间，那么电路中的音频放大器可以检测该差频并干扰系统性能。为了防止这个差频，通常是将多信道DC/DC转换器中的所有DC/DC转换器同步到规定的频率并且使ON脉冲延迟。使多信道DC/DC转换器同步是相当容易和简单的过程，但是对相移进行编程的能力给电路设计者提出了许多挑战。

现参考附图2a和2b，这里显示了未包括相移(附图2a)和包括相移(附图2b)的多输出DC/DC转换器的操作。在每个附图2a和2b中，这里分别显示了由相位1，相位2和相位3标识的三个DC/DC转换器202。由转换器202组成的附图2a的多相转换器在输出电流脉冲204中未实现相移，该输出电流脉冲204是响应于所施加的5伏的输入电压而产生的。由于来自每个转换器202的输出电流脉冲204中没有相移，所以产生了幅值是任意一个单独脉冲204幅值三倍的复合脉冲206。

包括如附图2b显示的相移的多信道DC/DC转换器产生响应于5伏的输入电压的相互间具有相移的输出电流脉冲208。由脉冲产生的复合信号210具有与单个脉冲相同的幅值。附图2b中的输出电流脉冲被移动了120度/相。包括相移的多输出DC/DC转换器同时减小了输入和输出波纹电流(如果在输出电流共享模式中被配置)。当然，减小波纹电流允许较少的电容，较少的功率耗散，并且提高整体效率。每个设计运用三相方法来提供18安培输出电流。可提供附加的相以提供更高的电流容量。每个转换器202在每个应用中是相同的，并且被优化为6安培。非相移设计提供了3×6安培的峰值输出电流，但是实现相移的设计提供了仅仅6安培的峰值输出电流。

值得注意的是通过使用相移减小对输入和输出电容的需求。根据下式确定均方根(RMS)输入电流：

$\mathrm{Iin}\_\mathrm{rms}(n,D)={\left[\right[(D-\frac{k(n,D)}{n})\·(\frac{k(n,D)+1}{n}-D)]+\left(\frac{n}{12D^2}\right){\left[\frac{V_{\mathrm{OUT}}\·(1-D)}{L\·F_s\·I_{\mathrm{OUT}}}\right]}^2\·\left[\begin{array}{c}{\left(k(n,D)\right)}^2.\\ {(D-\frac{k(n,D)}{n})}^3+{k(n,D)}^2\·{(\frac{k(n,D)}{n}-D)}^3\end{array}\right]]}^{1/2}$

其中n是相位个数，L是输出电感值，S是开关频率以及K(n，D)等于floor(n，D)。floor函数返回小于或等于输入值的最大整数。

现参考附图3，这里显示了ΔI_IN_RMS(n，D)与占空比的函数关系的曲线图。轨迹302表示用于单相调节器的曲线图，轨迹304表示用于两相调节器的曲线图，轨迹306表示用于三相调节器的曲线图。

根据下式确定估计的输出波纹电流：

$I_{\mathrm{RIPPLE}}=\frac{V_{\mathrm{OUT}}\·\mathrm{\Δ}{I}_{\mathrm{OUT}}(n,D)}{L\·F_S}$

其中， $\mathrm{\Δ}{I}_{\mathrm{OUT}}(n,D)=\frac{\underset{i=1}{\overset{n}{\mathrm{\Π}}}|i-\mathrm{nD}|}{\underset{i=1}{\overset{n}{\mathrm{\Π}}}\left(\right|i-\mathrm{nD}|+1)}$

现参考附图4，这里显示了输出电流ΔI_OUT(n，D)与占空比的函数关系的曲线图。轨迹402表示单相调节器，轨迹404表示两相调节器，轨迹406表示三相调节器。

现参考下面显示的表1，这里总结了同相转换器和异相转换器之间特性的比较。参数列显示了在表中讨论的参数，同相一列显示了关于附图2a中的同相多输出输出DC/DC转换器的参数信息，异相一列是关于附图2b中的多相DC/DC转换器。同相和异相转换器中的每一个包括三相。用于同相转换器的RMS输入电流是8.1安培，同时用于异相转换器的RMS输入电流仅仅是2.2安培。当使用异相转换器时输入波纹电压降低。关于同相转换器的输入波纹电压是180毫伏，而关于异相转换器的输入波纹电压仅仅是60毫伏。使用异相转换器时输出波纹电流也大大降低，同相转换器的输出波纹电流是11.6安培，而异相转换器的输出波纹电流仅仅是1.8安培。输出波纹电压也大大降低，同相转换器具有58毫伏的输出波纹电压，同时异相转换器仅仅具有9毫伏的输出波纹电压。同相转换器的波纹频率是1MHz，同时异相转换器的频率是3MHz。这些结果证明异相方法提供了优于同相转换器设计的重要益处。

参数	同相	异相
			相位个数，n	3	3
Rms输入电流	8.1A	2.2
			输入电压波纹(10mΩRESR电容)	180mV	60mV
输出波纹电流	11.6A	1.8
			输出波纹电压(5mΩRESR电容)	58mV	9Mv
波纹频率	1MHz	3MHz

表1

现参考附图5，这里显示了一个用于在多输出DC/DC转换器中实施异相操作的简单、低成本的系统的实施例。在附图5的实施例中，主转换器502包括电流源I_SYNC504，其为主转换器502的SYNCOUT引脚506产生源电流。主转换器502通过其SYNCIN引脚510被连接到从属转换器508。SYNCIN引脚510连接到从属转换器508中的比较器512的非反相输入端。比较器512的非反相输入端被连接到0.9伏的参考电压。虽然0.9伏的参考电压被描述，但是其它电平也可被使用。比较器512比较SYNCIN引脚510的电压和0.9伏的参考电压，并当SYNCIN引脚510的电压等于或超过0.9伏的参考电压时产生逻辑“高”信号。当SYNCIN引脚510的电压低于0.9伏的参考电压时，比较器输出逻辑“低”电平。比较器512的输出被提供到从属转换器508的时钟逻辑电路，其启动输出电压产生电路来产生从属转换器508的相位信号。该相位信号包括从属调节器被开启以产生输出电压信号的时间。电容514被连接在节点516和地之间。节点516被连接到主控制器502的SYNCOUT引脚506和从属转换器508的SYNCIN引脚510。

主转换器502的SYNCOUT引脚506获得电流脉冲(I_SYNC)，其在响应于相位信号变为高的主转换器502的每个从时钟周期开始时被启动。所获得的电流脉冲在引脚506的SYNCOUT电压达到1伏时被终止和放电到零伏。从属转换器508的比较器512提供0.9伏的检测阈值。当SYNCIN引脚的510上升达到0.9伏电平时输入的每个上升沿被提供并且触发来自从属转换器508的输出的相位信号脉冲以相应比较器512的输出。电容514包括在节点516和地之间的小的、低成本电容，使之能够改变电流源504的转换速度。电路提供的相移时间等于2.8倍的皮法拉级的电容514的值。因此，通过使用电容514的值，可以控制相脉冲之间的延迟。

每个从属转换器508包括电流源518，其给被提供到在多输出DC/DC转换器中的下一个从属调节器SYNCOUT输出引脚提供I_SYNC源电流脉冲。

现参考附图6，这里显示了主调节器602与一对从属调节器604和606互连的方式。在节点608上为主调节器602、从属调节器604和从属调节器606中的每一个提供输入电压V_IN。调节器602、604、606中的每一个包括由电感610和电容612组成的滤波器。电感610被连接在调节器602、604、606结合的输出和输出电压引脚614之间。电容612被连接在输出电压引脚614和地之间。从主调节器602通过线路616提供I_SYNC源电流信号到从属控制器604。电容618被连接在线路616和地之间，并且被用于确定主相脉冲602和从属相脉冲604之间的相位延迟。线路620从从属604向从属606提供I_SYNC电流源信号。被连接在线路620和地之间的电容622确定从属604相脉冲和从属606相脉冲之间的相位延迟。

现参考附图7，这里显示了使用关于附图5和6中描述的实施例所产生的不同信号。当主时钟信号702在时间T1时变为高，在时间T1时将从主控制器启动相脉冲704。相脉冲表示输出电压“导通”时间，并且由主调节器的输出电压电路响应于时钟脉冲所产生。相脉冲引起由I_SYNC电流源所产生的SYNCOUT1/SYNCIN2信号从时间T1到时间T2内开始增加。在主调节器的SYNCOUT引脚和从属调节器的SYNCIN引脚提供SYNCOUT1/SYNCIN2信号。SYNCOUT1/SYNCIN2信号706从时间T1到时间T2继续增加，直到信号达到0.9伏。这由在从属转换器508中的比较器512检测，并引起在时间T2时从属控制器中的输出电压电路产生相2的脉冲708。相2的信号708的上升沿启动在时间T3时SYNCOUT2/SYNCIN3信号的产生，其是由从属转换器508中的I_SYNC电流源518所产生。这将引起SYNCOUT2/SYNCIN3信号710从时间T2到时间T4内开始增加。

SYNCOUT1/SYNCIN2信号706继续增加，直到在时间T3时达到1伏。在这一点，电流源504向地放电，并且SYNCOUT1/SYNCIN2信号降低到零。SYNCOUT2/SYNCIN3信号继续增加，直到在时间T4时达到0.9伏。这引起在下一个从属转换器508中的比较器在时间T4时产生相3的脉冲信号712。SYNCOUT2/SYNCIN3信号继续增加，直到在电流源518放电到零时达到1伏。相3的脉冲712可能引起接着的SYNCOUT/SYNCIN信号的产生，如果附加的从属被包括在多输出转换器中。然而，如果没有进一步包括从属转换器508，那么就不需要附加的SYNCOUT脉冲。在时间T5时过程开始紧接着主调节器的下一个主时钟脉冲702重复。

被描述的电路以简单的方式被实施，并且仅仅要求70平方密耳的管芯面积。设计可修整达到+/-5％的裕度。SYNCIN的阈值可修正达到+/-5％。最后，设定相位延迟所需的电容值是毫微法拉的量级，其是低成本，并且容易由具有+/-1％的裕度NPO或COG电类陶瓷电容实现。因此，相移裕度大约是5.12％。因此，实施例能够对用于相移多轨道或多相DC/DC转换器的时间延迟进行编程，并能够使它们在移相条件下运行和减小输入电容要求和电磁干扰。

现参考附图8，这里显示了描述具有可编程相位延迟的电路的运行的流程图。当电路运行时，在步骤802中主时钟信号被监控。询问步骤804确定时钟脉冲什么时候发生，一旦时钟脉冲被检测到，在步骤806中产生主中的输出电压相脉冲。响应于相脉冲，在步骤808中来自电流源的主SYNCOUT/SYNCIN信号被启动。询问步骤810监控主SYNCOUT/SYNCIN信号以确定其什么时候达到0.9伏。确定主SYNCOUT/SYNCIN信号达到0.9伏后，在步骤812中来自从属的输出电压相脉冲被启动。在步骤814中从属输出电压相脉冲启动从属SYNCOUT/SYNCIN信号的产生。

询问步骤816继续监控主SYNCOUT/SYNCIN信号以确定信号什么时候达到1伏。一旦主SYNCOUT/SYNCIN信号等于1伏，在步骤818中主中的电流源被放电到零伏，以将SYNCOUT信号放电。询问步骤820监控从属主SYNCOUT/SYNCIN信号以确定信号什么时候等于0.9伏。达到0.9伏后，在步骤822中启动下一个输出电压相位信号脉冲。询问步骤824确定在多输出DC/DC转换器中是否存在附加从属。如果没有，控制返回到步骤802，下一个主时钟信号脉冲被监控用于启动下一个周期。如果附加从属存在，在步骤814中，下一个从属SYNCOUT/SYNCIN信号被重新启动。过程继续重复以响应于连续的主时钟脉冲。

本领域技术人员将意识到这些公开内容具有益处，即用于在dc/dc转换器中延迟相移的系统和方法提供了用于控制脉冲之间脉冲延迟的方法。可以理解这里的附图和详细的描述被看作是示意性的，而不是限制性的方式，并且没有规定为被公开的特殊的形式和例子。正相反，包括任何进一步的修改，变化，重新安排，代替，两者择一，设计选择，以及实施例，这对本领域技术人员是显而易见的，不偏离本文中的精神和范围，如以下权利要求所限定的。因此，意思是下面的权利要求可被解释为包括所有这种进一步的修改，变化，重新安排，代替，两者择一，设计选择，以及实施例。

Claims (20)

1.一种多输出DC/DC电压调节器，包括：

主调节器，用于响应于输入电压而提供第一输出电压脉冲，主调节器产生同步信号，该同步信号从第一电平爬升到第二电平并且响应于第一输出电压脉冲而放电回到第一电平；

至少一个从属调节器，用于响应于输入电压和延迟信号而提供第二输出电压脉冲，所述至少一个从属调节器包括比较逻辑，该比较逻辑用于比较同步信号和参考值并且当同步信号大致等于参考值时产生延迟信号以启动第二输出电压脉冲；

其中第二输出电压脉冲是从第一输出电压脉冲处被延迟的。

2.根据权利要求1所述的多输出DC/DC电压调节器，进一步包括电容，用于对第一输出电压脉冲和第二输出电压脉冲之间的延迟的量进行编程。

3.根据权利要求1所述的多输出DC/DC电压调节器，其中主调节器进一步包括电流源，用于在主调节器的输出引脚处产生同步信号。

4.根据权利要求1所述的多输出DC/DC电压调节器，其中比较逻辑进一步包括比较器，用于比较同步信号和参考值，当同步信号大致等于参考值时所述比较器产生在第一逻辑电平处的延迟信号以启动第二输出电压脉冲。

5.根据权利要求1所述的多输出DC/DC电压调节器，进一步包括多个滤波器，所述多个滤波器被连接以接收来自主调节器和至少一个从属调节器中的每一个的第一和第二输出电压脉冲，滤波器进一步包括：

电感；和

连接到电感的电容。

6.根据权利要求1所述的多输出DC/DC电压调节器，其中至少一个从属调节器进一步产生第二同步信号，该第二同步信号从第一电平爬升到第二电平并且响应于第二输出电压脉冲而放电回到第一电平，第二同步信号被施加到所述至少一个从属调节器中的另一个。

7.根据权利要求6所述的多输出DC/DC电压调节器，其中至少一个调节器进一步包括第二电流源，用以在至少一个从属调节器的输出引脚处产生第二同步信号。

8.一种与多输出DC/DC电压调节器共同使用的电压调节器，包括：

电压调节电路，用于响应于输入电压和延迟信号而产生输出电压脉冲；

同步电路，用于产生输出同步信号，该输出同步信号从第一电平爬升到第二电平并且响应于输出电压脉冲而放电回到第一电平；以及

比较逻辑，用于比较接收的同步信号和参考值并且当接收的同步信号大致等于参考值时产生延迟信号以启动输出电压脉冲。

9.根据权利要求8所述的电压调节器，进一步包括电容，所述电容是从外部被连接到调节器，用于对接收输出同步信号的调节器的输出电压脉冲和第二输出电压脉冲之间的延迟的量进行编程。

10.根据权利要求8所述的电压调节器，其中同步电路进一步包括电流源，用于在调节器的输出引脚处产生输出同步信号。

11.根据权利要求8所述的电压调节器，其中比较逻辑进一步包括比较器，用于比较接收的同步信号和参考值，当接收的同步信号大致等于参考值时比较器产生在第一逻辑电平处的延迟信号以启动输出电压脉冲。

12.根据权利要求8所述的电压调节器，进一步包括滤波器，连接所述滤波器以接收来自调节器的输出电压脉冲，滤波器进一步包括：

电感；和

连接到电感的电容。

13.一种在多输出DC/DC电压调节器中用于延迟相位的方法，包括以下步骤：

响应于输入电压在主调节器处产生第一输出电压脉冲；

在主调节器处产生同步信号，该同步信号从第一电平爬升到第二电平并且响应于第一输出电压脉冲而放电回到第一电平；

在从属调节器处比较同步信号和参考值；

在从属调节器处当同步信号大致等于参考值时产生延迟信号以启动第二输出电压脉冲；以及

在从属调节器处响应于输入电压和延迟信号而产生从第一输出电压脉冲处延迟的第二输出电压脉冲。

14.根据权利要求13所述的方法，进一步包括如下步骤：使用电容对第一输出电压脉冲和第二输出电压脉冲之间的延迟的量进行编程。

15.根据权利要求13所述的方法，其中产生同步信号的步骤进一步包括如下步骤：在主调节器的输出引脚处提供源电流。

16.根据权利要求13所述的方法，其中产生延迟信号的步骤进一步包括以下步骤：

当同步信号大致等于参考值时产生在第一逻辑电平处的延迟信号以启动第二输出电压脉冲；以及

当同步信号低于参考值时产生在第二逻辑电平处的延迟信号。

17.根据权利要求13所述的方法，进一步包括如下步骤：对来自主调节器和至少一个从属调节器中的每一个的第一和第二输出电压脉冲进行滤波。

18.根据权利要求13所述的方法，进一步包括以下步骤：

在从属调节器处产生第二同步信号，该第二同步信号从第一电平爬升到第二电平并且响应于第二输出电压脉冲而放电回到第一电平；以及

向第二从属调节器施加第二同步。

19.根据权利要求13所述的方法，其中产生第二同步信号的步骤进一步包括如下步骤：在从属调节器的输出引脚处提供第二源电流。

20.根据权利要求13所述的方法，其中产生同步信号的步骤进一步包括以下步骤：

使同步信号从第一电平爬升到第二电平；以及

响应于同步信号达到第二电平而将同步信号放电回到第一电平。

Images