CN102063543A - 层次式热驱动的布图规划及布局方法 - Google Patents

Abstract

本发明公开了一种层次式热驱动的布图规划及布局方法，包括：(1)将多个模块按照功率的大小顺序进行排列，形成模块序列；(2)将所述模块序列从前至后按照面积和进行分组，分成面积和大致相等的多个模块层组；(3)建立计算模块组的平均温度的解析热模型；(4)获取每个模块组的功率分布约束图；(5)将所有模块组按照功率密度和从大到小的顺序，根据各自的功率分布约束图依次布局在底层散热装置的上方。本方法将三维布局问题转变成二维布局问题，能避免高功率密度器件放在一个堆的垂直区域内，实现垂直和水平方向的功率密度均衡分布，有效减少了热点数量，优化了芯片面积和互连线长度。

Description

层次式热驱动的布图规划及布局方法

技术领域

本发明涉及层次式热驱动的三维芯片，具体涉及三维芯片的层次式热驱动的布图规划及布局方法。

背景技术

将多个器件层次堆叠在一起的三维集成技术，可以显著地提高晶体管的堆积密度和降低芯片面积，同时减少走线距离，因此能降低指数级增长的电路复杂性所引起的互连延迟问题(参见文献[1])。然而，由于层次堆叠的多个器件会引起功率密度的迅速增长，并且插入器件层之间的绝缘体的导热性比硅或者金属材料的导热性低，致使热量散逸成为三维集成电路设计最严峻的挑战。一般来说，若要最终取得较优的热量散逸效果，在三维集成电路设计的各个阶段应考虑热量的散逸问题。由于在布图规划/布局阶段可以改进任何针对局部功率的密度分布，因而布图规划/布局阶段对于优化热源分布、促进热量散逸较为重要。

目前，Goplen和Sapatnekar提出了热驱动的三维布局方法，该方法主要解决层内热模块的均衡布局问题，其通过在热驱动布局中将热变化目标类比成其它的力矢量来实现，然而该方法的主要缺陷是热分析过程过于耗时，热优化算法的运行效率非常低。。

其后，Jason Cong等人提出了基于“联合木桶矩阵”(简称CBA)的热导向的三维布局方法，其在使用四层的CBA-T(温度驱动的联合木桶矩阵)时，不仅减少10-20％的封装面积，而且芯片的最高温度可降低40-50％，可以促进热量散逸，然而该方法的主要缺陷是解空间太大。

然而，对于多器件层结构，基于二维序列的描述(二维序列主要指SP等对模块位置的表示模式)和CBA都面临一个大大扩展的解空间，所述扩展的解空间加大了三维布局问题的复杂性，进而降低了算法执行效率，甚至会影响解质量。另外，在布图规划/布局阶段，将使用数值热模型计算最高温度和热梯度的过程归并到模拟退火过程中是非常耗时的，致使算法执行效率大大降低。

在三维设计中，为了同时达到热量散逸较优以及算法执行效率较高的效果，清华大学李卓远等人率先提出了一种应用于两层结构芯片布局中的两阶段热导向布图规划/布局算法(参见文献[2])。该算法具体为：通过一种划分算法将器件分配到不同的器件层上，以缩小由于多器件层结构引起扩展的解空间；在模拟退火过程中，两个器件层的布局会同时产生，该布局过程由一个功率密度图约束以便优化器件的分布。结果显示该方法的执行效率比CBA-T平均快9倍，而且总线长减少14％，平均最高温度降低6％，因而能实现热量散逸较优以及算法执行效率较高的目的。

然而，由于功率密度图仅仅考虑某个器件层的理想功率分布，没有考虑器件层之间的热源影响，因此在布图规划/布局时会出现高功率密度器件放在一个堆的垂直区域内。通过试验，Grek Link说明了器件层之间高功率密度器件相互堆叠极度影响热量散逸。相互堆叠区域功率密度大，并产生相对其他区域较高的温度(参见文献[3])。

因此，有必要提供一种改进的布图规划/布局方法来克服现有技术的缺陷。

上述提到的相关文献：

[1]Alsarawi，S.F.，Abbott ，D.，and Franzon，P.D.A review of 3-Dpackaging technology.IEEE Trans.Compon.Packag.Manufact.Tech.1998.Part B 21，1(Jan.)，214.

[2]Zhuoyuan Li，Xianlong Hong，et.al.Efficient thermal via planningapproach and its application in 3D floorplanning.ACM Transactions onDesign Automation of Electronic Systems，Vol.11，No.2，April 2006，Pages325 345.

[3]G.M.Link and N.Vijaykrishnan.Thermal Trends in EmergingTechnologies.Proceedings of the 7th International Symposium on QualityElectronic Design (ISQED’06).

发明内容

本发明的目的是提供一种层次式热驱动的布图规划及布局方法，不仅考虑单独器件层的理想功率分布，而且考虑器件层之间的热源影响，能避免高功率密度器件放在一个堆的垂直区域内。

为了实现上述目的，本发明提供了一种层次式热驱动的布图规划及布局方法，包括如下步骤：

(1)将多个模块按照功率的大小顺序进行排列，形成模块序列；

(2)将所述模块序列从前至后按照面积和进行分组，分成面积和大致相等的多个模块层组；

(3)建立计算模块组的平均温度的解析热模型；

(4)获取每个模块组的功率分布约束图：使用开源Hotspot 4.0网格模型计算在待布局模块组之前已布局完的所有低模块组引起的待布局模块组的温度增量T_lowerlayer，根据所述解析热模型中模块组的平均温度T、待布局模块组的温度增量T_lowerlayer及工作环境温度T_amb计算待布局模块组的温度增益值ΔT，计算公式为：ΔT＝T-T_lowerlayer-T_amb；根据待布局模块组的温度增益值ΔT、功率密度q和等效圆半径a、以及导热系数k计算待布局模块组的温度增益系数θ(a，r)，计算公式为：

将半径a、导热系数k、温度增益值ΔT以及圆周率的乘积定为一常数K，根据待布局模块组的温度增益系数θ(a，r)和功率P、以及常数K确定待布局模块组的功率分布约束矩阵，求解该矩阵得到功率分布约束图；

(5)将所有模块组按照功率密度和从大到小的顺序，根据各自的功率分布约束图依次布局在底层散热装置的上方。

在本发明的一个实施例中，所述步骤(3)具体为：

模块组i的温度T_i、模块组i与下一模块组(i-1)之间的有效热阻R_i、模块组k中所有模块的总功率P_k、以及模块组i的面积A₁/n计算模块组的平均温度T，得到解析热模型，计算公式为：

与现有技术相比，本发明层次式热驱动的布图规划及布局方法具有如下优点：

第一，本方法先将模块进行分组，再对每组模块进行组内布局，这样，一方面三维布局问题被转变成解决二维布局问题，解决了三维集成电路设计中出现的解空间加大、设计复杂度增加的关键性问题，取得了较快的收敛速度，另一方面考虑了垂直和水平方向的功率密度分布影响，避免垂直区域内功率密度大以及相对其他区域温度高的问题，能均衡垂直和水平方向的功率密度分布，进而消除顶层易出现的热点，能够明显降低芯片最高温度；再一方面与最新的热驱动布图工具Hotspot Floorplan相比，芯片峰值温度降低3％，计算速度提高300倍。

第二，本方法中的目标函数通过模拟退火来实现，优化了三维芯片的面积和互连线长度。

第三，本方法不直接将最小化最高温度作为目标，而是先根据统计方法得出平稳温度分布，再根据平稳温度分布得出功率约束分布图，利用功率约束分布图指导层内模块布局，实现热优化，这避免了繁琐的重复热计算过程，计算执行时间短(本方法与现有技术中两阶段热导向布图规划/布局算法计算执行时间相同)，同时热优化布局效果好。

通过以下的描述并结合附图，本发明将变得更加清晰，这些附图用于解释本发明的实施例。

附图说明

图1为本发明层次式热驱动的布图规划及布局方法的流程图。

具体实施方式

现在参考附图描述本发明的实施例，附图中类似的元件标号代表类似的元件。

参考图1，本发明层次式热驱动的布图规划及布局方法包括如下步骤：

步骤S1，将多个模块按照功率的大小顺序进行排列，形成模块序列；

步骤S2，将模块序列从前至后按照面积和进行分组，分成面积和大致相等的四个模块层组，这样功率密度和最大的模块会聚集在同一组；

步骤S3，建立计算模块组的平均温度的解析热模型；

步骤S4，获取每个模块组的功率分布约束图；

步骤S5，将所有模块组按照功率密度和从大到小的顺序，根据各自的功率分布约束图依次布局在底层散热装置的上方(此时，功率密度和最大的模块组最靠近底层散热装置)。

其中，步骤S1和步骤S2中用功率密度聚类的方法能保证全局范围内的功率密度均衡分布。

需要说明的是，上述步骤S2中分成四组模块层组仅为举例，可以理解本发明也能分成三组，或多于四组。

下面具体说明步骤S3。

解析热模型是计算模块组的平均温度的计算公式。假设一个布局区域面积为A₁的二维芯片被分割为n个面积相等的模块组，则每个模块组的面积是A₁/n，那么解析热模型为：

$T-T_i=R_i\underset{k=i}{\overset{n}{\mathrm{\Σ}}}\frac{P_k}{A_1/n}---\left(1\right)$

其中：i为模块组的序号，T为模块组的平均温度，T_i为模块组i的温度，R_i为模块组i和模块组(i-1)之间的有效热阻(R₁＝R_hs，为散热片的热阻)，n为模块组的组数，P_k是模块组k中所有模块的总功率。

下面具体说明步骤S4。

如下为对象模块组的温度增益值系数的计算公式：

$\mathrm{\θ}(a,r)=\frac{\mathrm{k\ΔT}}{\mathrm{qa}}---\left(2\right)$

其中，a为对象模块组的等效圆的半径(用圆来近似对象模块组的区域，这个圆拥有与对象模块组相等的表面积，

其中，W、H分别为对象模块组的宽和长)，r为除对象模块组之外的其他模块组到对象模块组中心的距离(不同的r值可以计算出不同的θ(a，r))，k为导热系数，ΔT为对象模块组的温度增益值，指对象模块组以外的其他模块组的热量引起对象模块组温度增加的值，是累加效应，q为对象模块组的功率密度。

方程式(2)中的对象模块组的温度增益值ΔT可表示为：

ΔT＝T-T_lowerlayer-T_amb    (3)

其中，T由公式(1)得到，T_lowerlayer为在待布局模块层l(l为层数)之前已经布局完的所有低模块层(模块层1至模块层(l-1))的热量引起的待布局模块层l的温度增量，T_amb为模块层l的工作环境温度。

由于布局是从低层到高层依次进行的，因此计算模块层l的温度增量T_lowerlayer之前，位于模块层l下面的模块层1至模块层(l-1)已经布局好了。使用开源的Hotspot 4.0网格模型计算模块层l的温度增量T_lowerlayer时，模块层l中的高功率密度模块将会避免与已布局好的其它(l-1)个模块层的高功率密度模块在垂直方向堆叠放置(即温度增量T_lowerlayer考虑了模块布局时的垂直影响)，因为求解模块层l的温度增量T_lowerlayer是求温度小值，若高功率模块堆叠在一起计算得到的温度必定不是最优解(优化的目标就是要降低峰值温度和平均温度，消除高功率模块堆叠在一起时降低温度的手段之一)，因此在最上层，功率密度将在三维空间内均衡分布。

由于

(其中P为对象模块组的功率)，则根据公式(2)和公式(3)，可得到：即：

θ(a，r)P＝πak(T-T_lowerlayer-T_amb)    (4)

令πak(T-T_lowerlayer-T_amb)＝K，其中K为常数。因此方程式(4)的矩阵可变成：

$\left[\begin{array}{cccccc}{\mathrm{\θ}}_{11}& {\mathrm{\θ}}_{12}& .& .& .& {\mathrm{\θ}}_{1n}\\ {\mathrm{\θ}}_{21}& {\mathrm{\θ}}_{22}& .& .& .& {\mathrm{\θ}}_{2n}\\ .& .& .& .& .& .\\ .& .& .& .& .& .\\ .& .& .& .& .& .\\ {\mathrm{\θ}}_{n1}& {\mathrm{\θ}}_{n2}& .& .& .& {\mathrm{\θ}}_{\mathrm{nn}}\end{array}\right]\×\begin{array}{c}\left[\begin{array}{c}{P}_1\\ P_2\\ .\\ .\\ .\\ P_n\end{array}\right]\end{array}=\left[\begin{array}{c}{K}_1\\ K_2\\ .\\ .\\ .\\ K_n\end{array}\right]\mathrm{L\; L\; L}---\left(5\right)$

其中，k_i代表第i个网格，θ_ij(是θ_ij(a，r)的简写)(公式(4)是公式(5)的展开式，θ_ij为θ(a，r)的某一项)为由第j个模块引起的同一层的第i个模块的温度增益系数，即温度增益系数θ_ij考虑了模块布局时的水平影响，P_j为第j个模块消耗的功率。

在公式(5)中，把每一层分成m×m的网格结构，划分网格大小时主要以大约不多于40个模块大小为宜，具体根据模块面积而定，m是由每一层中所有模块的总面积决定的。

通过解上述矩阵方程(5)可以得到理想的功率分布约束图，功率分布约束图是组内理想的模块布置位置图，利用该功率分布约束图指导层内模块的布局。为了加快算法效率，应用高斯-塞德尔法来解此矩阵方程(5)。

在步骤S3中，建立解析热模型可以改善局部功率分布。

本方法按照模块组的总功率由大到小的顺序依次堆叠于底层散热装置上方，并利用功率分布约束图指导组内模块分布，此方法与最新的热驱动布图工具Hotspot Floorplan相比，芯片峰值温度降低3％，计算速度提高300倍。

再者，本方法不直接将最小化最高温度作为目标，利用功率约束分布图指导层内模块布局，实现热优化，这避免了繁琐的重复热计算过程，计算执行时间短(本方法与现有技术中两阶段热导向布图规划/布局算法计算执行时间相同)，同时热优化布局效果好。

此外，利用根据功率分布约束图进行布图时，可以借助模拟退火实现，模拟退火最终目标函数为：min α*A+β*L+γ*P。其中，A、L和P分别表示不同功率分布约束图对应的模块层面积、互连线长度和功率，α、β、γ分别表示为面积A，互连线长度L和功率P的权重系数，根据面积A，互连线长度L和功率P的重要程度设置，一般情况下α+β+γ＝1。这样，本方法通过设置面积A的权重系数α和互联线长度L的的权重系数β，实现三维芯片的面积和互连线长度的优化。

最后，本方法将模块进行分组(步骤S1、S2)，再对每组模块进行组内布局(步骤S3、S4、S5)，这样，一方面三维布局问题被转变成解决二维布局问题，解决了三维集成电路设计中出现的解空间加大、设计复杂度增加的关键性问题，取得了较快的收敛速度，另一方面考虑了垂直和水平方向的功率密度分布影响，在各器件层功率分布约束图计算中，通过模拟退火目标函数中的功率P的权重系数γ来确保高功率密度模块之间不相邻、不堆叠，避免垂直区域内功率密度大以及相对其他区域温度高的问题，能均衡垂直和水平方向的功率密度分布，进而消除顶层易出现的热点，能够明显降低芯片最高温度，通过对GSRC基准电路的实验，结果表明，由于本发明保证了大功率密度模块在空间位置尽量不相邻，因此能实现对温度的良好控制，芯片热点分布数量大大减少。

本方法可以用C++语言实现，所有的试验结果是在一个物理内存512MB，1.6GHz PC机上运行出来，操作系统使用linux。实验对象是四层芯片结构，测试例子是MCNC(北卡罗来纳微电子中心)和GSRC(G规模系统研究中心)。每个模块的功率密度在105W/m2到107W/m2范围内随机产生，周围环境温度设定为27℃，芯片面积由所有器件层的最大宽度和最大高度的乘积计算得到。线长根据半周长模型计算得到。最终每个层上的温度曲面图利用常用的仿真工具Hotspot4.0得到。

表1和表2共同显示了四个算法(分别是随机布局、考虑功率密度布局、仅考虑水平方向功率模块热影响的布局、同时考虑水平方向和垂直方向热模块影响的布局)相比较的试验结果，如表1和表2所示，与非热驱动优化算法相比，本方法在芯片面积、互连线长度和运行时间分别只增加5％，2％和19％的同时使最高温度降低38％。更显著的是与仅考虑水平方向的热影响(algorithm 3)相比，本方法同时考虑了水平方向和垂直方向的热影响，能够再次将最高温度降低7％。

表1

表2

Claims (2)

1.一种层次式热驱动的布图规划及布局方法，包括如下步骤：

(1)将多个模块按照功率的大小顺序进行排列，形成模块序列；

(2)将所述模块序列从前至后按照面积和进行分组，分成面积和大致相等的多个模块层组；

(3)建立计算模块组的平均温度的解析热模型；

(4)获取每个模块组的功率分布约束图：使用开源Hotspot 4.0网格模型计算在待布局模块组之前已布局完的所有低模块组引起的待布局模块组的温度增量T_lowerlayer，根据所述解析热模型中模块组的平均温度T、待布局模块组的温度增量T_lowerlayer及工作环境温度T_amb计算待布局模块组的温度增益值ΔT，计算公式为：ΔT＝T-T_lowerlayer-T_amb；根据待布局模块组的温度增益值ΔT、功率密度q和等效圆半径a、以及导热系数k计算待布局模块组的温度增益系数θ(a，r)，计算公式为：

将半径a、导热系数k、温度增益值ΔT以及圆周率的乘积定为一常数K，根据待布局模块组的温度增益系数θ(a，r)和功率P、以及常数K确定待布局模块组的功率分布约束矩阵，求解该矩阵得到功率分布约束图；

(5)将所有模块组按照功率密度和从大到小的顺序，根据各自的功率分布约束图依次布局在底层散热装置的上方。

2.如权利要求1所述的层次式热驱动的布图规划及布局方法，其特征在于，所述步骤(3)具体为：

模块组i的温度T_i、模块组i与下一模块组(i-1)之间的有效热阻R_i、模块组k中所有模块的总功率P_k、以及模块组i的面积A₁/n计算模块组的平均温度T，得到解析热模型，计算公式为：

$T-T_i=R_i\underset{k=i}{\overset{n}{\mathrm{\Σ}}}\frac{P_k}{A_1/n}.$