CN102055488B - 译码电路 - Google Patents

译码电路 Download PDF

Info

Publication number
CN102055488B
CN102055488B CN201010140660.1A CN201010140660A CN102055488B CN 102055488 B CN102055488 B CN 102055488B CN 201010140660 A CN201010140660 A CN 201010140660A CN 102055488 B CN102055488 B CN 102055488B
Authority
CN
China
Prior art keywords
viterbi
branch metric
viterbi decoder
decoding
produce
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010140660.1A
Other languages
English (en)
Other versions
CN102055488A (zh
Inventor
游志青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN102055488A publication Critical patent/CN102055488A/zh
Application granted granted Critical
Publication of CN102055488B publication Critical patent/CN102055488B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3707—Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

本发明实施例提供一种译码电路，包含具有图形依赖的电平调节器及维特比译码器。具有图形依赖的电平调节器产生具有图形依赖的多个维特比目标电平；维特比译码器依据具有图形依赖的多个维特比目标电平执行维特比译码。本发明的译码电路可提供比先前技术更好的维特比译码控制。

Description

译码电路
技术领域
本发明有关于维特比译码(Viterbi decoding)控制，且特别有关于响应译码结果及/或具有图形依赖(pattern dependency)的多个维特比目标电平而运作的译码电路。
背景技术
在光盘机(例如蓝光光盘(Blu-ray Disc，以下简称BD)驱动)中，对于译码数据，维特比译码通常是必需的。举例来说，BD驱动的读取路径(read path)可包含光学读取(optical pickup，以下简称OPU)模块、信号处理单元、模拟数字转换器(analog-to-digital converter，以下简称ADC)、有限脉冲响应均衡器(finiteimpulse response equalizer，以下简称FIR EQ)、维特比译码器以及数据译码器。依据相关技术，维特比译码器并非一直适当工作，从而导致例如数据译码失败等问题。更具体来说，在由光盘机存取的光盘并未被适当记录的情形下，可能因为不适当的维特比译码控制而导致数据译码失败。此外，在通过光盘机存取的光盘上有粉尘或划痕的情形下，类似的问题也可能发生。因此，需要一种新型译码电路以提供较好的维特比译码控制。
发明内容
有鉴于此，本发明特提供以下技术方案：
本发明实施例提供一种译码电路，包含具有图形依赖的电平调节器及维特比译码器。具有图形依赖的电平调节器产生具有图形依赖的多个维特比目标电平；维特比译码器依据具有图形依赖的多个维特比目标电平执行维特比译码。
本发明实施例另提供一种译码电路，包含维特比译码器。维特比译码器依据具有图形依赖的多个维特比目标电平执行维特比译码，其中维特比译码器包含分支计量产生器，分支计量产生器依据维特比译码器的输入及具有图形依赖的多个维特比目标电平产生具有图形依赖的多个分支计量，以及分支计量产生器包含多个分支计量产生路径以及选择单元，多个分支计量产生路径依据维特比译码器的输入及具有图形依赖的多个维特比目标电平分别产生多个中间值；选择单元选取多个中间值的一部分作为具有图形依赖的多个分支计量。
本发明实施例又提供一种译码电路，包含维特比译码器。维特比译码器依据维特比目标电平执行维特比译码，其中维特比译码器包含分支计量产生器，依据维特比译码器的输入及维特比目标电平产生具有图形依赖的多个分支计量的至少一部分，以及分支计量产生器包含分支计量产生路径以及选择单元，分支计量产生路径依据维特比译码器的输入及维特比目标电平产生中间值；选择单元依据具有图形依赖的控制信号选取中间值或定值作为具有图形依赖的多个分支计量的至少一部分。
本发明实施例又提供一种译码电路，包含维特比译码器。维特比译码器依据控制信号执行维特比译码，其中维特比译码器包含分支计量产生器、加-比较-选择运算单元以及存活路径存储器，分支计量产生器依据维特比译码器的输入及控制信号产生多个分支计量；加-比较-选择运算单元依据多个分支计量执行多个加-比较-选择运算操作，以产生多个决策位；存活路径存储器临时存储多个决策位以及输出维特比译码器的输出。
通过利用本发明的某些实施例的译码电路，具有图形依赖的维特比目标电平可响应于图形依赖而被适当提取，或分支计量响应于图形依赖及/或译码单元的至少一译码结果而适当产生。因此，本发明可提供比先前技术更好的维特比译码控制。
附图说明
图1A是依据本发明第一实施例的译码电路的示意图。
图1B是依据本发明第二实施例的译码电路的示意图。
图2依据本发明实施例绘示图1A或图1B中绘示的维特比译码器的实施细节。
图3A绘示了依据本发明实施例图2绘示的分支计量产生器的示意图。
图3B依据图3A中绘示的实施例的变形绘示了图2绘示的分支计量产生器的示意图。
图3C依据图3A中绘示的实施例的另一个变形绘示了图2绘示的分支计量产生器的示意图。
图4-图6依据本发明的某些实施例绘示图1A或图1B中绘示的维特比译码器的实施细节。
具体实施方式
在说明书及权利要求书当中使用了某些词汇来指称特定的组件。所属领域中的技术人员应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的基准。在通篇说明书及权利要求书当中所提及的「包含」是开放式的用语，故应解释成「包含但不限定于」。另外，「耦接」一词在此包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或透过其它装置或连接手段间接地电气连接至第二装置。
请参考图1A及图1B。图1A是依据本发明第一实施例的译码电路100A的示意图，而图1B是依据本发明第二实施例的译码电路100B的示意图。译码电路100A包含维特比译码器(Viterbi decoder)110、具有图形依赖(patterndependency)的电平调节器120A以及截剪器(slicer)130，而译码电路100B则包含维特比译码器110以及具有图形依赖的电平调节器120B。在上述实施例中，维特比译码器110的输入是例如前文所述的FIR EQ的输出，因此被标记为“FIR_EQ_OUT”。此外，维特比译码器110的输出被标记为“Viterbi_Out”。
请参考图1A，具有图形依赖的电平调节器120A依据维特比译码器110的输入FIR_EQ_OUT产生具有图形依赖的多个维特比目标电平，并且维特比译码器110依据具有图形依赖的多个维特比目标电平执行维特比译码。请注意，截剪器130对维特比译码器110的输入FIR_EQ_OUT执行截剪操作以产生截剪结果，其中具有图形依赖的电平调节器120A依据截剪结果及输入FIR_EQ_OUT产生具有图形依赖的多个维特比目标电平。
请参考图1B，具有图形依赖的电平调节器120B依据维特比译码器110的输出Viterbi_Out产生具有图形依赖的多个维特比目标电平，并且维特比译码器110依据具有图形依赖的多个维特比目标电平执行维特比译码。
无论利用图1A或图1B中绘示的结构中的哪一个，由于具有图形依赖的维特比目标电平间或响应读取路径上的再生信号(reproduced signal)的图形依赖而变化(读取路径包含维特比译码器110)，故由图1A或图1B中绘示的结构提供的维特比译码控制可响应于图形依赖而被最优化。更具体来说，所述图形依赖代表对于一个或多个(例如mL个)平面(land)的依赖性、对于一个或多个(例如nP个)凹槽(pit)的依赖性及/或对于一个或多个凹槽与一个或多个平面的不同组合中的一个或多个，例如组合(mL，nP)、(mP，nL)、(mL，nP，qL)、(mP，nL，qP)、(mL，nP，qL，rP)、(mP，nL，qP，rL)等等的依赖性。在这里，符号L代表一个平面，符号P代表一个凹槽，而符号m、n、q、r等等则分别代表每个凹槽占据T的数目或每个平面占据T的数目，用于指示凹槽或平面的理想长度，其中T代表一个时钟信号周期(例如EFM时钟或类似时钟信号)。举例来说，在m＝2且n＝2的情形下，组合(mL，nP)代表2T-平面及2T-凹槽的组合。在另一个范例中，在m＝3、n＝2、q＝4且r＝5的情形下，组合(mP，nL，qP，rL)代表3T-凹槽、2T-平面、4T-凹槽及5T-平面的组合。通过利用图1A或图1B中绘示的结构，具有图形依赖的多个维特比目标电平响应于图形依赖而被适当地提取。因此，本发明可提供比先前技术更好的维特比译码控制。
图2依据本发明的实施例绘示图1A或图1B中绘示的维特比译码器110的实施细节。在这里，在本实施例中，符号110-1被用来代表图1A或图1B中绘示的维特比译码器110。维特比译码器110-1包含：分支计量(branch metric)产生器112-1、加-比较-选择运算(add-compare-select，以下简称ACS)单元114以及存活路径(survivor path)存储器116。分支计量产生器112-1依据维特比译码器110-1的输入FIR_EQ_OUT及上述的具有图形依赖的多个维特比目标电平产生多个分支计量(更特别地，具有图形依赖的多个分支计量)。此外，ACS单元114依据多个分支计量执行ACS操作以产生多个决策位(decision bit)，而存活路径存储器116临时存储决策位并且输出维特比译码器110-1的输出Viterbi_Out。此外，无论利用图1A或图1B中所绘示的结构中的哪一个，前述的译码电路(举例来说，译码电路100A或译码电路100B)可以更包含译码单元140，译码维特比译码器110的输出Viterbi_Out以产生至少一个译码结果。
图3A绘示了依据本发明实施例图2绘示的分支计量产生器112-1的示意图。分支计量产生器112-1包含多个分支计量产生路径310A及选择单元320A。分支计量产生路径310A依据维特比译码器110的输入FIR_EQ_OUT及具有图形依赖的多个维特比目标电平分别产生多个中间值(举例来说，被标记在分支计量产生路径310A的输出上的符号，例如(yi-x2Tland+2Tpit)2，(yi-x2TlandAvg)2，(yi-x2Tland+3Tpit)2，(yi-x3Tpit+2Tland)2等等)。此外，选择单元320A(在图3A中被标记为“Min”)选取中间值的一部分作为具有图形依赖的分支计量。符号BranchMetrics2Tland代表分支计量，其中下标指示具有图形依赖的分支计量，其中，对应于2T-平面的分支计量作为具有图形依赖的分支计量的范例。
在这里，符号yi代表输入FIR_EQ_OUT，其中下标i指示通过输入FIR_EQ_OUT所承载的各个值。此外，符号x(例如，x2Tland+2Tpit、x2TlandAvg、x2Tland+3Tpit、x3Tpit+2Tland等等)代表维特比目标电平，其中下标指示具有图形依赖的维特比目标电平。举例来说，符号x2Tland+2Tpit代表对应于组合(2L，2P)的维特比目标电平，符号x2Tland+3Tpit代表对应于组合(2L，3P)的维特比目标电平，而符号x3Tpit+2Tland代表对应于组合(3P，2L)的维特比目标电平。在另一个范例中，符号x2TlandAvg代表对应于具有至少一个2T-平面的组合的维特比目标电平的平均值。
请注意，在本实施例中，分支计量产生路径310A中的每一个包含运算单元(例如，具有反相输入(inverted input)的加法器)，计算维特比译码器的输入及具有图形依赖的多个维特比目标电平中的一个之间的差值，且分支计量产生路径310A中的每一个更包含平方单元(square unit)(例如乘法器)，计算上述差值的平方值以产生中间值中的一个，其中选择单元320A选取中间值的最小值，因此被标记为“Min”。以上所述仅用于说明的目的，并非是本发明的限制。依据图3A中绘示的实施例的一个变形，例如绘示于图3B中的实施例，前述分支计量产生路径的至少一部分，例如所述变形中的分支计量产生器112-2的分支计量产生路径310B，包含运算单元(例如具有反相输入的加法器)，计算维特比译码器的输入及维特比目标电平之间的差值，且分支计量产生路径310B更包含平方单元(例如乘法器)，计算差值的平方值以产生中间值，其中选择单元320B依据控制信号选取定值(constant value)或中间值作为具有图形依赖的多个分支计量的至少一部分。
在所述变形中，选择单元320B是复用器(multiplexer)，且因此被标记为“MUX”，其中对应于2T-平面的符号C2Tland在所述变形中作为定值的范例。举例来说，定值可以是零。在图2中绘示的分支计量产生器112-1被所述变形中的分支计量产生器112-2取代的情形下，在诸如图3B所绘示的控制信号的控制下，选择单元320B可选取定值或中间值。请注意，控制信号可以是具有图形依赖的控制信号或不具有图形依赖的控制信号。在控制信号具有图形依赖的情形下，当检测到对应于特定图形的电平(例如，对应于2T-平面的电平)严重分散(scatter)时，选择单元320B可以选取定值。在控制信号不具有图形依赖的情形下，当检测到译码结果不够好时，选择单元320B可以选取定值。对所述变形不再作类似描述。稍后将参考图4-图5对控制信号的实施例做出说明。
依据图3B中绘示的实施例的一个变形，分支计量产生路径310B不涉及图形依赖，但控制信号可以是具有图形依赖的控制信号或不具有图形依赖的控制信号。在控制信号具有图形依赖的情形下，当检测到对应于特定图形的电平(例如，对应于2T-平面的电平)严重分散时，选择单元320B可选取定值。在控制信号不具有图形依赖的情形下，当检测到译码结果不够好时，选择单元320B可选取定值。对所述变形不再作类似描述。稍后将参考图4-图5对控制信号的实施例做出说明。
依据图3A中绘示的实施例的变形，例如图3C所绘示的，前述分支计量产生路径(例如，分支计量产生器112-3的分支计量产生路径310C)中的至少一部分包含运算单元(例如，具有反相输入的加法器)，计算维特比译码器的输入及具有图形依赖的多个维特比目标电平中的一个之间的差值，且分支计量产生路径310C更包含平方单元(例如乘法器)，计算差值的平方值以产生中间值中的一个，其中选择单元320C依据控制信号选取定值或中间值的最小值。
在所述变形中，选择单元320C是复用器，且因此被标记为“MUX”，其中对应于2T-平面的符号C2Tland在所述变形中作为定值的范例。举例来说，定值可以是零。在图2中绘示的分支计量产生器112-1被所述变形中的分支计量产生器112-3取代的情形下，在诸如图3C所示的控制信号的控制下，选择单元320C可以选取定值或中间值的最小者。对所述变形不再作类似描述。稍后将参考图4-图5对控制信号的实施例做出说明。
请注意，以上所揭露的一些实施例(例如，图3A-图3C绘示的产生分支计量BranchMetrics2Tland的实施例)中，产生对应于2T-平面的分支计量的分支计量产生器被用作范例。其仅用于说明的目的，并非为本发明的限制。依据本发明的另外一些实施例(例如，图3A-图3C绘示的变形)，产生分别对应于特定图形的分支计量(例如分别对应于具有不同数目T的平面、不同数目T的凹槽及凹槽与平面的不同组合(例如，分支计量BranchMetricsmTland、BranchMetricsnTpit、BranchMetrics(mL，nP)、BranchMetrics(mP，nL)、BranchMetrics(mL，nP，qL)、BranchMetrics(mP， nL，qP)等等))，可通过类似方法及对应分支计量产生器实施。
图4-图6依据本发明的某些实施例绘示图1A或图1B中绘示的维特比译码器110的实施细节，其中所述实施例是图2绘示的实施例的变形。
请参考图4，符号110-2用于代表本实施例中图1A或图1B绘示的维特比译码器110。除上述的ACS单元114及存活路径存储器116之外，维特比译码器110-2更包含图3B中绘示的分支计量产生器112-2及控制模块118。分支计量产生器112-2可由图3C中绘示的分支计量产生器112-3取代。控制模块118依据具有图形依赖的多个维特比目标电平产生诸如图3B或图3C所示的控制信号。此外，分支计量产生器112-2依据维特比译码器110的输入FIR_EQ_OUT、控制信号及多个维特比目标电平产生多个分支计量。在使用分支计量产生器112-3的情形下，分支计量产生器112-3依据维特比译码器110的输入FIR_EQ_OUT、控制信号以及包含具有图形依赖的维特比目标电平的多个维特比目标电平产生多个分支计量。
举例来说，当检测到对应于2T-平面的具有图形依赖的维特比目标电平与具有图形依赖的维特比目标电平的其他部分分离(separate)时，控制模块118可控制选择单元320B或320C(例如上文所述的复用器)选取定值，例如C2Tland，或者更特别地，0。类似地，当检测到对应于mT-平面的具有图形依赖的维特比目标电平与具有图形依赖的维特比目标电平的其他部分分离时，控制模块118可控制选择单元320B或320C选取定值，例如CmTland。在另一个范例中，当探测到对应于nT-凹槽的具有图形依赖的维特比目标电平与具有图形依赖的维特比目标电平的其他部分分离时，控制模块118可控制选择单元320B或320C选取定值CnTpit。
在本实施例中，ACS单元114及存活路径存储器116的操作与前文的揭露类似，故在这里不再做详细描述。
请参考图5，在本实施例中，符号110-3用于代表图1A或图1B中绘示的维特比译码器110。本实施例是图4绘示的实施例的变形。维特比译码器110-3依据自译码单元140接收的控制信号执行维特比译码。分支计量产生器112-2可由图3C中绘示的分支计量产生器112-3取代。更具体地，分支计量产生器112-2或112-3依据维特比译码器110的输入FIR_EQ_OUT及控制信号产生多个分支计量，其中译码单元140译码维特比译码器110的输出Viterbi_Out以产生控制信号，而控制信号的产生基于译码单元140的至少一译码结果。此外，分支计量产生器112-2依据多个维特比目标电平产生多个分支计量。在使用分支计量产生器112-3的情形下，分支计量产生器112-3依据包含具有图形依赖的维特比目标电平的多个维特比目标电平产生多个分支计量。ACS单元114及存活路径存储器116的操作与前文的揭露类似，故在这里不再做详细描述。
请参考图6，在本实施例中，符号110-4用于代表图1A或图1B中绘示的维特比译码器110。本实施例是图4绘示的实施例的变形，也是图5绘示的实施例的变形。请注意分支计量产生器112-2依据维特比译码器110的输入FIR_EQ_OUT及控制信号产生多个分支计量，其中译码单元140译码维特比译码器110的输出Viterbi_Out以产生至少一译码结果，并且控制信号对应于所述译码结果。ACS单元114及存活路径存储器116的操作与前文的揭露类似，故在这里不再做详细描述。
请注意，依据上述揭露中某些实施例的变形(例如，图4-图6中绘示的变形)，上述的分支计量产生路径可以不涉及图形依赖，而控制信号(若存在)可以是具有图形依赖的控制信号或不具有图形依赖的控制信号。在控制信号具有图形依赖的情形下，当检测到对应于特定图形的电平严重分散时，上述的选择单元可选取定值(若存在)。在控制信号不具有图形依赖的情形下，当检测到译码结果不够好时，选择单元可选取定值(若存在)。对所述变形不再作类似描述。
此外，依据上述揭露中某些实施例的变形(例如图2、图3A-图3C及图4-图6中绘示的变形)，上述的分支计量产生路径中的平方单元可由绝对值(absolutevalue)计算单元取代，其中所述绝对值计算单元计算差值的绝对值以产生相关中间值。在上述变形中，每一个分支计量产生路径输出其前端电路产生的差值的绝对值，替代差值的平方值的输出。任意其他指示改变差值幅度(magnitude)的变形都可以应用于本发明。差值幅度是选取中间值所采用的参数之一。对所述变形不再作类似描述。
本发明的优点之一是通过利用本发明的某些实施例的译码电路，具有图形依赖的维特比目标电平可响应于图形依赖而被适当提取。因此，本发明可提供比先前技术更好的维特比译码控制。
本发明的另一优点是通过利用本发明的某些实施例的译码电路，分支计量响应于图形依赖及/或译码单元的至少一译码结果而适当产生。因此，本发明可提供比先前技术更好的维特比译码控制。
以上所述仅为本发明的较佳实施例，本领域相关的技术人员依据本发明的精神所做的等效变化与修改，都应当涵盖在权利要求书内。

Claims (16)

1.一种译码电路，包含：
具有图形依赖的电平调节器，产生具有图形依赖的多个维特比目标电平；以及
维特比译码器，依据该维特比译码器的输入及具有图形依赖的该多个维特比目标电平执行维特比译码。
2.根据权利要求1所述的译码电路，其特征在于，具有图形依赖的该电平调节器依据该维特比译码器的该输入产生具有图形依赖的该多个维特比目标电平。
3.根据权利要求2所述的译码电路，更包含：
截剪器，对该维特比译码器的该输入执行截剪操作以产生截剪结果；
其中具有图形依赖的该电平调节器依据该截剪结果产生具有图形依赖的该多个维特比目标电平。
4.根据权利要求1所述的译码电路，其特征在于，具有图形依赖的该电平调节器依据该维特比译码器的输出产生具有图形依赖的该多个维特比目标电平。
5.根据权利要求1所述的译码电路，其特征在于，该维特比译码器包含：
分支计量产生器，依据该维特比译码器的该输入及具有图形依赖的该多个维特比目标电平产生多个分支计量；
加-比较-选择运算单元，依据该多个分支计量执行多个加-比较-选择运算操作，以产生多个决策位；以及
存活路径存储器，临时存储该多个决策位以及输出该维特比译码器的输出。
6.根据权利要求1所述的译码电路，其特征在于，该维特比译码器包含：
控制模块，依据具有图形依赖的该多个维特比目标电平产生控制信号；
分支计量产生器，依据该维特比译码器的该输入、该控制信号以及多个维特比目标电平产生多个分支计量；
加-比较-选择运算单元，依据该多个分支计量执行多个加-比较-选择运算操作，以产生多个决策位；以及
存活路径存储器，临时存储该多个决策位以及输出该维特比译码器的输出。
7.一种译码电路，包含：
维特比译码器，依据具有图形依赖的多个维特比目标电平执行维特比译码，其中该维特比译码器包含分支计量产生器，该分支计量产生器依据该维特比译码器的输入及具有图形依赖的该多个维特比目标电平产生具有图形依赖的多个分支计量，以及该分支计量产生器包含：
多个分支计量产生路径，依据该维特比译码器的该输入及具有图形依赖的该多个维特比目标电平分别产生多个中间值；以及
选择单元，选取该多个中间值的一部分作为具有图形依赖的该多个分支计量。
8.根据权利要求7所述的译码电路，其特征在于，该多个分支计量产生路径中的每一个包含：
运算单元，计算该维特比译码器的该输入及具有图形依赖的该多个维特比目标电平中的一个之间的差值。
9.根据权利要求8所述的译码电路，其特征在于，该选择单元选取定值或该多个中间值的最小值。
10.根据权利要求7所述的译码电路，其特征在于，该维特比译码器更包含：
加-比较-选择运算单元，依据该多个分支计量执行多个加-比较-选择运算操作，以产生多个决策位；以及
存活路径存储器，临时存储该多个决策位以及输出该维特比译码器的输出。
11.根据权利要求7所述的译码电路，更包含：
译码单元，译码该维特比译码器的输出以产生至少一译码结果。
12.一种译码电路，包含：
维特比译码器，依据维特比目标电平执行维特比译码，其中该维特比译码器包含分支计量产生器，依据该维特比译码器的输入及该维特比目标电平产生具有图形依赖的多个分支计量的至少一部分，以及该分支计量产生器包含：
分支计量产生路径，依据该维特比译码器的该输入及该维特比目标电平产生中间值；以及
选择单元，依据具有图形依赖的控制信号选取该中间值或定值作为具有图形依赖的该多个分支计量的该至少一部分。
13.根据权利要求12所述的译码电路，其特征在于，该分支计量产生路径包含：
运算单元，计算该维特比译码器的该输入及该维特比目标电平之间的差值。
14.根据权利要求12所述的译码电路，其特征在于，该维特比译码器更包含：
加-比较-选择运算单元，依据该多个分支计量执行多个加-比较-选择运算操作，以产生多个决策位；以及
存活路径存储器，临时存储该多个决策位以及输出该维特比译码器的输出。
15.根据权利要求12所述的译码电路，更包含：
译码单元，译码该维特比译码器的输出以产生至少一译码结果。
16.一种译码电路，包含：
维特比译码器，依据控制信号执行维特比译码，其中该维特比译码器包含：
分支计量产生器，依据该维特比译码器的输入及该控制信号产生多个分支计量；
加-比较-选择运算单元，依据该多个分支计量执行多个加-比较-选择运算操作，以产生多个决策位；
存活路径存储器，临时存储该多个决策位以及输出该维特比译码器的输出；以及
控制模块，依据具有图形依赖的多个维特比目标电平产生该控制信号。
CN201010140660.1A 2009-11-08 2010-04-07 译码电路 Expired - Fee Related CN102055488B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/614,431 2009-11-08
US12/614,431 US8276053B2 (en) 2009-11-08 2009-11-08 Decoding circuit operating in response to decoded result and/or a plurality of viterbi target levels with pattern dependency

Publications (2)

Publication Number Publication Date
CN102055488A CN102055488A (zh) 2011-05-11
CN102055488B true CN102055488B (zh) 2015-08-12

Family

ID=43959476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010140660.1A Expired - Fee Related CN102055488B (zh) 2009-11-08 2010-04-07 译码电路

Country Status (3)

Country Link
US (1) US8276053B2 (zh)
CN (1) CN102055488B (zh)
TW (1) TWI423596B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ZA947317B (en) * 1993-09-24 1995-05-10 Qualcomm Inc Multirate serial viterbi decoder for code division multiple access system applications
US7131054B2 (en) * 2001-09-17 2006-10-31 Digeo, Inc. Apparatus and method for efficient decoder normalization
US7599450B2 (en) 2004-02-03 2009-10-06 Seagate Technology Pattern-dependent equalization and detection
JP4473768B2 (ja) * 2005-04-14 2010-06-02 株式会社東芝 情報記憶媒体、再生方法及び記録方法
US7949927B2 (en) * 2006-11-14 2011-05-24 Samsung Electronics Co., Ltd. Error correction method and apparatus for predetermined error patterns
JP4487212B2 (ja) * 2007-10-19 2010-06-23 ソニー株式会社 復号装置および方法、送受信システム、受信装置および方法、並びにプログラム
KR101502623B1 (ko) * 2008-02-11 2015-03-16 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 방법 및 장치
US8255780B2 (en) * 2009-02-18 2012-08-28 Saankhya Labs Pvt Ltd. Scalable VLIW processor for high-speed viterbi and trellis coded modulation decoding

Also Published As

Publication number Publication date
TW201117566A (en) 2011-05-16
CN102055488A (zh) 2011-05-11
TWI423596B (zh) 2014-01-11
US8276053B2 (en) 2012-09-25
US20110110468A1 (en) 2011-05-12

Similar Documents

Publication Publication Date Title
KR101168344B1 (ko) 재생 신호의 평가방법 및 광디스크 장치
CN101027727A (zh) 信息重放装置
EP3267440B1 (en) Data detection device, reproduction device, and data detection method
US20130047053A1 (en) Systems and Methods for Noise Injection Driven Parameter Selection
CN102055488B (zh) 译码电路
CN101414472B (zh) 数字信息再生方法
EP3413313B1 (en) Information processing device, information processing method, and program
US20110228662A1 (en) Optical disk reproducing apparatus
JP3266059B2 (ja) ビタビ検出器および情報検出装置
US7426681B2 (en) Viterbi detector
JPWO2014207972A1 (ja) 光媒体再生装置および光媒体再生方法
CN100466089C (zh) 用于数据再现的装置及方法
JPH09181613A (ja) ディジタル信号再生装置および再生方法
US7187729B2 (en) Viterbi decoder
US6163517A (en) Signal detection method of data recording/reproducing apparatus and device therefor
US20090006073A1 (en) Adapter assembly for concurrent emulation of a native channel
JP5003284B2 (ja) 信号品質測定装置及び情報再生装置
JP2005190628A (ja) ディスク装置及びディスク再生方法
CN101657855B (zh) 信息再现装置和图像显示装置
US20160027468A1 (en) Channel bitword prosessor, prml decoder, and optical information recording/reproducing device
CN104335278A (zh) 信号质量评估装置、信号质量评估方法以及再生装置
CN100452180C (zh) 用于蓝光多阶光存储装置的读出信号检测方法及装置
KR100468782B1 (ko) 광 디스크 재생 시스템의 데이타 슬라이싱 장치 및 방법
KR101252667B1 (ko) 광정보 기록매체의 재생신호의 ｐｒｍｌ 처리에 있어서의 최우복호에 사용하는 신호의 타깃 레벨 설정방법, 광정보 기록매체의 재생장치, ｐｒｍｌ 처리의 최우복호에 사용하는 신호의 타깃 레벨 설정 프로그램
Odaka et al. LSIs for Digital Signal Processing To Be Used In" Compact Disc Digital Audio" Players

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150812

Termination date: 20210407