CN102054688A - 用于图形化基底上形成无空洞介质填充的方法 - Google Patents

Abstract

本发明提供了一种用于图形化基底上形成介质填充的方法以及相应的硅基液晶(LCOS)产品。该用于图形化基底上形成介质填充的方法包括：在第一淀积过程中，在图形化的基底上沉积第一介质薄膜；在第二淀积过程中，激发混合气体产生高密度等离子体，在图形化的基底上沉积第二介质薄膜；其中，所述第一淀积过程采用等离子体增强化学气相沉积(PECVD)或者物理气相沉积(PVD)，所述第一介质薄膜的厚度大于100小于1200通过使用本发明提供的方法，能够在高深宽比沟槽中，特别是大尺寸图形的高深宽比沟槽中实现无空洞的介质填充，有助于实现LCOS的优良光学性能。

Description

用于图形化基底上形成无空洞介质填充的方法

技术领域

本发明涉及在半导体材料上形成绝缘层的方法，尤其涉及在图形化基底上的介质填充。

背景技术

随着半导体技术的飞速发展，半导体器件特征尺寸的不断减小和器件密度的不断增加，相应的对芯片制造工艺提出了更高的要求，其中一个具有挑战性的难题就是绝缘介质在各个薄膜层之间均匀无孔的填充以提供充分有效的隔离保护，包括浅槽隔离(STI)，金属前绝缘层(PMD)，金属层间绝缘层(IMD)等等。高密度等离子体化学气相淀积(HDP CVD)工艺自20世纪90年代中期开始被先进的芯片工厂采用以来，以其卓越的填孔能力，稳定的淀积质量，可靠的电学特性等优点而迅速成为0.25微米以下先进工艺的主流。

在HDP CVD工艺问世之前，大多数芯片厂普遍采用等离子体增强化学气相沉积(PE CVD)进行绝缘介质填充。这种工艺对于大于0.8微米的间隙具有良好的填孔效果，然而对于小于0.8微米的间隙，用单步PE CVD工艺填充具有高的深宽比(定义为间隙的深度和宽度的比值，aspect ratio)的间隙时会在其中部产生夹断(pinch-off)和空洞(如图1所示)，这些夹断和空洞会吸收水气和杂质，最终导致隔离效果变差甚至失效。

HDP CVD工艺的突破创新之处就在于在同一个反应腔中同步地进行淀积和刻蚀的工艺。凭借其独特的在高密度等离子体反应腔中同步淀积和刻蚀绝缘介质的反应过程实现了在较低温度下对高深宽比间隙的优良填充，其所淀积的绝缘介质膜具有高密度，低杂质缺陷等优点，同时对硅片有优良的粘附能力。

随着半导体特征尺寸向65纳米乃至更精细的结构发展，对绝缘介质填充，特别是对浅槽隔离(STI)提出了更高的要求，个别器件的浅槽结构的深宽比达到了6∶1甚至更高，这对HDP CVD工艺是个巨大的挑战。

在现有HDP CVD工艺的基础上，通过选择合适的工艺参数，引入新的反应气体(如氦气、氢气等)以及新的填充流程等多种手段依然能较好的满足高深宽比的填充要求。Young Lee等人发表在NanoChipTechnology Journal 2004年第二期上的文章“Extending HDP-CVDGap-Fill to 90nm”表明通过降低反应腔压力和增加RF功率可以获得更高的离子比和离子驱动的方向性沉积，从而防止在沉积过程中产生夹断，他们的模拟结果表明采用这种方法可以将HDP CVD工艺拓展至90nm甚至65nm以下。美国专利No.6908862公开了一种HDP CVD沉积方法，采用沉积-刻蚀-钝化-沉积的过程进一步提高HDP CVD填充高深宽比间隙的能力。

然而，上述改进方法都是针对在填充过程中沟槽中部产生的夹断(pinch-off)和空洞问题，随着HDP CVD工艺在半导体制造领域应用范围的不断扩展，一个新发现的问题是：在使用HDP CVD填充大尺寸图形的沟槽时(图形所占的面积远大于沟槽所占的面积)，特别是在填充硅基液晶(LCOS)产品的Al薄膜图形的沟槽时，在图形边缘上方的介质层中会形成空洞(如图2(a)，(b)所示)，由此导致的结果是在后续的化学机械抛光(CMP)和刻蚀过程中Al薄膜图形的边缘因为被过度刻蚀而形成缺陷(如图3所示)。由于Al薄膜图形在LCOS产品中作为反射层，Al薄膜边缘较多的缺陷将严重影响LCOS产品的光学性能并降低产品良率(yield)。

发明内容

针对背景技术中的上述问题，本发明在一个实施例中提供了一种在图形化的基底上形成无空洞介质填充的方法，包括：在第一淀积过程中，在图形化的基底上淀积第一介质薄膜；在第二淀积过程中，激发混合气体产生高密度等离子体，在图形化的基底上淀积第二介质薄膜，其中，所述第一淀积过程采用等离子体增强化学气相沉积(PECVD)或者物理气相沉积(PVD)，所述第一介质薄膜的厚度大于小于

根据本发明的一个实施例，提供了一种用于在大尺寸Al薄膜图形的沟槽中形成介质填充的方法，包括：在第一淀积过程中，采用PECVD淀积一层厚度为

的二氧化硅薄膜；在第二淀积过程中，采用HDPCVD淀积一层氟硅玻璃，其中，Al薄膜尺寸为5μm×5μm，图形间距，即沟槽的宽度，为0.5μm，所述沟槽的深宽比为1∶1，HDP CVD的淀积刻蚀比(DS ratio)为5。

根据本发明的另一个实施例，提供了一种硅基液晶(LCOS)，包括介质隔离的Al薄膜反射单元，所述介质隔离包括第一介质薄膜和第二介质薄膜，所述第一介质薄膜位于所述反射单元侧壁与第二介质薄膜中间，所述第一介质薄膜的厚度为

所述第一介质薄膜用于防止所述第二介质薄膜中产生空洞。

通过使用本发明提供的方法，能够在高深宽比沟槽中，特别是大尺寸图形的高深宽比沟槽中实现无空洞的介质填充，使用本发明提供的方法填充的LCOS的Al图形沟槽的截面扫描电子显微镜(SEM)照片如图4所示，与图2(a)，(b)相比，介质填充无空洞，经过CMP之后的Al反射层的平面SEM照片如图5(a)，(b)所示，与图3相比，Al反射层边缘光滑平直，无缺陷；通过使用本发明提供的产品，有助于实现LCOS的优良光学性能。

附图说明

通过阅读以下结合附图对非限定性实施例的描述，本发明的其它目的、特征和优点将变得更为明显和突出。

图1为PECVD填充的沟槽中部产生夹断的扫描电子显微镜(SEM)照片；

图2(a)(b)为采用现有HDP CVD沟槽填充工艺，在单元图形边缘上方的介质层中产生空洞的截面SEM照片；

图3为采用现有HDP CVD填充工艺的大尺寸图形经过化学机械抛光(CMP)后的平面SEM照片；

图4为采用本发明提供的方法填充的大尺寸图形的截面SEM照片；

图5(a)，(b)为采用本发明提供的方法填充的大尺寸图形的平面SEM照片；

图6为根据本发明的一个具体实施方式的填充沟槽的流程图；

图7(a)为采用现有HDP CVD工艺填充沟槽的初始阶段的示意图；

图7(b)为采用现有HDP CVD工艺完成填充的示意图；

图8(a)，(b)为根据本发明的一个具体实施方式的填充沟槽的初始阶段的示意图；

图8(c)为根据本发明的一个具体实施方式的完成填充的示意图；

图9为沟槽顶部提前封闭的示意图；

图10为根据本发明的又一个具体实施方式的步骤S602和步骤S603不在同一真空室完成的流程图；

图11为根据本发明的又一个具体实施方式的一种用于LCOS的Al反射单元示意图；

其中，相同或相似的附图标记表示相同或相似的步骤特征/装置(模块)。

具体实施方式

以下参照附图，对本发明的具体实施方式进行详细说明。

图6示出了根据本发明的一个具体实施方式的用于沟槽介质填充的方法流程图。

本领域的普通技术人员应能理解，本发明提供的介质沉积方法不仅可以应用于浅沟槽隔离(STI)，还可以应用于金属间介质(IMD)沉积和金属前介质(PMD)沉积。所沉积的介质薄膜可以是多种介质材料中的一种或几种，例如氧化硅，氮化硅，氮氧化硅，磷硅玻璃(PSG)，硼硅玻璃(BSG)，氟硅玻璃(FSG)，碳化硅(SiC)等。

以下对图6所示的工作流程进行详细说明。

首先，在步骤S601中，将图形化的基底装入真空室中。

图形化的基底可以是裸硅片，也可以是沉积有一层或多层介质薄膜，半导体薄膜或金属薄膜的硅片；图形沟槽的宽度小于0.5微米，深宽比大于1∶1；一般而言，真空室的本底真空度从1×10^-8Pa到1×10^-3Pa，本底真空的具体数值可以根据实际沉积要求进行调节。

然后，在步骤S602中，在基底上沉积第一介质薄膜。

第一介质薄膜用于防止在接下来的步骤S603中采用HDP CVD沉积第二介质薄膜的过程中形成空洞。下面对第一介质薄膜防止第二介质薄膜中形成空洞的原理进行详细描述：

因为HDP CVD同时包括了沉积过程和刻蚀过程，并且溅射效应在45°方向最强，即在45°方向刻蚀速率最高，所以在HDP CVD沉积的初始阶段，如图7(a)所示，在图形的绝大部分区域被介质薄膜覆盖的情况下，图形的顶角边缘部位72因为过度刻蚀导致暴露在反应离子中。因为基底材料71，特别是某些金属材料，例如LCOS中的Al反射层，很容易俘获带电离子，因此电荷在图形暴露的顶角部位72形成积聚，造成对反应离子的排斥效应，其结果就是在图形顶角72边缘形成沉积空洞73，如图7(b)所示。

如果采用步骤S602先沉积第一介质薄膜81作为基底保护层(见图8(a))，在接下来HDP CVD沉积的初始阶段，第一介质薄膜81的顶角被刻蚀掉一部分(见图8(b))，剩下的部分第一介质薄膜覆盖了Al反射层顶角72，这样Al反射层的顶角72不会暴露在等离子体中，有效防止了电荷积聚，因此避免了介质填充过程中在图形顶角边缘形成空洞的现象，填充完成的截面示意图如图8(c)所示。

第一介质薄膜的厚度应保证能够为HDP CVD沉积初始阶段的基底提供充分保护，使其不会暴露在反应离子中，同时又不能太厚，如果第一介质薄膜81过厚，会导致沟槽的顶部82提前封闭(见图9)，使接下来步骤S603的HDP CVD沉积过程中的反应离子不能到达沟槽底部，导致填充完成后在沟槽中部形成夹断。可选地，第一介质薄膜厚度为大于

小于

具体地，当第一介质薄膜厚度为

时，约为几十个原子层的厚度，应足以阻挡HDP CVD沉积初始阶段的刻蚀；当沟槽宽度为0.5微米时，可选择第一介质薄膜的沉积厚度为

当沟槽宽度为0.3微米时，可以相应的减小第一介质薄膜的厚度，例如，

使沟槽不会提前封闭。

最后，在步骤S603中，采用HDP CVD在硅片上沉积第二介质薄膜。

首先通过RF源(RF Source)激发混合气体产生高密度等离子体，通常，等离子体的密度范围从10¹⁰/cm³至10¹³/cm³。混合气体的组分可以根据所需的介质填充材料确定，通常，混合气体由反应气体和溅射气体组成。具体地，当所需介质材料为二氧化硅时，反应气体可以包括氧气和硅烷或者TEOS，溅射气体可以包括氧气和氩气；当所需介质材料为氮化硅时，反应气体可以包括硅烷和氨气或者氮气，溅射气体可以包括氩气；当所需介质材料为氟硅玻璃，反应气体可以包括硅烷、四氟化硅和氧气，溅射气体可以包括氧气和氩气；当所需介质材料为磷硅玻璃，反应气体可以包括硅烷、磷烷和氧气，溅射气体可以包括氧气和氩气。根据混合气体的不同，硅片表面发生的化学反应如下所示。

SiH₄+O₂+Ar→SiO₂+挥发物

SiH₄+SiF₄+O₂+Ar→FSG+挥发物

SiH₄+NH₃+Ar→SiN_x+挥发物

可选地，根据需要填充的沟槽尺寸和深宽比，溅射气体也可以是氢气、氦气等惰性气体中的一种气体或者几种气体的混合气体。

通常，淀积刻蚀比(DS ratio)被普遍采用作为衡量HDP CVD工艺填孔能力的指标。淀积刻蚀比的定义是：

淀积刻蚀比＝总淀积速率/刻蚀速率＝(净淀积速率+刻蚀速率)/刻蚀速率，其中，总淀积速率指的是在假定没有刻蚀的条件下的淀积速率，而净淀积速率则是在同步淀积和刻蚀过程中的淀积速率。

通过调整淀积刻蚀比可以满足不同尺寸和深宽比沟槽的填充要求，淀积刻蚀比的影响因素较多，主要包括反应气体流量，射频(包括电感耦合和偏压)的功率，硅片温度，反应腔压力等等。一个示例性的HDP CVD反应参数列表如下表所示：

表1HDP CVD反应参数示例

本领域的普通技术人员应能理解，步骤S602和步骤S603可以在同一真空室内完成，也可以在不同真空室内完成。也就是说步骤S602可以在HDP CVD设备中通过减小溅射气体流量来实现，也可以通过采用其他薄膜沉积设备来实现，例如，磁控溅射，等离子体增强化学气相沉积(PECVD)，真空蒸发等。优选地，当步骤S602在HDP CVD设备中完成时，选择淀积刻蚀比大于10，使刻蚀速率与沉积速率相比可以忽略；当步骤S602和步骤S603不在同一真空室完成时，选用PECVD完成步骤S602，即在PECVD设备中沉积第一介质薄膜，PECVD设备沉积的介质薄膜相比APCVD，SAPCVD，LPCVD等设备沉积的介质薄膜，具有均匀致密的优点，不容易吸附水气和杂质，因此PECVD制备的介质薄膜具有更好、更稳定的隔离效果。下面对步骤S602和步骤S603的沉积参数进行详细描述。

在一个实施例中，在步骤S602中，采用HDP CVD设备沉积第一介质薄膜，SiH₄和O₂的流量分别设置为10sccm和100sccm，Ar的流量设置为2sccm以尽量减小刻蚀效应，反应腔压力为5mTorr，Source RF功率为2600W，Bias RF功率为2000W，等离子体密度为10¹¹/cm³，反应过程中晶片加热温度为350℃，沉积25纳米的二氧化硅，足够阻挡后续步骤S603中HDP CVD过程的刻蚀效应。本领域的普通技术人员应能理解，薄膜厚度的精确控制可以通过实时膜厚监控系统来实现，例如，通过晶振仪实时监控沉积薄膜的重量的变化从而计算得到沉积薄膜的厚度的变化，晶振仪对薄膜厚度的监控能够精确到埃

在另一个实施例中，在步骤S602中，采用HDP CVD设备沉积第一介质薄膜，SiH₄和O₂的流量分别设置为40sccm和300sccm，采用高纯H₂代替Ar作为载气，流量为10sccm，反应腔压力为10mTorr，Source RF功率为2600W，Bias RF功率为1500W，等离子体密度为5×10¹¹/cm³，反应过程中晶片加热温度为400℃，因为H₂的分子重量远小于Ar的分子重量，所以H⁺离子的溅射效应远小于Ar⁺的溅射效应，在此沉积过程中的淀积刻蚀比大于10，溅射效应与淀积速率相比可以忽略，从而可以避免基底顶角边缘部位暴露于等离子体中并积累电荷。

本领域的普通技术人员应能理解，如果步骤S602采用HDP CVD实现，步骤S602和步骤S603可以连续进行，也可以间隔进行。也就是说，可以在步骤S602中降低Ar的流量至最低以减小溅射效应，沉积第一介质薄膜达到预定厚度后，旋即在步骤S603中提高Ar的流量，进行后续的沉积过程，例如，将Ar的流量提高至50sccm以增强溅射效应，使沟槽中的介质薄膜的顶部开放，并且反应离子能够到达沟槽的底部；也可以在步骤S602中采用H₂作为载气，在步骤S602完成后，插入清洗步骤，使真空室内没有残余的H₂，然后再重新通入SiH₄/O₂/Ar的混合气体，进行步骤S603的沉积过程。

以上对步骤S602和S603在同一真空室完成的过程进行了描述，下面对步骤S602和S603在不同真空室完成的过程进行详细描述。

对于步骤S602和步骤S603不在同一真空室完成的情况，图6所示的介质填充流程进一步包括图10所示的步骤，即在步骤S602之后将沉积有第一介质薄膜的基底从真空室取出放入HDP CVD真空室。

在一个实施例中，在步骤S602中，采用PECVD沉积一层氮化硅，气体SiH₄，N₂和NH₃的流量分别为10，30和110sccm，反应腔压力为100mTorr，Source RF功率为600W，Bias RF功率为300W，等离子体密度为10⁹/cm³，反应过程中晶片加热温度为300℃，沉积10纳米的氮化硅薄膜后将PECVD真空室中的残余反应气体排空，并充入高纯N₂使腔室压力达到一个标准大气压，取出沉积有第一介质薄膜的基底，然后放入HDP CVD真空室，开始步骤S603的沉积过程：通入混合气体SiH₄∶SiF₄∶Ar∶O₂＝30sccm∶10sccm∶20sccm∶300sccm，激发等离子体，等离子体密度为10¹²/cm³，沉积氟硅玻璃直至沟槽完全填充。采用本实施例填充的用于LCOS反射层的Al薄膜的沟槽并经过CMP后的截面SEM照片和平面SEM照片分别如图4，图5所示，从图4可以看出，与图2(a)和图2(b)所示的只采用HDP CVD填充的沟槽截面照片相比，采用本发明提供的方法实现的填充均匀且没有空洞和夹断。从图5可以看出CMP后的Al薄膜的边缘处光滑，平直，无缺陷。

在另一个实施例中，在步骤S602中，采用超高真空电子束蒸发法沉积一层二氧化硅，真空室的本底真空为1×10^-8Pa，沉积真空为1×10^-4Pa，使用一氧化硅作为靶材，衬底加温到400℃，沉积厚度10纳米的二氧化硅薄膜，然后将沉积有二氧化硅薄膜的硅片取出放入HDP CVD真空室进行步骤S603的沉积，直至沟槽填充完成。

在另一个实施例中，在步骤S602中，采用射频磁控溅射制备第一介质薄膜，真空室的本底真空为1×10^-4Pa，沉积真空为1×10^-1Pa，使用高纯硅靶作为靶材，反应气体为O₂，工作气体为Ar，沉积15纳米的二氧化硅薄膜，然后将沉积有二氧化硅薄膜的硅片取出放入HDP CVD真空室进行步骤S603的沉积，直至沟槽填充完成。

本领域的普通技术人员应能理解，以上所述的使用HDP CVD进行沟槽填充的过程中，混合气体的比例可以是恒定的，也可以根据沉积过程进行调整，使得沟槽中部无夹断和空洞。

根据本发明的一个实施例，公开一种硅基液晶(LCOS)，包括用本发明提供的介质填充方法填充的Al反射单元。如图11所示，Al反射单元的尺寸为8μm×8μm，制备于含有CMOS电路的硅片上，单元与单元之间的隔离宽度为0.5μm，深宽比为1∶1，隔离介质由两层薄膜组成，第一层介质薄膜1101的厚度为10纳米，第二层介质薄膜1102的厚度为490纳米，第一层介质薄膜1101位于Al反射单元和第二层介质薄膜1102之间，第一层介质薄膜1101材料为二氧化硅，第二层介质薄膜1102材料为氟硅玻璃。

本领域的普通技术人员应能理解，第一介质薄膜和第二介质薄膜的材料可以是氧化硅，氮化硅，氮氧化硅，磷硅玻璃(PSG)，硼硅玻璃(BSG)，氟硅玻璃(FSG)，碳化硅(SiC)等介质材料中的一种或几种，如以上填充方法实施例所述，第一介质薄膜和第二介质薄膜的沉积过程可以在同一真空室中进行，也可以在不同真空室中进行，第一介质薄膜可以是采用PECVD，磁控溅射，真空蒸发等方法制备的，第一介质薄膜和第二介质薄膜的沉积可以是连续的，也可以是间断的。

以上对本发明的各个实施例进行了详细说明。需要说明的是，上述实施例仅是示范性的，而非对本发明的限制。任何不背离本发明精神的技术方案均应落入本发明的保护范围之内。此外，不应将权利要求中的任何附图标记视为限制所涉及的权利要求；“包括”一词不排除其它权利要求或说明书中未列出的装置或步骤。

Claims (13)

1.一种在图形化的基底上形成填充的方法，其特征在于，包括以下步骤：

a.在第一淀积过程中，在图形化的基底上沉积第一介质薄膜

b.在第二淀积过程中，激发混合气体产生高密度等离子(HDP)，

在图形化的基底上沉积第二介质薄膜，

其中，所述第一淀积过程采用等离子体增强化学气相沉积(PECVD)或者物理气相沉积(PVD)，所述第一介质薄膜的厚度大于

小于

2.根据权利要求1所述的方法，其特征在于，所述第二淀积过程的淀积刻蚀比为5～12。

3.根据权利要求1所述的方法，其特征在于，所述物理气相沉积包括磁控溅射和真空蒸发。

4.根据权利要求1所述的方法，其特征在于，图形化的基底具有宽度小于0.5微米且深宽比高于1∶1的间隔以及尺寸大于5μm×5μm的图形。

5.根据权利要求1所述的方法，其特征在于，所述介质薄膜包括二氧化硅，或者磷硅玻璃，或者氟硅玻璃，或者氮化硅，或者氮氧化硅，或者它们的混合物。

6.根据权利要求1所述的方法，其特征在于，所述混合气体包括含硅气体，含氧或者含氮气体或者两者的混合气体，和载气。

7.一种硅基液晶，含括介质隔离的反射单元，其特征在于，所述介质隔离包括第一介质薄膜和第二介质薄膜，所述第一介质薄膜位于所述反射单元侧壁与第二介质薄膜中间，所述第一介质薄膜的厚度大于

小于

所述第一介质薄膜用于防止所述第二介质薄膜中产生空洞。

8.根据权利要求7所述的硅基液晶，其特征在于，所述第一介质薄膜和第二介质薄膜在同一真空室中沉积。

9.根据权利要求7所述的硅基液晶，其特征在于，所述第一介质薄膜和第二介质薄膜在不同真空室中沉积。

10.根据权利要求7所述的硅基液晶，其特征在于，所述第一介质薄膜为采用等离子体增强化学气相沉积制备的，或者磁控溅射制备的，或者真空蒸发制备的介质薄膜。

11.根据权利要求7所述的硅基液晶，其特征在于，反射单元具有宽度小于0.5微米且深宽比高于1∶1的间隔以及尺寸大于5μm×5μm的图形。

12.根据权利要求7所述的硅基液晶，其特征在于，所述介质隔离包括二氧化硅，或者磷硅玻璃，或者氟硅玻璃，或者氮化硅，或者氮氧化硅，或者它们的混合物。

13.根据权利要求7至12任一项所述的硅基液晶，其特征在于，所述第二介质薄膜为采用高密度等离子体化学气相沉积制备的介质薄膜。

Images