CN102053436B - 液晶显示装置及其制造方法 - Google Patents

液晶显示装置及其制造方法 Download PDF

Info

Publication number
CN102053436B
CN102053436B CN201010503957.XA CN201010503957A CN102053436B CN 102053436 B CN102053436 B CN 102053436B CN 201010503957 A CN201010503957 A CN 201010503957A CN 102053436 B CN102053436 B CN 102053436B
Authority
CN
China
Prior art keywords
pixel electrode
contact hole
data line
liquid crystal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010503957.XA
Other languages
English (en)
Other versions
CN102053436A (zh
Inventor
奇桐贤
郑美惠
赵世衡
金东奎
白承洙
罗惠锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN102053436A publication Critical patent/CN102053436A/zh
Application granted granted Critical
Publication of CN102053436B publication Critical patent/CN102053436B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种液晶显示装置和一种制造该液晶显示装置的方法。该液晶显示装置包括：第一绝缘基底；栅极线和数据线，形成在第一绝缘基底上并彼此交叉；第一像素电极，形成在第一绝缘基底上并包括物理分离的第一部分和第二部分；第二像素电极，形成在第一绝缘基底上并与第一像素电极形成电场；连接桥，包括至少一层导电层并通过接触孔将第一部分与第二部分电连接；至少一层绝缘层，位于第一像素电极和连接桥之间，其中，接触孔形成在所述至少一层绝缘层内。

Description

液晶显示装置及其制造方法
技术领域
本发明涉及一种液晶显示器和一种制造该液晶显示器的方法，更具体地讲，涉及一种具有高透射率和无图像缺陷特性的液晶显示器和一种制造该液晶显示器的方法。
背景技术
透射率定义为透射的光的最大强度与入射在液晶面板上的光的强度之比，由于透射率对最终产品的功耗和亮度有着决定性的影响，所以透射率是液晶面板的一个重要特性。透射率可以随着诸如滤色器特性、液晶驱动模式的类型、薄膜晶体管基底的开口率等多个参数而变化。第10-2009-0024031号韩国专利申请公开披露了一种示例性液晶驱动模式，该液晶驱动模式与传统的液晶驱动模式相比具有进一步提高的透射率，该韩国专利申请公开通过引用包含于此。这种液晶驱动模式的特征在于初始垂直取向、水平电场和高电压驱动，并且这种液晶驱动模式被开发成实现了快速响应特性和宽的视角特性。已知的是，假设液晶的响应速度被设定成与传统驱动模式相关的水平，使用这种驱动模式的透射率比传统的液晶驱动模式提高了大约10％。
这种新的液晶驱动模式对每个像素需要两条数据线，因而这增加了数据驱动器通道的数量。另外，这种液晶驱动模式在与如第10-2008-0025498号韩国专利申请公开中所公开的结构组合时会进一步增加所需要的数据线的数量，所述结构即通过同时接通两条数据线获得驱动容限(driving margin)以进行高分辨率快速驱动的结构，其中，该韩国专利申请公开通过引用包含于此。
第10-2008-0056321号韩国专利申请公开了共数据线的引入，以将一个像素所需的数据线的数量大大减少到一条，该韩国专利申请通过引用包含于此。在第10-2008-0056321号韩国专利申请中，一个像素的两个像素电极分别电容性地耦合到不同的数据线。
参照图1，为了克服图像品质的下降，根据第10-2009-0043720号韩国专利申请的液晶显示器的构造方式是，一个像素的两个像素电极电容性地耦合到相邻的两条数据线，以具有相同的电容，该韩国专利申请通过引用包含于此。
参照图1，第一像素电极P1位于第二像素电极P2附近，以使区域A和区域B中的透射率损失最小化。
此外，如图1中的C所示，第一像素电极P1和第二像素电极P2之一不可避免地与薄膜晶体管的漏电极叠置。
发明内容
本发明的实施例提供了一种能够使第一像素电极和相邻数据线之间的寄生电容与第二像素电极和相邻数据线之间的寄生电容基本相同的液晶显示装置及一种制造该液晶显示装置的方法。
根据实施例，一种液晶显示装置包括形成在每个像素处的第一像素电极和第二像素电极。第一像素电极和第二像素电极形成在同一层上并且相互绝缘。在第一像素电极和第二像素电极之间产生电场。
第一像素电极被分成通过连接桥彼此电连接的两个或更多的部分。连接桥由导电层形成，该导电层不同于形成像素电极的导电层。
第一像素电极电容性地耦合到相邻的第一数据线的下部和相邻的第二数据线的上部。
第二像素电极电容性地耦合到相邻的第一数据线的上部和相邻的第二数据线的下部。
像素电极与它们的相邻数据线之间的距离和/或叠置面积被设计成使第一像素电极和相邻的第一数据线之间的寄生电容与第二像素电极和相邻的第一数据线之间的寄生电容基本相同，并使第一像素电极和相邻的第二数据线之间的寄生电容与第二像素电极和相邻的第二数据线之间的寄生电容基本相同。
附图说明
图1是示出了根据现有技术的薄膜晶体管基底的像素布局的平面图；
图2是示出了根据本发明示例性实施例的薄膜晶体管基底的像素布局的平面图；
图3是图2中的E部分的放大的平面图；
图4是具有突起部件PP的结构和不具有突起部件的结构之间就产生的织构量进行对比的模拟示图；
图5是图2中的D部分的放大的平面图；
图6是沿图5中的I-J线截取的剖视图；
图7是将根据图2中示出的示例性实施例的薄膜晶体管基底的透射率与现有技术的薄膜晶体管基底的透射率进行对比的模拟示图；
图8是示出了根据本发明示例性实施例的薄膜晶体管基底的像素布局的平面图；
图9是沿图8中的K-L线截取的剖视图；
图10是示出了根据本发明示例性实施例的薄膜晶体管基底的像素布局的平面图；
图11是沿图10中的M-N线截取的剖视图；
图12是示出了根据本发明示例性实施例的薄膜晶体管基底的像素布局的平面图；
图13是沿图12中的O-P线截取的剖视图；
图14是示出了根据本发明示例性实施例的薄膜晶体管基底的像素布局的平面图；
图15是沿图14中的Q-R线截取的剖视图。
具体实施方式
现在，将在下文中参照实施例和附图来详细地描述本发明。
现在，将在下文中参照图2至图6来描述本发明的示例性实施例。图2是示出了根据示例性实施例的薄膜晶体管基底的像素布局的平面图。
如图2所示，第一薄膜晶体管T1和第二薄膜晶体管T2形成在数据线Dn、Dn+1和Dn+2与栅极线Gn和Gn+1交叉的每个像素处。
对于每个像素，第一薄膜晶体管T1的源电极从数据线Dn、Dn+1和Dn+2延伸，漏电极通过第三接触孔CT3连接到第一像素电极P1，栅电极从栅极线Gn和Gn+1延伸。第二薄膜晶体管T2的源电极通过第五接触孔CT5和第六接触孔CT6交替地连接到第一共电压线Com1和第二共电压线Com2，漏电极通过第四接触孔CT4连接到第二像素电极P2，栅电极从栅极线Gn和Gn+1延伸。分别向第一共电压线Com1和第二共电压线Com2施加每帧交替地改变的两个不同的电压。在另一实施例中，第一薄膜晶体管T1的源电极通过第五接触孔和第六接触孔交替地连接到第一共电压线Com1和第二共电压线Com2。
为了使线叠置最小化并使开口率最大化，第一共电压线Com1和第二共电压线Com2可以位于像素电极P1和P2与相邻的栅极线Gn+1之间，第五接触孔CT5和第六接触孔CT6可以位于第三接触孔CT3和第四接触孔CT4之间。第二共电压线Com2的与第五接触孔CT5和第六接触孔CT6相邻的一部分可以朝着相邻的栅极线Gn+1弯曲，以使第二共电压线Com2的这部分位于第一薄膜晶体管T1的栅电极和第二薄膜晶体管T2的栅电极之间的区域中，从而使形成有像素电极P1和P2的区域最大化。
第二薄膜晶体管T2的源电极通过第五接触孔CT5、第六接触孔CT6和接触电极(未用标号标出)电连接到第一共电压线Com1或第二共电压线Com2。结果，简化了制造工艺。
第一像素电极P1包括主干电极(backbone electrode)LBE1和RBE1及从主干电极LBE1和RBE1延伸的多个分支电极(spine electrode)SE1。第二像素电极P2包括主干电极LBE2和RBE2及从主干电极LBE2和RBE2延伸的多个分支电极SE2。多个分支电极SE1和多个分支电极SE2彼此交替地设置，并且基本上平行于彼此延伸。在最终产品中，分支电极SE1和SE2的延伸方向与偏振器(未示出)的透射轴的方向例如成锐角(如45°)或例如成钝角(如135°)，从而基于每个像素中的电场方向的平均方位角得到两个畴(domain)。从而，可以改善视角特性。此外，通过改变分支电极SE1和SE2之间的间隔来改变在分支电极SE1和SE2之间产生的电场的强度，可以进一步改善液晶显示器的视角特性。
第一像素电极P1的左主干电极LBE1电容性地耦合到相邻的左数据线Dn+1的下部，第一像素电极P1的右主干电极RBE1电容性地耦合到相邻的右数据线Dn+2的上部，第二像素电极P2的左主干电极LBE2电容性地耦合到相邻的左数据线Dn+1的上部，第二像素电极P2的右主干电极RBE2电容性地耦合到相邻的右数据线Dn+2的下部。在这种情况下，如果(1)第一像素电极P1的左主干电极LBE1与相邻的左数据线Dn+1叠置的部分在面积上和第二像素电极P2的左主干电极LBE2与相邻的左数据线Dn+1叠置的部分基本相同，(2)第一像素电极P1的右主干电极RBE1与相邻的右数据线Dn+2叠置的部分在面积上和第二像素电极P2的右主干电极RBE2与相邻的右数据线Dn+2叠置的部分基本相同，并且(3)第一像素电极P1和第二像素电极P2形成在同一层上，那么第一像素电极P1与相邻的数据线Dn+1和Dn+2之间的寄生电容和第二像素电极P2与相邻的数据线Dn+1和Dn+2之间的寄生电容基本相同，因此，即使施加到相邻的数据线Dn+1和Dn+2中的一条数据线的电压独立于施加到另一条数据线的电压而变化，在第一像素电极P1和第二像素电极P2之间施加的电压也没有显著的差别。然而，如果上面描述的面积完全相同，那么由于第一接触孔CT1、第二接触孔CT2和连接桥CB使得第一像素电极P1的寄生电容比第二像素电极P2的寄生电容稍微大些。考虑到这点，可以调整叠置面积。
第一像素电极P1的左主干电极LBE1通过第一接触孔CT1连接到连接桥CB，并且第一像素电极P1的右主干电极RBE1通过第二接触孔CT2连接到连接桥CB，从而左主干电极LBE1和右主干电极RBE1彼此电连接。在这种情况下，因为电场没有被清楚地限定，所以可以通过在透射率相对低的上畴和下畴之间的边界区域形成连接桥CB来使透射率损失最小化。
因为与图1中示出的现有技术的结构相比，可以简化像素电极和连接结构的形状，所以通过上述结构在将第一像素电极P1的寄生电容和第二像素电极P2的寄生电容保持为相等或基本相等的同时，可以使显示区域中产生的织构最少化。
图3是图2中的E部分的放大的平面图。
如图3所示，第二像素电极P2的分支电极SE2包括突起部件PP，该突起部件PP从与连接桥CB相交的部分沿连接桥CB的延伸方向突出。突起部件PP的延伸方向与分支电极SE2的从突起部件PP延伸的两个部分的延伸方向分别成大于例如135°的钝角。突起部件PP大部分比连接桥CB要宽，并且突起部件PP与第一像素电极P1的分支电极SE1得到横向电场。
连接桥CB连接到第一像素电极P1，向连接桥CB施加与第一像素电极P1的电压相同的电压。因此，在没有突起部件PP的情况下，在连接桥CB与第一像素电极P1交叉且与第一像素电极P1成锐角的区域不能充分地产生电场。因此，即使向该区域施加灰度电压，该区域处的液晶分子也仍然保持垂直取向，由此被识别为织构。因此，根据示例性实施例，可以形成突起部件PP而在突起部件PP和第一像素电极P1之间产生电场，从而观察不到织构。
图4是在第二像素电极P2的分支电极SE2处具有突起部件PP的结构和不具有突起部件PP的结构之间就产生的织构量进行对比的模拟示图。如在图4中可以看出的，在具有突起部件PP的区域G产生的标识为黑色部分的织构比不具有突起部件PP的区域F产生的标识为黑色部分的织构少。
图5是图2中的D部分的放大的平面图。如图5所示，一个像素的第二接触孔CT2和相邻像素的第一接触孔CT1相对于彼此布置在上部和下部。数据线Dn+1围绕着第二接触孔CT2和第一接触孔CT1弯曲，并围绕着第一像素电极P1的突起部件和第二像素电极P2的突起部件弯曲，从而使开口率的减小最小化。以这种方式确定第二像素电极P2的宽度和倾斜方向，即，第二像素电极P2可以与数据线Dn+1的围绕着第一接触孔CT1和第二接触孔CT2弯曲的边缘叠置。因为像素电极区域的透射率相对于像素电极之间的间隔区域的透射率较小，所以通过上述结构可以使因接触孔CT1和CT2造成的透射率损失最小化。如果第一接触孔CT1和第二接触孔CT2不是上下布置而是并排布置，那么因为由于接触孔CT1和CT2使得开口面积减小得更多，所以透射率损失变得相对较大。如果数据线Dn+1的弯曲方向颠倒，那么因为由于数据线Dn+1使得开口面积减小得更多，所以透射率损失也变得相对较大。
图6是沿图5中的I-J线截取的剖视图。参照图2和图6，将描述根据示例性实施例的薄膜晶体管基底。
第一导电图案20形成在透明绝缘基底10上，第一导电图案20包括栅极线Gn和Gn+1、第一薄膜晶体管T1的栅电极和第二薄膜晶体管T2的栅电极、第一共电压线Com1和第二共电压线Com2以及连接桥CB。第一导电图案20可以是单层或多层。对于第一导电图案20，可以采用已知的或将要知道的所有类型的适合的结构和材料。
接着，第一绝缘层30形成在绝缘基底10和第一导电图案20上。第一绝缘层30可以是单层或多层，对于第一绝缘层30，可以采用已知的或将要知道的所有类型的适合的结构和材料。
接着，包括第一薄膜晶体管T1的沟道和第二薄膜晶体管T2的沟道的半导体图案40形成在第一绝缘层30上。半导体图案40可以包括本征半导体层和厚度相对薄的欧姆半导体层。半导体图案40可以由非晶硅形成。然而，不局限于非晶硅，已知的或将要知道的具有半导体特性的所有类型的适合的材料，例如多晶硅、氧化物半导体、有机化合物半导体等，可以用作半导体图案40的材料。
接着，形成第二导电图案50，第二导电图案50包括数据线Dn、Dn+1和Dn+2、第一薄膜晶体管T1的源电极和漏电极以及第二薄膜晶体管T2的源电极和漏电极。第二导电图案50可以是单层或多层。对于第二导电图案50，可以采用已知的或将要知道的所有类型的适合的结构和材料。
如图6所示，按照制造工艺，半导体图案40可以形成在第二导电图案50的整个下表面下方。通过顺序地堆叠半导体层和第二导电层，然后同时蚀刻这两层来形成这种结构。
接着，第二绝缘层60形成在第二导电图案50上。第二绝缘层60可以是单层或多层。对于第二绝缘层60，可以使用已知的或将要知道的所有类型的适合的结构和材料。
随后，滤色器层70形成在第二绝缘层60上。滤色器层70可以具有红色过滤器、绿色过滤器和蓝色过滤器交替布置并且重复布置的结构。各种类型的形状和组合可以应用于滤色器层70。对于滤色器层70，可以使用已知的或将要知道的所有类型的适合的层结构和材料。
接着，第三绝缘层80形成在滤色器层70上。第三绝缘层80可以由诸如SiNX或SiOX的无机绝缘材料形成。对于第三绝缘层80，可以采用已知的或将要知道的所有类型的适合的结构和材料。
接着，第三导电图案90形成在第三绝缘层80上，第三导电图案90包括第一像素电极P1、第二像素电极P2、第一接触孔CT1的接触电极、第二接触孔CT2的接触电极、第三接触孔CT3的接触电极、第四接触孔CT4的接触电极、第五接触孔CT5的接触电极和第六接触孔CT6的接触电极。第三导电图案90可以由透明的导电材料例如ITO或IZO形成。对于第三导电图案90，可以采用已知的或将要知道的所有类型的适合的结构和材料。
根据示例性实施例，如图2所示，因为滤色器层70和第二绝缘层60位于像素电极P1和P2与数据线Dn、Dn+1和Dn+2之间，所以像素电极P1和P2可以在许多部分与数据线Dn、Dn+1和Dn+2叠置。因此，可以使透射率最大化。如果在没有滤色器层70和第三绝缘层80的情况下，只有第二绝缘层60位于像素电极P1和P2与数据线Dn、Dn+1和Dn+2之间，那么因为难以使像素电极P1和P2与数据线Dn、Dn+1和Dn+2充分地叠置，所以不足以使透射率最大化。在不存在滤色器层70和第三绝缘层80的情况下使像素电极P1和P2与数据线Dn、Dn+1和Dn+2充分地叠置会由于数据线Dn、Dn+1和Dn+2的总寄生电容增大而带来各种问题，尽管解决了第一像素电极P1和第二像素电极P2之间的寄生电容差的问题。此外，当包括薄膜晶体管和滤色器层的线结构形成在同一基底上时，可以抑制由上基底和下基底之间的未对准造成的品质劣化。因为滤色器层应当形成在上基底和下基底中的至少一个基底上，所以不需要进一步的制造工艺或材料。
根据示例性实施例，第一导电图案20用作连接桥CB。然而，本发明不限于此，诸如第二导电图案50的其他导电图案也可以用作连接桥CB。但是，如果第二导电图案50用作连接桥CB，那么由于第二导电图案50与像素电极P1和P2之间的距离相对于第一导电图案20与像素电极P1和P2之间的距离较小，所以电场可能在像素电极P1和P2之间发生畸变。
可以使用对本领域普通技术人员来说已知的各种制造工艺(例如光刻工艺)来形成上述结构。
图7是将根据示例性实施例的薄膜晶体管基底的透射率与根据现有技术的薄膜晶体管基底的透射率进行对比的模拟示图。在根据现有技术的液晶显示器的情况下，在区域H和区域D中出现严重的织构，如在图7的左侧所看到的，而在根据示例性实施例的液晶显示器的情况下，没有织构出现，如在图7的右侧所看到的。此外，在根据示例性实施例的液晶显示器的情况下，因为像素电极的面积增大的量与区域K一样多，所以提高了总透射率。根据示例性实施例，由于连接桥而使得区域J具有减小了的透射率，但透射率损失不大。这是因为对应于区域J的根据现有技术的区域I同样由于不清楚的电场方向而具有减小了的透射率。
现在将参照图8和图9来描述本发明的示例性实施例。图8是示出根据示例性实施例的薄膜晶体管基底的像素布局的平面图，图9是沿图8中的K-L线截取的剖视图。相同的标号表示与结合图2至图7的实施例所描述的元件相同或基本相同的元件。
与结合图2至图7以矩形像素结构为例所描述的示例性实施例不同，结合图8至图9所描述的示例性实施例以弯曲的像素结构为例。此外，位于像素电极P1和像素电极P2与数据线Dn和Dn+1之间的是有机绝缘层70`，而不是滤色器层70。在弯曲的像素结构中，电场的方向垂直于像素的轮廓，从而可以使像素的边界区域中织构的发生最小化，而由于数据线Dn和Dn+1的长度增加使得数据线Dn和Dn+1的负载会增大。然而，根据示例性实施例，如果在像素电极P1和P2与数据线Dn和Dn+1之间设置诸如有机层的厚绝缘层来抑制寄生电容，那么可以将数据线Dn和Dn+1形成为在像素电极P1和P2下方是直的。然而，直的数据线结构可能难以应用于第一像素电极P1与相邻的数据线Dn和Dn+1之间的寄生电容要与第二像素电极P2与相邻的数据线Dn和Dn+1之间的寄生电容相匹配的情形。
如图8所示，根据示例性实施例的像素电极P1包括上水平电极UHE1、下水平电极DHE1及从上水平电极UHE1和下水平电极DHE1延伸的竖直弯曲电极VBE1，根据示例性实施例的像素电极P2包括上水平电极UHE2、下水平电极DHE2及从上水平电极UHE2和下水平电极DHE2延伸的竖直弯曲电极VBE2。竖直弯曲电极VBE1和VBE2在以预定的间隔彼此分隔开的同时彼此平行，并且按照像素的形状弯曲。竖直弯曲电极VBE1和VBE2之间的间隔可以按照结合图2至图7描述的示例性实施例中的那样以不同的方式来确定。第一像素电极P1的左右部分通过穿过像素电极P1和P2下方的连接桥CB彼此连接，第二像素电极P2的左右部分通过将上水平电极UHE2与下水平电极DHE2连接的竖直弯曲电极VBE2彼此连接。第一像素电极P1的最左侧的竖直弯曲电极VBE1电容性地耦合到相邻的左数据线Dn的上部，第一像素电极P1的最右侧的竖直弯曲电极VBE1电容性地耦合到相邻的右数据线Dn+1的下部。第二像素电极P2的最左侧的竖直弯曲电极VBE2电容性地耦合到相邻的左数据线Dn的下部，第二像素电极P2的最右侧的竖直弯曲电极VBE2电容性地耦合到相邻的右数据线Dn+1的上部。在这种情况下，如果(1)第一像素电极P1的最左侧的竖直弯曲电极VBE1与相邻的左数据线Dn叠置的面积和第二像素电极P2的最左侧的竖直弯曲电极VBE2与相邻的左数据线Dn叠置的面积基本相同，并且(2)第一像素电极P1的最右侧的竖直弯曲电极VBE1与相邻的右数据线Dn+1叠置的面积和第二像素电极P2的最右侧的竖直弯曲电极VBE2与相邻的右数据线Dn+1叠置的面积基本相同，并且第一像素电极P1和第二像素电极P2形成在同一层上，那么第一像素电极P1和相邻的数据线Dn、Dn+1之间的寄生电容可以与第二像素电极P2和相邻的数据线Dn、Dn+1之间的寄生电容基本相同，因此，即使施加到相邻的数据线Dn和Dn+1中的一条数据线的电压独立于施加到另一条数据线的电压而变化，在第一像素电极P1和第二像素电极P2之间施加的电压也没有显著的差别。根据第一接触孔CT1和第二接触孔CT2与连接桥CB的效果与在图2至图7的示例性实施例中所描述的根据第一接触孔CT1和第二接触孔CT2与连接桥CB的效果相同或基本相同。
如果与图2至图7的示例性实施例中的一样，突起部件形成在连接桥CB和第二像素电极P2的交叉部分处，那么在突起部件与第二像素电极P2之间不仅可以形成会造成织构的钝角，而且可以形成会造成织构的锐角。因此，在该实施例中，可以省略突起部件。
连接桥位于像素的中部。否则，第一像素电极和第二像素电极的寄生电容不能彼此对称。根据示例性实施例，像素弯曲两次，因此，连接桥CB并不是位于电场方向改变的边界处。然而，在像素弯曲奇数次的情况下，通过在电场方向改变的中间边界处形成连接桥CB可以使透射率损失最小化。
由于根据图8至图9的示例性实施例的薄膜晶体管基底的元件之间的连接与根据图2至图7的示例性实施例的薄膜晶体管基底的元件之间的连接基本相似，因此省略了进一步详细的描述。
在下文中，将参照图10和图11来描述本发明的示例性实施例。
图10是示出了根据示例性实施例的薄膜晶体管基底的像素布局的平面图，图11是沿图10中的M-N线截取的剖视图。相同的标号表示与结合图2至图7的实施例所描述的元件相同或基本相同的元件。
除了光屏蔽图案100形成在第三绝缘层80上之外，根据本示例性实施例的像素布局与根据图2至图7的示例性实施例的像素布局相同。如图10和图11所示，光屏蔽图案100形成在透射不了光的整个非透射区域处。根据本实施例，当在薄膜晶体管基底上形成滤色器层和光屏蔽图案时，可以防止上基底和下基底之间的未对准。
由于根据图10至图11的示例性实施例的薄膜晶体管基底的元件之间的连接与根据图2至图7的示例性实施例的薄膜晶体管基底的元件之间的连接基本相似，因此省略了进一步详细的描述。
在下文中，将参照图12和图13来描述本发明的示例性实施例。
图12是示出了根据示例性实施例的薄膜晶体管基底的像素布局的平面图，图13是沿图12中的O-P线截取的剖视图。相同的标号表示与结合图8至图9所描述的元件相同或基本相同的元件。
除了光屏蔽图案100形成在有机绝缘层70`上之外，根据本示例性实施例的像素布局与根据图8至图9的示例性实施例的像素布局相同。如图12和图13所示，光屏蔽图案100形成在透射不了光的整个非透射区域处。
由于根据图12至图13的示例性实施例的薄膜晶体管基底的元件之间的连接与根据图8至图9的示例性实施例的薄膜晶体管基底的元件之间的连接基本相似，因此省略了进一步详细的描述。
在下文中，将参照图14和图15来描述本发明的示例性实施例。
图14是示出了根据示例性实施例的薄膜晶体管基底的像素布局的平面图，图15是沿图14中的Q-R线截取的剖视图。相同的标号表示与结合图8至图9的实施例所描述的元件相同或基本相同的元件。
除了竖直弯曲电极VBE1和VBE2仅弯曲一次并且连接桥CB位于该弯曲部分以使透射率损失最小化之外，根据图14至图15的示例性实施例的构造与根据图8至图9的示例性实施例的构造基本上相似。第二像素电极P2的竖直弯曲电极VBE2在与连接桥CB交叉的部分处包括沿连接桥CB的延伸方向突出的突起部件PP。突起部件PP的延伸方向与竖直弯曲电极VBE2的从突起部件PP延伸的两个部分的延伸方向成大于例如135°的钝角。突起部件PP的大部分比连接桥CB宽，从而突起部件PP与第一像素电极P1的竖直弯曲电极VBE1相结合产生横向电场。
如图15所示，示例性实施例并不包括有机绝缘层，这与图8至图9和图12至图13的示例性实施例有所不同。因为省略了有机绝缘层，所以期望的是，通过在最外侧的竖直弯曲电极VBE1和VBE2与左右数据线Dn和Dn+1之间形成适合的间隔来减少寄生电容。
由于根据图14至图15的示例性实施例的薄膜晶体管基底的元件之间的连接与根据图8至图9的示例性实施例的薄膜晶体管基底的元件之间的连接基本相似，因此省略了进一步详细的描述。
根据本发明实施例的薄膜晶体管基底可以用在液晶显示装置中。液晶显示装置还可包括面向绝缘基底10的另一绝缘基底、位于绝缘基底10和所述另一绝缘基底之间的液晶层以及形成在像素电极P1和P2上的垂直取向层。
根据本发明示例性实施例的上述薄膜晶体管基底不应局限于上面的实施例，而是可以对其进行各种修改，例如，具有不同的像素布局或修改的结构。虽然在上面提到的实施例中连接桥形成为一层导电层，但是连接桥可以形成为两层或更多的层。

Claims (14)

1.一种液晶显示装置，所述液晶显示装置包括：
第一绝缘基底；
栅极线和数据线，形成在第一绝缘基底上并彼此交叉；
第一像素电极，形成在第一绝缘基底上并包括物理分离的第一部分和第二部分；
第二像素电极，形成在第一绝缘基底上并与第一像素电极形成电场；
连接桥，包括至少一层导电层并通过接触孔将所述第一部分与所述第二部分电连接，其中，所述接触孔包括第一接触孔和第二接触孔，连接桥通过第一接触孔连接到所述第一部分，并通过第二接触孔连接到所述第二部分，其中，一个像素的第一接触孔与相邻像素的第二接触孔沿数据线的延伸方向布置；
至少一层绝缘层，位于第一像素电极和连接桥之间，其中，所述接触孔形成在所述至少一层绝缘层内；
第一薄膜晶体管和第二薄膜晶体管，形成在每个像素处，
其中，第一薄膜晶体管的漏电极通过第三接触孔电连接到第一像素电极，第二薄膜晶体管的漏电极通过第四接触孔电连接到第二像素电极。
2.如权利要求1所述的液晶显示装置，其中，数据线包括第一数据线和第二数据线，其中，所述第一部分电容性地耦合到第一数据线，所述第二部分电容性地耦合到第二数据线。
3.如权利要求2所述的液晶显示装置，其中，第二像素电极电容性地耦合到第一数据线和第二数据线。
4.如权利要求3所述的液晶显示装置，其中，第二像素电极物理地为一体。
5.如权利要求3所述的液晶显示装置，其中，第一像素电极与第一数据线之间的电容和第二像素电极与第一数据线之间的电容相同，第一像素电极与第二数据线之间的电容和第二像素电极与第二数据线之间的电容相同。
6.如权利要求1所述的液晶显示装置，其中，数据线围绕着所述一个像素的第一接触孔和所述相邻像素的第二接触孔弯曲。
7.如权利要求1所述的液晶显示装置，所述液晶显示装置还包括：
第二绝缘基底，面向第一绝缘基底；
液晶层，位于第一绝缘基底和第二绝缘基底之间；
垂直取向层，形成在第一像素电极和第二像素电极上。
8.如权利要求1所述的液晶显示装置，所述液晶显示装置还包括第一共电压线和第二共电压线，
其中，对于每个像素，第一薄膜晶体管和第二薄膜晶体管之一的源电极通过另外的第三接触孔交替地连接到第一共电压线和第二共电压线。
9.如权利要求8所述的液晶显示装置，其中，另外的第三接触孔位于第三接触孔和第四接触孔之间。
10.如权利要求1所述液晶显示装置，其中，第二像素电极在至少一部分与连接桥交叉，并且包括沿连接桥的延伸方向在交叉部分延伸的至少一个突起部件。
11.如权利要求10所述的液晶显示装置，其中，突起部件的大部分比连接桥宽。
12.一种制造液晶显示装置的方法，所述方法包括以下步骤：
在第一绝缘基底上形成第一导电图案，第一导电图案包括栅极线、第一薄膜晶体管的栅电极和第二薄膜晶体管的栅电极以及包括至少一层导电层的连接桥；
在第一导电图案和第一绝缘基底上形成具有第一接触孔和第二接触孔的第一绝缘层；
在第一绝缘层上形成第二导电图案，第二导电图案包括第一数据线、第二数据线、第一薄膜晶体管的源电极和第二薄膜晶体管的源电极；
在第二导电图案上形成第二绝缘层；
在第二绝缘层上形成第三导电图案，第三导电图案包括第一像素电极和与第一像素电极物理分离的第二像素电极的像素电极，第一像素电极包括物理分离的第一部分和第二部分，
其中，所述第一部分通过所述第一接触孔电连接到连接桥并且电容性地耦合到第一数据线，所述第二部分通过所述第二接触孔电连接到连接桥并且电容性地耦合到第二数据线，其中，一个像素的第一接触孔与相邻像素的第二接触孔沿数据线的延伸方向布置，
其中，第一薄膜晶体管的漏电极通过第三接触孔电连接到第一像素电极，第二薄膜晶体管的漏电极通过第四接触孔电连接到第二像素电极。
13.如权利要求12所述的方法，其中，第二像素电极物理地为一体。
14.如权利要求12所述的方法，其中，第一像素电极与第一数据线之间的电容和第二像素电极与第一数据线之间的电容相同，第一像素电极与第二数据线之间的电容和第二像素电极与第二数据线之间的电容相同。
CN201010503957.XA 2009-10-27 2010-10-12 液晶显示装置及其制造方法 Expired - Fee Related CN102053436B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0102474 2009-10-27
KR1020090102474A KR101681642B1 (ko) 2009-10-27 2009-10-27 액정 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
CN102053436A CN102053436A (zh) 2011-05-11
CN102053436B true CN102053436B (zh) 2015-07-29

Family

ID=43898157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010503957.XA Expired - Fee Related CN102053436B (zh) 2009-10-27 2010-10-12 液晶显示装置及其制造方法

Country Status (4)

Country Link
US (1) US8294866B2 (zh)
JP (1) JP5683183B2 (zh)
KR (1) KR101681642B1 (zh)
CN (1) CN102053436B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014095897A (ja) * 2012-10-12 2014-05-22 Semiconductor Energy Lab Co Ltd 液晶表示装置
KR102141167B1 (ko) 2013-12-12 2020-08-05 삼성디스플레이 주식회사 액정 표시 장치
KR20150083370A (ko) 2014-01-09 2015-07-17 삼성디스플레이 주식회사 액정 표시 장치
CN110164880B (zh) * 2015-06-09 2022-05-10 群创光电股份有限公司 显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881013A (zh) * 2005-06-14 2006-12-20 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN1885140A (zh) * 2005-06-24 2006-12-27 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3668844B2 (ja) * 2000-10-04 2005-07-06 松下電器産業株式会社 表示装置及びその駆動方法
JP2003131636A (ja) * 2001-10-30 2003-05-09 Hitachi Ltd 液晶表示装置
JP4082493B2 (ja) * 2002-06-06 2008-04-30 株式会社 日立ディスプレイズ 液晶表示装置
KR101122227B1 (ko) * 2003-08-13 2012-03-19 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
JP4394512B2 (ja) * 2004-04-30 2010-01-06 富士通株式会社 視角特性を改善した液晶表示装置
JP4863102B2 (ja) * 2005-06-24 2012-01-25 Ｎｌｔテクノロジー株式会社 液晶駆動電極、液晶表示装置およびその製造方法
KR101326131B1 (ko) 2006-09-18 2013-11-06 삼성디스플레이 주식회사 액정 표시 장치
US7852446B2 (en) * 2006-09-18 2010-12-14 Samsung Electronics Co., Ltd. Liquid crystal display and method of driving the same
KR101382481B1 (ko) 2007-09-03 2014-04-09 삼성디스플레이 주식회사 표시 장치
BRPI0822274A2 (pt) * 2008-02-27 2015-06-30 Sharp Kk Substrato de matriz ativo, painel de cristal líquido, dispositivo de exibição de cristal líquido, unidade de exibição de cristal líquido, e receptor de televisão
KR101046929B1 (ko) 2008-06-16 2011-07-06 삼성전자주식회사 액정 표시 장치
KR101499242B1 (ko) * 2008-08-29 2015-03-06 삼성디스플레이 주식회사 액정 표시 장치의 제조 방법
KR101668380B1 (ko) 2009-05-19 2016-10-24 삼성디스플레이 주식회사 액정 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881013A (zh) * 2005-06-14 2006-12-20 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN1885140A (zh) * 2005-06-24 2006-12-27 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法

Also Published As

Publication number Publication date
JP5683183B2 (ja) 2015-03-11
JP2011095728A (ja) 2011-05-12
US20110096280A1 (en) 2011-04-28
KR101681642B1 (ko) 2016-12-02
CN102053436A (zh) 2011-05-11
US8294866B2 (en) 2012-10-23
KR20110045776A (ko) 2011-05-04

Similar Documents

Publication Publication Date Title
US9921447B2 (en) Liquid crystal display and panel therefor
JP4707980B2 (ja) 薄膜トランジスタ表示板
CN101369606B (zh) 具有抑制特性偏移的结构的薄膜晶体管面板及其制造方法
CN1680860B (zh) 液晶显示器及用于该液晶显示器的薄膜晶体管阵列面板
US6839117B1 (en) Compensating electrode structure of a display device
CN100362414C (zh) 共平面开关模式液晶显示器件及其制造方法
US8982023B2 (en) Array substrate and display device having the same
KR102127761B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR102331197B1 (ko) 액정 표시 장치
US6850304B2 (en) In-plane switching mode liquid crystal display with a compensation electrode structure and method of forming the same
US7532294B2 (en) Display apparatus and method of manufacturing the same
CN102053436B (zh) 液晶显示装置及其制造方法
CN105785672A (zh) 液晶显示器
KR102108505B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR20060012761A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20090072208A (ko) 액정표시장치
US6914645B2 (en) Liquid crystal display device
KR20150031387A (ko) 액정 표시 장치
KR102401608B1 (ko) 액정 표시 장치
KR20070087294A (ko) 표시 장치용 박막 트랜지스터 표시판
KR101002337B1 (ko) 액정표시장치 및 그의 제조방법
KR101071252B1 (ko) 다중 도메인 액정 표시 장치
KR20060111771A (ko) 액정표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121219

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121219

Address after: South Korea Gyeonggi Do Yongin

Applicant after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Gyeonggi Do Korea Suwon

Applicant before: Samsung Electronics Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150729

Termination date: 20211012

CF01 Termination of patent right due to non-payment of annual fee