CN102050417B - 具有微结构的器件和形成这种器件的方法 - Google Patents

具有微结构的器件和形成这种器件的方法 Download PDF

Info

Publication number
CN102050417B
CN102050417B CN2010105350520A CN201010535052A CN102050417B CN 102050417 B CN102050417 B CN 102050417B CN 2010105350520 A CN2010105350520 A CN 2010105350520A CN 201010535052 A CN201010535052 A CN 201010535052A CN 102050417 B CN102050417 B CN 102050417B
Authority
CN
China
Prior art keywords
structural
micro
substrate
cap rock
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010105350520A
Other languages
English (en)
Other versions
CN102050417A (zh
Inventor
约翰内斯·范·温格登
格雷亚·乔安娜·阿德里亚娜·玛利亚·费尔海登
格哈德·库普斯
约瑟夫·托马斯·马丁内斯·范贝克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN102050417A publication Critical patent/CN102050417A/zh
Application granted granted Critical
Publication of CN102050417B publication Critical patent/CN102050417B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00293—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS maintaining a controlled atmosphere with processes not provided for in B81C1/00285
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0136—Growing or depositing of a covering layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0145—Hermetically sealing an opening in the lid

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Abstract

公开了一种包括衬底(10)的器件，所述衬底(10)在由盖层(18)封盖的腔体(20)中承载微结构(15)，所述盖层包括结构式为SiNxHy的材料，其中x＞1.33并且y＞0。还公开了一种形成这种器件的方法。

Description

具有微结构的器件和形成这种器件的方法
技术领域
本发明涉及一种包括衬底的器件，所述衬底在由盖层封盖的腔体中承载微结构。
本发明还涉及制造这种器件的方法。
背景技术
半导体制造工艺中特征尺寸的不断小型化已经促进了微结构的形成，即在诸如硅衬底之类的衬底上具有微米或亚微米特征尺寸(例如纳米范围)的结构。这种微结构的主要示例是微机电系统(MEMS)结构。这种结构有时也称作微机械。
MEMS结构可以用于不同技术领域的较宽范围，例如电子、医学、药学和化学。例如，在电子领域中的应用包括加速计、陀螺仪、传感器等等。MEMS结构可以由任意合适的材料制造，例如硅、聚合物、金属及其他材料。
典型地，MEMS结构要求一定程度的平移自由度以便执行其功能。为此目的，对MEMS结构封装，使得所述结构位于腔体中。例如，在Q.Li等人2008年6月10日在日本东京的ICEP 2008，InternationalConference on Electronics Packaging中的“Hermeticity and ThermalStability Testing of PECVD Silicon Nitride Thin-film Packages”中公开了这种封装的示例。由于氮化硅的强度，氮化硅是用于这种盖层的特别合适的材料(例如，用作IC的抗刻划材料)。
然而，该论文公开了利用等离子增强型化学气相沉积氮化硅盖层的问题是所述沉积导致氮化硅中显著的氢污染。当在进一步的处理步骤中将所述封装随后暴露到热预算时引起问题，例如约450℃的热预算。在这些温度时，氢污染物倾向于从氮化物盖层中释放出来，这危害了腔体内部的真空，从而削弱了微结构的机能。这严重地妨碍了在这种器件的进一步处理。
图1示意性地示出了暴露到450℃温度的这种腔体内的压力随时间(min)的累积。使用双指数模型，从图1可以预测出，通过氢从氮化硅盖层的放气(outgassing)，将产生约9MTorr的超压(excess pressure)。该问题在更高的温度下加剧，如图2所示，示出了对于300nm厚的PECVD氮化硅，以mTorr为单位的渐近的超压随退火温度的变化。
发明内容
本发明试图提供一种根据开始段落中的器件，所述器件较不容易累积这种超压。
本发明还试图提供一种形成这种器件的方法。
根据本发明的一个方面，提出了一种包括衬底的器件，所述衬底在由盖层封盖的腔体中承载微结构，所述盖层包括结构式为SiNxHy的材料，其中x＞1.33并且y＞0。已经发现当在等离子沉积工具中使用高密度等离子体时获得具有高碳氢比的氮化硅盖层。已经意外地发现，这限制了在升高温度的后续处理步骤中氢的放气量，即在400℃或以上的温度下显著减小了放气量。本发明是基于以下认识：当典型地从SiH4和NH3气体生长时，当将该层中的氮含量最大化时，氮化硅层中氢的不可避免的结合在该层中主要维持为N-H(共价)键的形式。这种键较强，即在上述较高温度时比诸如H-H键之类的其他可能存在的含氢键更稳定，当氮含量较低时主要存在H-H键。
因此，具有这种盖层的器件不太可能遭受由于在容纳该结构的腔体中压力的累积而导致诸如微机械器件(例如MEMS器件)的所述微结构的性能恶化。本发明的盖层材料本身与按化学计量组成的氮化硅(其中x＝1.33并且y＝0)不同，并且与已知PECVD沉积的氮化物(其中x＜1.33，典型地约为1.1，并且y≈0.5)不同。
在实施例中，在位于衬底和盖层之间的另外层中形成所述腔体。例如，这种层可以是已经进行刻蚀以在其中形成腔体的电介质材料。示例包括诸如SiO2之类的氧化物。然而，也可以设想其他合适的材料，例如诸如Al之类的金属或者诸如Si之类的半导体。
优选地，选择材料结构式SiNxHy的参数，使得1.35≤x≤1.65以及0.2≤y≤0.8。通过控制x和y的值在这些范围内，相当可观地减小了将器件暴露到上述高温时氢的放气。已经发现当x＝1.5和y＝0.5时获得最佳结果。
可以将这种器件有利地结合在诸如消费电子设备、移动通信设备、汽车设备等之类的电子设备中。
根据本发明的另一个方面，提出了一种形成这种器件的方法，包括：提供衬底；在所述衬底上形成微结构；在所述微结构上形成已构图的牺牲材料层；在所述已构图的牺牲材料层上沉积盖层；所述盖层包括结构式为SiNxHy的材料，其中x＞1.33和y＞0；在所述盖层中进行进入孔的构图；通过所述进入孔至少去除已构图的牺牲材料的至少一部分来形成腔体，所述腔体包括所述微结构；以及密封所述进入孔。
可以通过在等离子体沉积工具中使用高密度等离子体形成的这种盖层具有以下优点：如上所述，在后续高温处理步骤中限制氢的放气。
在实施例中，所述方法还包括以下步骤：在形成微结构之前，在所述衬底上沉积另外的牺牲层，其中形成所述腔体的步骤还包括：通过所述进入孔去除所述另外的牺牲层的至少一部分。这允许在用于限定微结构(例如MEMS结构)的层下面形成底切，使得可以形成侧向延伸的微结构。
附图说明
参考附图以非限制性示例的方式更详细地描述本发明的实施例，其中：
图1示出了PECVD氮化物层在450℃时的放气引起的超压随时间的变化，以及渐近拟合；
图2示出了对于300nm厚的PECVD氮化物层，以mTorr为单位的渐进总压力随退火温度的变化；以及
图3示意性地示出了本发明方法的典型实施例。
具体实施方式
应该理解，附图仅是示意性的，并且没有按比例绘制。还应该理解，在所有附图中，相同的参考数字用于表示相同或类似的部分。
现在将通过形成诸如MEMS器件之类器件的方法的非限制性示例更加详细地描述本发明，其中显著地减小了从盖层的氢放气。图3中示出了这种方法的不同步骤。在步骤(a)，提供衬底10。这可以是任意合适的衬底。合适衬底的非限制性示例包括硅衬底、绝缘体上硅衬底、硅锗衬底等等。其他合适的示例材料对于本领域普通技术人员而言是清楚明白的。衬底10还可以包括在其中形成的结构，例如诸如晶体管、二极管等待之类的注入半导体结构。仅仅为了清楚起见，没有明确示出这些结构。在衬底10中形成这种结构是众所周知的，并且为了简明起见没有进一步详细描述。
在作为可选步骤的步骤(b)，在所述衬底10上沉积牺牲材料层12。这种沉积可以通过任意合适的方式实现，例如通过化学气相沉积工艺，可以是等离子增强型的。其他沉积技术同样也是可行的。在本发明的上下文中，牺牲材料是沉积用于在随后工艺步骤中至少部分去除的目的的材料，例如，用于在器件的整个结构内部形成腔体。这种去除可以通过任意合适的方式实现，例如通过刻蚀或热分解。可以设想为此目的在例如半导体处理中常用的任意材料。牺牲材料12的选择对于本发明的教导不是关键的。
在步骤(c)，在缺少牺牲材料12的情况下，在衬底10上沉积另外的层14，否则在牺牲材料12上沉积另外的层14。这种沉积可以按照任意合适的方式实现，例如通过气相沉积工艺，所述气相沉积可以是等离子增强型的。其他沉积技术同样也是可行的。在步骤(d)中对所述另外的层14构图以形成微结构15，例如已构图另外的层14’中的MEMS器件。任意合适的材料可以用于所述另外的层14，例如氧化硅、多晶硅、单晶硅、Al、Cu、TiN、Si3N4等等。所述另外的层14可以按照任意合适的方式构图，例如通过各向同性或各向异性刻蚀，所述刻蚀可以是干法刻蚀或者湿法刻蚀。
随后用另外的牺牲层16覆盖包括微结构15的已构图的另外层14’，所述另外的牺牲层同样可以按照任意合适的方式沉积。已经给出了合适的沉积技术的示例。所述另外的牺牲层16可以是与牺牲层12相同的材料，或者可以是不同的材料。优选地，可以在单个的处理步骤中至少部分地去除牺牲层12和另外的牺牲层16，以限制所要求处理步骤的个数。所述另外的牺牲层16可以按照任意合适的方式构图，例如通过步骤(f)所示的刻蚀来形成已构图的牺牲层16’。
在步骤(g)，所述步骤g是限定相对于现有技术的发明性贡献的步骤，在已构图的牺牲层16’上沉积盖层18。盖层18是具有结构式为SiNxHy的氮化硅层，其中x＞1.33并且y＞0。已经发现通过确保上述结构式中氮化物中的氮含量超过1.33，显著减小了在暴露到随后的热预算时(例如，在400℃或以上执行的退火步骤)从盖层18的氢放气，使得大大地避免了在微结构15周围的腔体中的压力累积(参见下文)。
如果选择x的值为1.5并且选择y的值为0.5，即材料的结构式为SiN1.5H0.5，获得最佳结果。只要选择x和y的值在以下间隔内，结果就不会显著恶化：1.35≤x≤1.65并且0.2≤y≤0.8。这些间隔的限定已经是基于当试图生产结构式为SiN1.5H0.5的氮化物材料时发生的工艺参数的典型变化。实验(未示出)已经证明对于具有500nm厚度的这种氮化物层，渐近放气水平在温度450℃时小于0.5mTorr，与300nm PECVD氮化物层的放气水平低约20倍因子，如图2所示。
在实施例中，使用高密度等离子体在等离子沉积工具中形成用于形成本发明器件的盖层18的氮化物材料。在本发明的上下文中，高密度等离子体是至少10Pa压力的等离子体。优选地，所述压力在10-1000Pa的范围内。
在步骤(h)，对盖层18构图以形成已构图的盖层18’，其中形成开口19以有利于在盖层下面形成的至少一些牺牲材料的去除。这种孔可以按照任意方式形成，例如通过刻蚀步骤。这种孔的形成本身是已知的，并且为了简明起见不再进一步解释。在步骤(i)，例如通过刻蚀或者在这些材料是热分解聚合物的情况下通过热分解，去除至少一些另外的牺牲层16，以及如果存在则去除一些牺牲材料12，如垂直箭头所示，以形成容纳微器件15的腔体20。通过用任意合适的密封层22密封孔19来完成所述工艺，从而产生本发明器件的示例实施例。
应该理解的是图3所述方法是本发明的非限制性示例。可以设想许多变型，例如在衬底10和盖层18之间包括附加的层，以及在盖层18和密封舱22上面添加另外的结构。还应该理解的是腔体20可以包括任意类型的微器件15。
应该注意的是上述实施例说明而不是限制本发明，并且本领域普通技术人员在不脱离所附权利要求范围的情况下能够设计许多替换实施例。在权利要求中，放置在括号中的任意参考符号不应该解释为限制权利要求。词语“包括”不排除除了权利要求中所列元件或步骤的存在。元件前的词语“一个”不排出存在多个这种元件。本发明可以通过包括几个分立元件的硬件来实现。在枚举了几种装置的设备中，可以通过一个相同条目的硬件来实现这些装置的几个。重要的是在相互不同从属权利要求中引用的特定方法并不表示不能有利地使用这些方法的组合。

Claims (10)

1.一种包括衬底(10)的器件，所述衬底(10)在由盖层(18’、22)封盖的腔体(20)中承载微结构(15)，所述盖层包括结构式为SiNxHy的材料，其中1.35≤x≤1.65以及0.2≤y≤0.8。
2.根据权利要求1所述的器件，其中在位于所述衬底(10)和所述盖层(18’)之间的另外层(14’)中形成所述腔体(20)。
3.根据权利要求1所述的器件，其中所述微结构(15)是微机电系统结构。
4.根据权利要求1所述的器件，其中x＝1.5和y＝0.5。
5.一种电子设备，包括根据权利要求1-4中任一项所述的器件。
6.一种形成权利要求1所述的器件的方法，包括：
提供衬底(10)；
在所述衬底(10)上形成微结构(15)；
在所述微结构(15)上形成已构图的牺牲材料层(16’)；
在所述已构图的牺牲材料层上沉积盖层(18)，所述盖层包括结构式为SiNxHy的材料，其中1.35≤x≤1.65以及0.2≤y≤0.8；
在所述盖层(18)中进行进入孔的构图；
通过所述进入孔至少去除已构图的牺牲材料(16’)的至少一部分来形成腔体(20)，所述腔体包括所述微结构(15)；以及
密封所述进入孔。
7.根据权利要求6所述的方法，其中沉积所述盖层(18)的步骤包括通过使用高密度等离子的等离子体沉积来沉积所述材料，所述高密度等离子体是具有至少10PA压力的等离子体。
8.根据权利要求6或7所述的方法，还包括以下步骤：
在形成微结构(15)之前，在所述衬底上沉积另外的牺牲层(12)，其中形成所述腔体(20)的步骤还包括：通过所述进入孔去除所述另外的牺牲层(12)的至少一部分。
9.根据权利要求6或7所述的方法，其中所述微结构(15)是微机电系统结构。
10.根据权利要求8所述的方法，其中所述微结构(15)是微机电系统结构。
CN2010105350520A 2009-11-03 2010-11-01 具有微结构的器件和形成这种器件的方法 Expired - Fee Related CN102050417B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP09174891.3 2009-11-03
EP09174891A EP2316789B1 (en) 2009-11-03 2009-11-03 Device with microstructure and method of forming such a device

Publications (2)

Publication Number Publication Date
CN102050417A CN102050417A (zh) 2011-05-11
CN102050417B true CN102050417B (zh) 2012-07-25

Family

ID=42236335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105350520A Expired - Fee Related CN102050417B (zh) 2009-11-03 2010-11-01 具有微结构的器件和形成这种器件的方法

Country Status (3)

Country Link
US (1) US8426928B2 (zh)
EP (1) EP2316789B1 (zh)
CN (1) CN102050417B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8232614B1 (en) * 2011-03-08 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having a conductive element through a substrate thereof and manufacturing methods of the same
JP6360205B2 (ja) * 2014-06-16 2018-07-18 エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ マイクロエレクトロニクスパッケージおよびマイクロエレクトロニクスパッケージを製造する方法
US9484469B2 (en) 2014-12-16 2016-11-01 International Business Machines Corporation Thin film device with protective layer
CN104627955A (zh) * 2015-02-06 2015-05-20 苏州工业园区纳米产业技术研究院有限公司 一种制备mems密闭腔的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003136499A (ja) * 2001-11-05 2003-05-14 Seiko Epson Corp マイクロマシンおよびその製造方法
WO2003046630A1 (en) * 2001-11-28 2003-06-05 Aegis Semiconductor, Inc. Package for electro-optical components
WO2004021398A2 (en) * 2002-08-28 2004-03-11 Silicon Light Machines Corporation Wafer-level seal for non-silicon-based devices

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806557B2 (en) 2002-09-30 2004-10-19 Motorola, Inc. Hermetically sealed microdevices having a single crystalline silicon getter for maintaining vacuum
US8310053B2 (en) * 2008-04-23 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a device with a cavity

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003136499A (ja) * 2001-11-05 2003-05-14 Seiko Epson Corp マイクロマシンおよびその製造方法
WO2003046630A1 (en) * 2001-11-28 2003-06-05 Aegis Semiconductor, Inc. Package for electro-optical components
WO2004021398A2 (en) * 2002-08-28 2004-03-11 Silicon Light Machines Corporation Wafer-level seal for non-silicon-based devices

Also Published As

Publication number Publication date
EP2316789B1 (en) 2013-01-09
CN102050417A (zh) 2011-05-11
US20110186941A1 (en) 2011-08-04
US8426928B2 (en) 2013-04-23
EP2316789A1 (en) 2011-05-04

Similar Documents

Publication Publication Date Title
US7582514B2 (en) Microelectromechanical systems encapsulation process with anti-stiction coating
US7159459B2 (en) Multiple microelectromechanical (MEM) devices formed on a single substrate and sealed at different pressures and method therefor
CN102556946B (zh) Mems器件形成方法和具有mems结构的器件
US8791021B2 (en) Silicon germanium mask for deep silicon etching
JP5021153B2 (ja) 制御された雰囲気を有する電気機械的システム及びこのシステムを製造する方法
US8287956B2 (en) Crack and residue free conformal deposited silicon oxide with predictable and uniform etching characteristics
US9824882B2 (en) Method for manufacturing a protective layer against HF etching, semiconductor device provided with the protective layer and method for manufacturing the semiconductor device
US20160368763A1 (en) Method for producing a micromechanical component
CN102050417B (zh) 具有微结构的器件和形成这种器件的方法
US8481365B2 (en) MEMS devices
US9029961B2 (en) Wafer level method of sealing different pressure levels for MEMS sensors
CN105628054A (zh) 惯性传感器及其制作方法
US20070111360A1 (en) Method for producing micromechanical structures and a micromechanical structure
Rusu et al. Self-aligned 0-level sealing of MEMS devices by a two layer thin film reflow process
CN104163398A (zh) 半导体器件中深槽的填充结构及其填充方法
US20220388837A1 (en) Method of manufacturing a microstructure
US9458010B1 (en) Systems and methods for anchoring components in MEMS semiconductor devices
WO2009147556A2 (en) Microscopic structure packaging method and device with packaged microscopic structure
CN104671192A (zh) 微机电系统用可动质量块的制造方法
González Ruiz et al. The Pressure Sensor Fabrication Process

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120725

Termination date: 20151101

EXPY Termination of patent right or utility model