CN102047315B - 可扩展及整合的计算系统 - Google Patents
可扩展及整合的计算系统 Download PDFInfo
- Publication number
- CN102047315B CN102047315B CN200980119829.0A CN200980119829A CN102047315B CN 102047315 B CN102047315 B CN 102047315B CN 200980119829 A CN200980119829 A CN 200980119829A CN 102047315 B CN102047315 B CN 102047315B
- Authority
- CN
- China
- Prior art keywords
- colour tube
- integration
- texture
- easily extensible
- tube array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010354 integration Effects 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 54
- 230000008569 process Effects 0.000 claims abstract description 43
- 238000004040 coloring Methods 0.000 claims abstract description 24
- 238000001914 filtration Methods 0.000 claims abstract description 17
- 230000015654 memory Effects 0.000 claims abstract description 13
- 238000011156 evaluation Methods 0.000 claims abstract description 7
- 238000004364 calculation method Methods 0.000 claims description 22
- 238000012545 processing Methods 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 11
- 238000003860 storage Methods 0.000 claims description 11
- 238000010606 normalization Methods 0.000 claims description 10
- 230000001186 cumulative effect Effects 0.000 claims description 5
- 238000004891 communication Methods 0.000 claims description 3
- 238000004220 aggregation Methods 0.000 claims 2
- 230000002776 aggregation Effects 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000003786 synthesis reaction Methods 0.000 claims 1
- 230000006870 function Effects 0.000 description 7
- 238000013461 design Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000001413 cellular effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- VEMKTZHHVJILDY-UHFFFAOYSA-N resmethrin Chemical compound CC1(C)C(C=C(C)C)C1C(=O)OCC1=COC(CC=2C=CC=CC=2)=C1 VEMKTZHHVJILDY-UHFFFAOYSA-N 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/04—Texture mapping
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/121—Frame memory handling using a cache memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/125—Frame memory handling using unified memory architecture [UMA]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Image Generation (AREA)
Abstract
一种可扩展及整合的计算系统系执行可扩展、可修复的泛用及图形着色操作，内存加载/储存操作，以及纹理滤波。一种可扩展及整合之计算单元模块系包含着色管阵列、纹理映像单元、以及第一阶纹理缓存系统。该可扩展及整合之计算单元模块接收来自着色程序的ALU指令、输入/输出指令、以及对于像素、顶点、原始数据、曲面或一般计算工作项目之一特定集合的纹理或内存请求，以及执行相关的操作以计算出程序的输出数据。该纹理映像单元接收来源数据地址及指令常数以便提取、格式化及执行指示的滤波插值以基于储存于第一阶纹理缓存系统的特定对应数据来产生格式化的结果。该纹理映像单元由地址产生系统、预格式化器模块、插值器模块、累加器模块及格式化模块组成。也提出一种用于可扩展及整合之计算系统的方法。
Description
技术领域
本发明大体有关于由计算系统执行的计算操作，且更特别的是，有关于由计算系统执行的图形处理任务。
背景技术
图形处理单元(GPU)为经特别组态成可完成图形处理任务的复杂集成电路。例如，GPU可执行最终用户应用系统(例如，视讯游戏应用系统)所要求的图形处理任务。例如，此类应用系统在最终用户应用系统、GPU之间有数层软件。
最终用户应用系统系与应用程序接口(API)通讯。API允许最终用户应用系统以标准化的格式输出图形数据及命令，而不是依照GPU的格式。市上有数种API，包含由微软开发的以及由硅谷图形公司开发的API系与驱动器通讯。驱动器把由API收到的标准程序代码转译成为GPU可理解的原生指令格式。通常由GPU的制造商编写驱动器。GPU则执行来自驱动器的指令。
GPU藉由执行习称“渲染”的处理来产生个别像素然后基于较高阶的影像组件描述来一起形成影像。GPU通常使用可处理像素、纹理及几何数据的管线(pipeline)来执行连续渲染。该等管线常被称为固定功能特殊用途管线的集合，例如点阵转化器(rasterizer)、设置引擎(setupengine)、色彩混合器(color blender)、阶层深度(hierarchical depth)、纹理映像(texture mapping)、以及在着色管(shader pipe)或在着色管线中可完成的可编程阶段，术语“着色”在计算机图形学中是指以完成渲染效果为主之图形资源所使用的一组软件指令。此外，在平行处理设计中，GPU也可使用多条可编程管线以得到较高的吞吐量。多条着色管线也被称作着色管阵列。
由于着色管阵列会持续不断地进行渲染处理，管线的制造缺陷可为人所知，接着管线内部可能发生故障。系统有小缺陷或故障而没有任何逻辑修复是致命的而且可能致使装置出毛病。
此外，GPU也支持纹理映像。纹理映像处理是用邻近纹理像素(或文素(texel))的色彩来决定用于纹理映射式像素(texture mapped pixel)的纹理色彩。该处理也被称作纹理平滑化或纹理插值(textureinterpolation)。不过，高影像质量纹理映像需要高度复杂的计算。
在新软件应用系统不断增加复杂度和API着色语言的进步下，对于GPU可提供高质量渲染、纹理映像及一般内存存取供先进渲染及通用计算(generalized compute)用的需求，会进一步提高计算的复杂度。
此外，备有整合着色的GPU同时也支持许多类型的着色处理(shader processing)(源于像素、顶点、原始数据(primitive)、曲面及通用计算)，这会提高对于有较高效能之通用内存存取能力的需求。
因此，亟须可减轻上述缺点的系统及/或方法。尤其亟须一种用于着色管的可扩展之整合着色设计方法以及一种能够执行通用加载/储存操作的多用途纹理映像系统，其性能可克服不良内部子电路(internalsubcircuit)的影响以及对于整个系统效能的冲击最小。
发明内容
本章节的目的是概述本发明的几个方面以及介绍一些较佳的具体实施例。简化及省略是为了避免混淆本章节的目的。不希望该等简化及省略限定本发明的范畴。
与具体表达及广泛描述于本文的本发明原理一致，本发明包含与以列为基础(row based)可扩展及整合之计算单元模块有关的方法及装置。该可扩展及整合之计算单元模块包含着色管阵列与纹理映像单元，其中有第一阶缓存系统可执行纹理映像及一般加载/储存存取，以及有能力处理以不良着色管为目的地之着色管数据。该可扩展及整合之计算系统包含序列器(sequencer)，以及可存取第二阶纹理缓存系统从而存取外部内存系统的可扩展及整合之计算单元模块。该可扩展及整合之计算系统系配置为接收正在执行的着色程序指令，包含输入、输出、ALU及纹理或一般内存加载/储存请求，以及程序常数与来自该等着色管的地址数据以基于用于控制管线地址(pipelined address)的状态数据和用于特定像素或执行绪(thread)的滤波操作(filtering operation)来产生传回的文素或内存数据。该纹理滤波器系统系基于该着色程序指令及常数来组态成可基于储存于该缓存系统的文素数据来产生格式化插值(formatted interpolation)供储存于该着色管线的地址用。
在本发明的一具体实施例中，该以列为基础着色管可扩展及整合的计算系统更包含一冗余着色管系统。该冗余着色管系统系配置为处理以该着色管阵列中之一不良着色管为目的地的着色管数据。
在另一具体实施例中，该以列为基础可扩展及整合的计算系统更包含一第二阶纹理缓存系统。可用任何以列为基础之第一阶纹理缓存系统来读写该第二阶纹理缓存系统。
在另一具体实施例中，该可扩展及整合之计算单元模块的纹理映像单元之纹理滤波器更包含一预格式化器模块(pre-formatter module)、一插值器模块(interpolator module)、一累加器模块(accumulatormodule)、以及一格式化模块(format module)。该预格式化器模块系配置为接收文素数据以及把它转换成规一化定点格式(normalized fixedpoint format)。该插值器模块系配置为对于来自该预格式化器模块的规一化定点文素数据可做插值以及产生重新规一化的浮点文素数据(re-normalized floating point texel data)。该累加器模块系配置为累加来自该插值器模块的浮点文素数据以达成有想要位准的二线性(bilinear)、三线性(trilinear)及各向异性滤波(anisotropic filtering)。该格式化模块系配置为把来自该累加器模块的文素数据转换成标准浮点表示形式(standard floating point representation)。
以下参考附图的说明系详述本发明的其它特征及优点，以及本发明各种具体实施例的结构与操作。应注意，本发明不受限于描述于本文的特定具体实施例。本文提出该等具体实施例系仅供图解说明。基于本文的教导，熟谙此艺者显然可明白其它的具体实施例。
附图说明
并入本专利说明书且构成其中之一部份的附图系图解说明本发明的具体实施例，其系与上文给出的一般说明和下文给出的具体实施例详细说明一起用来解释本发明的原理。
第1图的系统图系图标可扩展及整合之计算系统的一具体实作。
第2图的系统图系图标可扩展及整合之计算系统的一具体实作，其系图解说明着色管阵列的细节。
第3图的系统图系图标可扩展及整合之计算系统的一具体实作，其系图解说明纹理映像单元的细节。
第4图的流程图系图示用于可扩展及整合之计算系统的一方法之具体实作。
由以下结合附图所提出的详细说明可更加明白本发明的特征与优点，附图都用相同的参考字符表示对应的组件。附图中相同、功能类似、及/或结构类似的组件大体用相同的组件符号表示。组件符号最左边的数字是表示它最先出现的附图编号。
具体实施方式
由以下本发明各种“具体实施例”的说明可更加明白本发明。因此，特定“具体实施例”都是本发明的观点，每个都不是整个发明。在一方面，本发明系有关于一种可扩展及整合之计算系统，藉此着色管阵列可处理对于输入像素、顶点及原始数据、曲面或计算工作项目的着色程序指令以使用产生的文素数据或内存加载/储存操作来建立每个项目的输出数据。在本发明的具体实施例中，二线性纹理映像、三线性纹理映像及各向异性纹理映像系应用于储存于多阶缓存系统(multi-levelcache system)之中的文素数据。在另一具体实施例中，可增加冗余着色系统以及将它组态成可处理以着色管阵列内之不良着色管为目的地的着色管数据以修复一或更多条着色管中有不良子电路的装置。
本发明具体实施例的组态可包含两个或更多个可扩展及整合之计算系统，可将该整合计算单元系统本身的子集组态成为可修复的单元。在此一具体实施例中，以不良整合计算单元系统为目的地的工作负载反而会被送到可处理所有ALU、纹理及记忆体操作的冗余整合计算单元系统。由于纳入纹理映像单元与L1缓存系统，因而可大幅增加装置中修复所涵盖的部份，从而可大幅改善装置的良率。
应了解，尽管本文提出特定的组态、配置及步骤，然而这些系仅供图解说明。熟谙此艺者明白可使用其它的组态、配置及步骤而不脱离本发明的精神与范畴。熟谙此艺者明白本发明也可应用于各种其它的应用系统。
应注意，本专利说明书文中提及的“一具体实施例”、“具体实施例”、“示范具体实施例”、等等系指该具体实施例可包含特定特征、结构或特性，但是每一个具体实施例不一定包含该特定特征、结构或特性。此外，该等词组不一定意指同一个具体实施例。此外，在描述与具体实施例结合的特定特征、结构或特性时，在熟谙此艺者的知识内，意指其它的具体实施例可结合该特定特征、结构或特性，不论是否有明确的描述。
尽管本文参照用于特定应用系统的示范具体实施例来描述本发明，应了解，本发明不得不受限于该等示范具体实施例。取得本文所提供之教导的熟谙此艺者知道在本发明的范畴及本发明在其中有重大效用的其它领域内仍有其它的修改、应用及具体实施例。
第1图系根据本发明之一具体实施例图示可扩展及整合之计算系统100。系统100包含序列器110、可扩展及整合之计算单元模块120、以及第二阶缓存系统130。可扩展及整合之计算单元模块120包含着色管阵列122、视需要的冗余着色管阵列124、纹理映像单元126、以及第一阶纹理缓存系统128。
着色管阵列122对输入数据执行ALU操作。序列器110控制发给内部工作负载的着色程序指令与通过着色管阵列122的数据流量。此外，在有冗余着色管阵列124的具体实施例中，序列器110对于着色管阵列122内出现不良着色管的响应是安排(schedule)指令至适当的冗余单元。
序列器110可发出纹理提取或载入/储存的操作，这会起动着色管阵列122以送出地址和发给纹理映像单元126的指令。在这种情况下，纹理映像单元126产生适当的地址给含有与该等地址关连之文素数据或内存数据的第一阶纹理缓存系统128。第一阶缓存系统128在收到地址后会传回相关的文素或内存数据至纹理映像单元126。若是请求的文素或内存数据不在第一阶缓存系统128时，则转发(forward)该请求至第二阶缓存系统130以得到及传回请求的文素数据。
第2图图示的可扩展及整合之计算单元模块120系根据本发明之一具体实施例更详细地图标着色管阵列122。在此具体实施例中，着色管阵列122包含一或更多个着色管区块(shader pipe block)，在此它们以SP_0至SP_M表示，其中“M”代表大于的正整数。
在有冗余着色管阵列124的具体实施例中，如果序列器110辨识例如位于着色管区块SP_1的着色管有缺陷，则会用输入模块经由输入串流(input stream)将以不良管为目的地的着色管数据送到冗余着色管阵列124以及由冗余着色管阵列124处理。当有经由起源于序列器110的水平控制路径211的指示时，冗余着色管阵列124会拦截所有的纹理映像请求。一旦冗余着色管阵列124处理起初以不良着色管为目的地的着色管数据后，冗余着色管阵列124处理过的数据会由冗余着色管阵列124传输回到着色管122的输出串流以及在输出单元(未图标)重新排列。
在一具体实施例中，冗余着色管阵列124由单一区块组成，因此一次只处理以单一不良着色管为目的地的着色管数据。在其中冗余着色管阵列124包含多个冗余着色区块的另一具体实施例中，冗余着色管阵列124则可同时处理以一个以上之不良着色管为目的地的着色管数据。
第3图系根据本发明之一具体实施例更详细地图标纹理映像单元126。在此具体实施例中，着色管阵列122产生给纹理映像单元126的纹理或内存加载/储存请求，该纹理映像单元126包含地址产生器系统318、预格式化器模块310、插值器模块312、累加器模块314、以及格式化模块316。纹理映像单元126接收各自来自着色阵列122、124及序列器110的请求，以及处理地址产生器系统318中的指令以判断真正的服务地址。由第一阶纹理缓存系统128收到所得文素数据，之后，预格式化器模块310、插值器模块312、累加器模块314及格式化模块316处理该数据。所得文素数据被送回到在着色管阵列122及/或冗余着色管阵列124之中的请求资源。预格式化器模块310系配置为接收文素数据以及执行区块规一化(block normalization)从而产生规一化的定点文素数据。插值器模块312接收来自预格式化器模块310的规一化定点文素数据以及做一或更多次插值，每次会累加于累加器模块314以达成有想要位准的二线性、三线性及各向异性纹理映像。格式化模块316把在累加器模块314之中的累加文素数据转换成用于请求资源、着色管阵列122的标准浮点表示形式。对于一般加载/储存数据，预格式化器模块310、插值器模块312、累加器模块314及格式化模块316让请求的回传数据通过而不修改。
图示于第3图的具体实施例也图解说明第二阶缓存系统130的用法。该第二阶缓存系统为附加内存，在可扩展及整合之计算单元模块120有必要或想要读及/或写数据至第一阶缓存系统128时可利用它。
第4图的流程图系图示使用可扩展及整合之计算系统用于纹理映像的方法400。方法400在步骤402开始。在步骤404，着色管接收来自序列器对于像素、顶点、原始数据、曲面或计算机工作项目之一特定集合的一组纹理请求。在步骤406，该着色管基于用于像素、顶点、原始数据、曲面或计算工作项目之该特定集合的着色程序指令来产生数据集地址。在步骤408，纹理映像单元由第一阶及/或第二阶纹理缓存系统取回储存的文素数据。此外，在步骤410，纹理映像单元基于取回的文素数据与发端着色指令(originating shader instruction)来计算格式化的累加插值。方法400在步骤412结束。
可实作图示于第1、2、3及4图的功能、处理、系统及方法于软件、韧体、或硬件、或使用彼等之任何组合者。如果使用可编程逻辑(programmable logic)，该逻辑可在市售处理平台或特殊用途装置上执行。
熟谙此艺者应了解，基于本文的描述，可设计本发明的具体实施例于使用硬件描述语言(HDL)的软件中，例如Verilog或VHDL。基于HDL的设计可建立电子系统的性能模型，在此可综合该设计以及最终制造成硬件装置。此外，基于HDL的设计可储存于计算机产品中以及在制造硬件之前加载计算机系统。
应了解，旨在用来解释申请专利范围的是【实施方式】，而不是【发明内容】与【发明摘要】。【发明内容】与【发明摘要】系阐述本发明人可想到的一或更多但不是所有的本发明示范具体实施例，因而不是想要以任何方式来限定本发明及其申请专利范围。
以上已藉助图解说明特定功能及其关系之具体实作的功能建立区块(functional building block)来说明本发明。该等功能建立区块的边界系任意定义以便说明。只要可适当地执行该等特定功能及其关系，可定义替代边界。
前面特定具体实施例的描述将完整地揭露本发明的一般性质，以致于他者藉由应用本技艺的知识，在不需过度实验下，可轻易修改该等特定具体实施例及/或改造成可用于各种应用系统，而不脱离本发明的一般概念。因此，希望基于本文提出的教导及指导的此类改造及修改都落在揭示具体实施例的等价意思及范围内。应了解，本文的用语或术语是用来说明而不是限制，使得熟谙此艺者可按照该等教导及指导来解释本专利说明书的用语或术语。
尽管以上已描述本发明的各种具体实施例，应了解，然而彼等均仅供举例说明，而不是限制。熟谙此艺者明白其中的形式及细节可做出不同的改变而不脱离本发明的精神及范畴。因此，本发明的广度及范畴不应受限于任何一个上述示范具体实施例，反而应该只根据以下的申请专利范围及其等价陈述来定义。
Claims (18)
1.一种可扩展及整合的计算装置，其包含：
基于硬件的着色管阵列，其配置为对于像素、顶点、原始数据、曲面或计算工作项目的集合接收着色程序指令以及使用产生的文素数据来产生每个项目的输出数据；
基于硬件的冗余着色管阵列，其配置为：
处理预定给该着色管阵列的不良着色管的着色程序指令；以及
送出纹理请求至基于硬件的纹理映像单元；
基于硬件的第一阶纹理缓存系统，其配置为储存文素数据；
该纹理映像单元，其配置为：
接收该纹理请求；
取回来自该第一阶纹理缓存系统的该文素数据；
产生包含格式化的累加插值数据的文素数据；以及
送出产生的文素数据至该冗余着色管阵列；
该冗余着色管阵列更配置为基于预定给由该冗余着色管阵列处理的该不良着色管的该着色程序指令传输输出数据，回到该着色管阵列的输出串流供重新排列。
2.如权利要求1所述的可扩展及整合的计算装置，其中该着色管阵列配置为接收ALU、加载/储存及输出指令。
3.如权利要求1所述的可扩展及整合的计算装置，其中该冗余着色管阵列更包含多个着色管区块，且该冗余着色管阵列更配置为同时地处理预定给一个以上的不良着色管的着色管数据。
4.如权利要求1所述的可扩展及整合的计算装置，其中该着色管阵列包含着色管区块。
5.如权利要求4所述的可扩展及整合的计算装置，其中该着色管区块配置为包含一个或多个着色管。
6.如权利要求1所述的可扩展及整合的计算装置，其中该第一阶纹理缓存系统配置为读取和写入至第二阶缓存系统。
7.如权利要求1所述的可扩展及整合的计算装置，其中该纹理映像单元更包含插值器模块，该插值器模块配置为执行一次或多次插值以便达成下列事项中的至少一个：
二线性纹理滤波；
三线性纹理滤波；以及
各向异性纹理滤波。
8.如权利要求1所述的可扩展及整合的计算装置，其中该纹理映像单元更包含：
预格式化器模块，其配置为接收该文素数据以及产生规一化定点文素数据；
插值器模块，其配置为对来自该预格式化器模块的该规一化定点文素数据做插值以及产生重新规一化的浮点文素数据；
累加器模块，其配置为累加来自该插值器模块的浮点文素数据；以及
格式化模块，其配置为将来自该累加器模块的文素数据转换成浮点表示形式。
9.一种可扩展及整合的计算方法，其包含：
使用处理器接收对于像素、顶点、原始数据、曲面或计算工作项目的一集合的着色程序指令；
使用该处理器在冗余着色管阵列中处理预定给不良着色管的着色程序指令；
基于在冗余着色管阵列中预定给该不良着色管的该着色程序指令，使用该处理器产生地址；
使用该处理器从第一阶缓存系统取回储存的文素数据；以及
基于取回的文素数据，使用该处理器计算格式化累加插值；以及
使用该处理器基于预定给由该冗余着色管阵列处理的该不良着色管的该着色程序指令传输输出数据，回到该着色管阵列的输出串流供重新排列。
10.如权利要求9所述的可扩展及整合的计算方法，其更包含：
从该第一阶缓存系统读取及写入至第二阶缓存系统。
11.如权利要求9所述的可扩展及整合的计算方法，其中该插值更包含：
二线性纹理滤波；
三线性纹理滤波；以及
各向异性纹理滤波。
12.如权利要求9所述的可扩展及整合的计算方法，其中该方法通过合成硬件描述语言指令来执行。
13.一种可扩展及整合的计算系统，其包含：
处理器；以及
与该处理器通讯的一内存，其配置为储存多个处理指令用于引导该计算系统以：
接收对于像素、顶点、原始数据、曲面或计算工作项目的集合的着色程序指令；
在冗余着色管阵列中处理预定给不良着色管的着色程序指令；
基于预定给该不良着色管的该着色程序指令，产生地址；
从第一阶缓存系统取回储存的文素数据；
基于取回的文素数据，计算格式化累加插值；以及
基于预定给由该冗余着色管阵列处理的该不良着色管的该着色程序指令传输输出数据，回到该着色管阵列的输出串流供重新排列。
14.如权利要求13所述的可扩展及整合的计算系统，其更包含数个指令用于使该计算系统:
从该第一阶缓存系统读取及写入至第二阶缓存系统。
15.如权利要求13所述的可扩展及整合的计算系统，其更包含数个指令用于使该计算系统：
用二线性纹理滤波器滤波；
用三线性纹理滤波器滤波；以及
用各向异性纹理滤波器滤波。
16.一种包含非暂时性计算机可读取存储媒体的可扩展及整合的计算装置，该非暂时性计算机可读取存储媒体携带由一个或多个指令执行组成的一个或多个序列，在由一个或多个基于处理器的计算装置执行该一个或多个序列时使得该一个或多个计算装置执行一种计算方法，该方法包含执行下列操作：
使用处理器接收对于像素、顶点、原始数据、曲面或计算工作项目的特定集合的着色程序指令；
使用该处理器在冗余着色管阵列中处理预定给不良着色管的着色程序指令；
基于在冗余着色管阵列中预定给该不良着色管的该着色程序指令，使用该处理器产生地址；
使用该处理器从第一阶缓存系统取回储存的文素数据；以及
基于取回的文素数据，使用该处理器计算格式化累加插值；以及
使用该处理器基于预定给由该冗余着色管阵列处理的该不良着色管的该着色程序指令传输输出数据，回到该着色管阵列的输出串流供重新排列。
17.如权利要求16所述的可扩展及整合的计算装置，其更包含：
使用该处理器从该第一阶缓存系统读取及写入至第二阶缓存系统。
18.如权利要求16所述的可扩展及整合的计算装置，其更包含：
二线性纹理滤波器滤波；
三线性纹理滤波器滤波；以及
各向异性纹理滤波器滤波。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US5748308P | 2008-05-30 | 2008-05-30 | |
| US61/057,483 | 2008-05-30 | ||
| PCT/US2009/003316 WO2009145918A1 (en) | 2008-05-30 | 2009-06-01 | Scalable and unified compute system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102047315A CN102047315A (zh) | 2011-05-04 |
| CN102047315B true CN102047315B (zh) | 2015-09-09 |
Family
ID=41377445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200980119829.0A Active CN102047315B (zh) | 2008-05-30 | 2009-06-01 | 可扩展及整合的计算系统 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP2297723A4 (zh) |
| JP (1) | JP5491498B2 (zh) |
| KR (1) | KR101427408B1 (zh) |
| CN (1) | CN102047315B (zh) |
| WO (1) | WO2009145918A1 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101926570B1 (ko) | 2011-09-14 | 2018-12-10 | 삼성전자주식회사 | 포스트 프레그먼트 쉐이더를 사용하는 그래픽 처리 방법 및 장치 |
| KR101862785B1 (ko) | 2011-10-17 | 2018-07-06 | 삼성전자주식회사 | 타일 기반 렌더링을 위한 캐쉬 메모리 시스템 및 캐슁 방법 |
| US10089708B2 (en) * | 2016-04-28 | 2018-10-02 | Qualcomm Incorporated | Constant multiplication with texture unit of graphics processing unit |
| GB2566733B (en) * | 2017-09-25 | 2020-02-26 | Advanced Risc Mach Ltd | Performimg convolution operations in graphics texture mapping units |
| CN109614086B (zh) * | 2018-11-14 | 2022-04-05 | 西安翔腾微电子科技有限公司 | 基于SystemC和TLM模型的GPU纹理缓冲区数据存储硬件及存储装置 |
| CN110930493A (zh) * | 2019-11-21 | 2020-03-27 | 中国航空工业集团公司西安航空计算技术研究所 | 一种gpu纹素并行获取方法 |
| CN112581575B (zh) * | 2020-12-05 | 2024-05-03 | 西安翔腾微电子科技有限公司 | 一种外视频做纹理系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1183154A (zh) * | 1996-02-06 | 1998-05-27 | 索尼计算机娱乐公司 | 图像绘制装置及图像绘制方法 |
| US6104415A (en) * | 1998-03-26 | 2000-08-15 | Silicon Graphics, Inc. | Method for accelerating minified textured cache access |
| CN1329329A (zh) * | 2000-06-15 | 2002-01-02 | 国际商业机器公司 | 图形处理装置和图形处理方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7136068B1 (en) * | 1998-04-07 | 2006-11-14 | Nvidia Corporation | Texture cache for a computer graphics accelerator |
| WO2000010372A2 (en) * | 1998-08-20 | 2000-03-02 | Apple Computer, Inc. | System, apparatus and method for spatially sorting image data in a three-dimensional graphics pipeline |
| US6771264B1 (en) * | 1998-08-20 | 2004-08-03 | Apple Computer, Inc. | Method and apparatus for performing tangent space lighting and bump mapping in a deferred shading graphics processor |
| US6919895B1 (en) * | 1999-03-22 | 2005-07-19 | Nvidia Corporation | Texture caching arrangement for a computer graphics accelerator |
| US7124318B2 (en) * | 2003-09-18 | 2006-10-17 | International Business Machines Corporation | Multiple parallel pipeline processor having self-repairing capability |
| CN1239023C (zh) * | 2003-10-16 | 2006-01-25 | 上海交通大学 | 基于运动自适应和边缘保护的三维视频格式转换方法 |
| KR100519779B1 (ko) * | 2004-02-10 | 2005-10-07 | 삼성전자주식회사 | 깊이영상기반 3차원 그래픽 데이터의 고속 시각화 방법 및장치 |
| US7385607B2 (en) * | 2004-04-12 | 2008-06-10 | Nvidia Corporation | Scalable shader architecture |
| US7577869B2 (en) * | 2004-08-11 | 2009-08-18 | Ati Technologies Ulc | Apparatus with redundant circuitry and method therefor |
| US7218291B2 (en) * | 2004-09-13 | 2007-05-15 | Nvidia Corporation | Increased scalability in the fragment shading pipeline |
| JP2006244426A (ja) * | 2005-03-07 | 2006-09-14 | Sony Computer Entertainment Inc | テクスチャ処理装置、描画処理装置、およびテクスチャ処理方法 |
| JP4660254B2 (ja) * | 2005-04-08 | 2011-03-30 | 株式会社東芝 | 描画方法及び描画装置 |
| US20090051687A1 (en) * | 2005-10-25 | 2009-02-26 | Mitsubishi Electric Corporation | Image processing device |
| US20070211070A1 (en) * | 2006-03-13 | 2007-09-13 | Sony Computer Entertainment Inc. | Texture unit for multi processor environment |
| US7965296B2 (en) * | 2006-06-20 | 2011-06-21 | Via Technologies, Inc. | Systems and methods for storing texture map data |
-
2009
- 2009-06-01 EP EP09755281.4A patent/EP2297723A4/en not_active Withdrawn
- 2009-06-01 KR KR1020107029824A patent/KR101427408B1/ko active IP Right Grant
- 2009-06-01 CN CN200980119829.0A patent/CN102047315B/zh active Active
- 2009-06-01 JP JP2011511650A patent/JP5491498B2/ja active Active
- 2009-06-01 WO PCT/US2009/003316 patent/WO2009145918A1/en active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1183154A (zh) * | 1996-02-06 | 1998-05-27 | 索尼计算机娱乐公司 | 图像绘制装置及图像绘制方法 |
| US6104415A (en) * | 1998-03-26 | 2000-08-15 | Silicon Graphics, Inc. | Method for accelerating minified textured cache access |
| CN1329329A (zh) * | 2000-06-15 | 2002-01-02 | 国际商业机器公司 | 图形处理装置和图形处理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2297723A1 (en) | 2011-03-23 |
| KR101427408B1 (ko) | 2014-08-07 |
| JP5491498B2 (ja) | 2014-05-14 |
| KR20110019764A (ko) | 2011-02-28 |
| JP2011524562A (ja) | 2011-09-01 |
| WO2009145918A1 (en) | 2009-12-03 |
| EP2297723A4 (en) | 2015-08-19 |
| CN102047315A (zh) | 2011-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102047315B (zh) | 可扩展及整合的计算系统 | |
| CN102176241B (zh) | 使用统一着色器的图形处理结构 | |
| KR101732288B1 (ko) | 스프라이트 그래픽 렌더링 시스템 | |
| US6700581B2 (en) | In-circuit test using scan chains | |
| KR101349171B1 (ko) | 3차원 그래픽 가속기 및 그것의 픽셀 분배 방법 | |
| US8194083B2 (en) | Color computation of pixels using a plurality of vertex or fragment shader programs | |
| US7765500B2 (en) | Automated generation of theoretical performance analysis based upon workload and design configuration | |
| CN103677828B (zh) | 一种图层绘制方法、绘图引擎及终端设备 | |
| CN106575442B (zh) | 使用通过自适应着色的纹理查找的带宽缩减 | |
| CN107003964B (zh) | 处理未对准块传送操作 | |
| US8558836B2 (en) | Scalable and unified compute system | |
| US20020118202A1 (en) | Same tile method | |
| WO2014058554A2 (en) | Multi-primitive graphics rendering pipeline | |
| US20090058848A1 (en) | Predicted geometry processing in a tile based rendering system | |
| JPH05282458A (ja) | グラフィックス・システムにおける拡張可能な複数のイメージ・バッファ | |
| CN113012269A (zh) | 基于gpu的三维图像数据渲染方法及设备 | |
| US8570324B2 (en) | Method for watertight evaluation of an approximate catmull-clark surface | |
| US10192348B2 (en) | Method and apparatus for processing texture | |
| CN111091620B (zh) | 基于图形学的地图动态路网处理方法及系统、计算机设备 | |
| US20100332792A1 (en) | Integrated Vector-Scalar Processor | |
| JP2023525725A (ja) | データ圧縮の方法及び装置 | |
| US20060022990A1 (en) | Generating subdivision surfaces on a graphics hardware with floating-point fragment shaders | |
| US7724254B1 (en) | ISO-surface tesselation of a volumetric description | |
| US20100302259A1 (en) | Drawing data processing method, graphics drawing system and graphics drawing data generation program | |
| US20230097097A1 (en) | Graphics primitives and positions through memory buffers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |