JP2011524562A - 拡大縮小可能で且つ統合化されたコンピュータシステム - Google Patents
拡大縮小可能で且つ統合化されたコンピュータシステム Download PDFInfo
- Publication number
- JP2011524562A JP2011524562A JP2011511650A JP2011511650A JP2011524562A JP 2011524562 A JP2011524562 A JP 2011524562A JP 2011511650 A JP2011511650 A JP 2011511650A JP 2011511650 A JP2011511650 A JP 2011511650A JP 2011524562 A JP2011524562 A JP 2011524562A
- Authority
- JP
- Japan
- Prior art keywords
- scalable
- texture
- texel data
- integrated
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013507 mapping Methods 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000001914 filtration Methods 0.000 claims abstract description 15
- 230000008569 process Effects 0.000 claims description 15
- 238000012545 processing Methods 0.000 claims description 11
- 238000004364 calculation method Methods 0.000 claims 7
- 238000004891 communication Methods 0.000 claims 1
- 230000002194 synthesizing effect Effects 0.000 claims 1
- 238000013461 design Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000009877 rendering Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/04—Texture mapping
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/121—Frame memory handling using a cache memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/125—Frame memory handling using unified memory architecture [UMA]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Image Generation (AREA)
Abstract
拡大縮小可能で且つ統合化されたコンピュータシステムは、拡大縮小可能で修復可能な汎用のグラフィックスシェーディング動作、メモリロード/ストア動作及びテクスチャフィルタリングを実行する。拡大縮小可能で統合化されたコンピュータユニットモジュールはシェーダパイプアレイ、テクスチャマッピングユニット、及びレベル1テクスチャキャッシュシステムを備えている。拡大縮小可能で且つ統合化されたコンピュータユニットモジュールは、特定の一連のピクセル、頂点、プリミティブ、表面、又は一般的コンピュータ作業項目に対するALU命令、入力/出力命令、及びテクスチャ又はメモリ要求をシェーダプログラムから受け入れ、関連する動作を実行してプログラムされた出力データを算出する。テクスチャマッピングユニットは、フェッチし、フォーマットし、そして命令されたフィルタリング補間を実行するためにソースデータアドレス及び命令定数を受け入れ、レベル1テクスチャキャッシュシステム内に記憶される特定の対応するデータに基いて、フォーマットされた結果を生成する。テクスチャマッピングユニットは、アドレス生成システム、プリフォーマッタモジュール、補間器モジュール、積算器モジュール及びフォーマットモジュールから構成される。拡大縮小可能で且つ統合化されたコンピュータシステムのための方法もまた提示される。
【選択図】図1
Description
Claims (25)
- テクスチャ命令を受け入れテクスチャ出力データを生成するように構成されるシェーダパイプアレイと、
前記テクスチャ出力データを記憶するように構成されるレベル1テクスチャキャッシュシステムと、
前記レベル1テクスチャキャッシュシステムからテクスチャ出力データを受け取りフォーマットされた補間データを生成するように構成されるテクスチャマッピングユニットと、を備えた、拡大縮小可能で且つ統合化されたコンピュータモジュール。 - 前記シェーダパイプアレイがALU、ロード/ストア、及び出力の命令を受け入れるように構成される、請求項1の拡大縮小可能で且つ統合化されたコンピュータモジュール。
- 前記シェーダパイプアレイの不完全なシェーダパイプに対して予定されていたシェーダパイプデータを処理するように構成される冗長シェーダパイプアレイを更に備えた、請求項1の拡大縮小可能で且つ統合化されたコンピュータモジュール。
- 前記シェーダパイプアレイが1つ以上のシェーダパイプブロックを備えている、請求項1の拡大縮小可能で且つ統合化されたコンピュータモジュール。
- シェーダパイプブロックが1つ以上のシェーダパイプを含むように構成されている、請求項4の拡大縮小可能で且つ統合化されたコンピュータモジュール。
- 前記レベル1キャッシュシステムがレベル2キャッシュシステムに対して読み出し且つ書き込みするように構成されている、請求項1の拡大縮小可能で且つ統合化されたコンピュータモジュール。
- 前記テクスチャマッピングユニットが、
テクセルデータを受け入れ正規化された固定点テクセルデータを生成するように構成されるプリフォーマッタモジュールと、
前記プリフォーマッタモジュールからの前記正規化された固定点テクセルデータに対する補間を行い、再正規化浮動小数点テクセルデータを生成するように構成される補間器モジュールと、
前記補間器モジュールからの浮動小数点テクセルデータを積算するように構成される積算器モジュールと、
前記積算器モジュールからのテクセルデータを標準的な浮動小数点表現に変換するように構成されるフォーマットモジュールと、を備えている、請求項1の拡大縮小可能で且つ統合化されたコンピュータモジュール。 - 前記補間器モジュールが、
双線形テクスチャフィルタリング、
三重線形テクスチャフィルタリング、及び
異方性テクスチャフィルタリングの少なくとも1つを達成するために1つ以上の補間を行うように構成されている、請求項7の拡大縮小可能で且つ統合化されたコンピュータモジュール。 - 特定の一連のピクセル、頂点、プリミティブ、表面、又はコンピュータ作業項目に対する一連のテクスチャ要求を受け取ることと、
前記特定の一連のピクセル、頂点、プリミティブ、表面、又はコンピュータ作業項目に対するシェーダプログラム命令に基づいて一連のアドレスデータを生成することと、
レベル1キャッシュシステムに記憶されているテクセルデータを検索することと、
フォーマットされ積算された補間を前記検索されたテクセルデータ及び起点となるシェーダ命令に基づき算出することと、を備えた、拡大縮小可能で且つ統合化されたコンピューティングのための方法。 - 不完全なシェーダパイプに予定されていたシェーダパイプデータを処理することを更に備えた、請求項9の拡大縮小可能で且つ統合化されたコンピューティング方法。
- レベル2キャッシュシステムから読み出すことと前記レベル1テクスチャキャッシュシステムから前記レベル2キャッシュシステムへ書き込むこととを更に備えた、請求項9の拡大縮小可能で且つ統合化されたコンピューティング方法。
- 浮動小数点テクセルデータを受け取ることと、
前記浮動小数点テクセルデータから正規化された固定点テクセルデータを生成することと、
前記正規化された固定点テクセルデータに対して補間を行うことと、
再正規化された浮動小数点テクセルデータを生成することと、
再正規化されたテクセルデータを積算することと、
前記積算された再正規化されたテクセルデータを標準的な浮動小数点表現にフォーマットすることと、を更に備えた、請求項9の拡大縮小可能で且つ統合化されたコンピューティング方法。 - 補間が、
双線形テクスチャフィルタリング、
三重線形テクスチャフィルタリング、及び
異方性テクスチャフィルタリングを更に備えている、請求項12の拡大縮小可能で且つ統合化されたコンピューティング方法。 - ハードウエア記述言語命令を合成することによって実行される、請求項12の拡大縮小可能で且つ統合化されたコンピューティング方法。
- プロセッサ、及び前記プロセッサと通信するメモリを備えた拡大縮小可能で且つ統合化されたコンピュータシステムであって、
前記メモリは、
特定の一連のピクセル、頂点、プリミティブ、表面、又はコンピュータ作業項目に対する一連のテクスチャ要求を受け取ることと、
前記特定の一連のピクセル、頂点、プリミティブ、表面、又はコンピュータ作業項目に対するシェーダプログラム命令に基づいて一連のアドレスデータを生成することと、
レベル1キャッシュシステムに記憶されているテクセルデータを検索することと、
フォーマットされ積算された補間を前記検索されたテクセルデータ及び起点となるシェーダ命令に基づき算出することとを前記コンピュータシステムに指示するための複数の処理命令を記憶するように構成されている、拡大縮小可能で且つ統合化されたコンピュータシステム。 - 不完全なシェーダパイプに予定されていたシェーダパイプデータを処理することを前記コンピュータシステムにさせるための命令を更に備えた、請求項15の拡大縮小可能で且つ統合化されたコンピュータシステム。
- 前記レベル1テクスチャキャッシュシステムからレベル2キャッシュシステムへの読み込み及び書き込みを前記コンピュータシステムにさせるための命令を更に備えた、請求項15の拡大縮小可能で且つ統合化されたコンピュータシステム。
- 浮動小数点テクセルデータを受け取ることと、
前記浮動小数点テクセルデータから正規化された固定点テクセルデータを生成することと、
前記正規化された固定点テクセルデータに対して補間を行うことと、
再正規化された浮動小数点テクセルデータを生成することと、
再正規化されたテクセルデータを積算することと、
前記積算された再正規化されたテクセルデータを標準的な浮動小数点表現にフォーマットすることと、を前記コンピュータシステムにさせるための命令を更に備えた、請求項15の拡大縮小可能で且つ統合化されたコンピュータシステム。 - 双線形テクスチャフィルタでフィルタリングすることと、
三重線形テクスチャフィルタでフィルタリングすることと、
異方性テクスチャフィルタでフィルタリングすることと、を前記コンピュータシステムにさせるための命令を更に備えた請求項15の拡大縮小可能で且つ統合化されたコンピュータシステム。 - 特定のピクセルに対するリソースからテクスチャ要求を受け取るための手段と、
前記特定のピクセルに対する描画計算に基き出力テクセルデータを生成するための手段と、
レベル1キャッシュシステムからテクセルデータを検索するための手段と、
フォーマットされた補間を前記テクセルデータに基きマッピングユニットを用いて算出するための手段と、を備えた拡大縮小可能で且つ統合化されたコンピュータシステム。 - 不完全なシェーダパイプに予定されていたシェーダパイプデータを処理するための手段を更に備えた、請求項20の拡大縮小可能で且つ統合化されたコンピュータシステム。
- レベル2キャッシュシステムから読み出し前記レベル1テクスチャキャッシュシステムから前記レベル2キャッシュシステムへ書き込むための手段を更に備えた、請求項20の拡大縮小可能で且つ統合化されたコンピュータシステム。
- 浮動小数点テクセルデータを受け取るための手段と、
前記浮動小数点テクセルデータから正規化された固定点テクセルデータを生成するための手段と、
前記正規化された固定点テクセルデータに対して補間を行うための手段と、
再正規化された浮動小数点テクセルデータを生成するための手段と、
再正規化されたテクセルデータを積算するための手段と、
積算された再正規化されたテクセルデータを標準的な浮動小数点表現にフォーマットするための手段と、を更に備えた、請求項20の拡大縮小可能で且つ統合化されたコンピュータシステム。 - 双線形テクスチャフィルタを用いてフィルタリングするための手段と、
三重線形テクスチャフィルタを用いてフィルタリングするための手段と、
異方性テクスチャフィルタを用いてフィルタリングするための手段と、を更に備えた、請求項20の拡大縮小可能で且つ統合化されたコンピュータシステム。 - 1つ以上のプロセッサベースのコンピュータデバイスによって実行されるときに拡大縮小可能で且つ統合化されたコンピューティング方法を前記1つ以上のコンピュータデバイスに実行させる1つ以上の命令の1つ以上のシーケンスを伝えるコンピュータ可読媒体であって、前記方法は、
特定の一連のピクセル、頂点、プリミティブ、表面、又はコンピュータ作業項目に対する一連のテクスチャ要求を受け取ることと、
前記特定の一連のピクセル、頂点、プリミティブ、表面、又はコンピュータ作業項目に対するシェーダプログラム命令に基いて一連のアドレスデータを生成することと、
レベル1キャッシュシステムに記憶されているテクセルデータを検索することと、
フォーマットされ積算された補間を前記検索されたテクセルデータ及び起点となるシェーダ命令に基づき算出することと、を備えている、コンピュータ可読媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US5748308P | 2008-05-30 | 2008-05-30 | |
US61/057,483 | 2008-05-30 | ||
PCT/US2009/003316 WO2009145918A1 (en) | 2008-05-30 | 2009-06-01 | Scalable and unified compute system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011524562A true JP2011524562A (ja) | 2011-09-01 |
JP5491498B2 JP5491498B2 (ja) | 2014-05-14 |
Family
ID=41377445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011511650A Active JP5491498B2 (ja) | 2008-05-30 | 2009-06-01 | 拡大縮小可能で且つ統合化されたコンピュータシステム |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP2297723A4 (ja) |
JP (1) | JP5491498B2 (ja) |
KR (1) | KR101427408B1 (ja) |
CN (1) | CN102047315B (ja) |
WO (1) | WO2009145918A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101926570B1 (ko) | 2011-09-14 | 2018-12-10 | 삼성전자주식회사 | 포스트 프레그먼트 쉐이더를 사용하는 그래픽 처리 방법 및 장치 |
KR101862785B1 (ko) | 2011-10-17 | 2018-07-06 | 삼성전자주식회사 | 타일 기반 렌더링을 위한 캐쉬 메모리 시스템 및 캐슁 방법 |
US10089708B2 (en) * | 2016-04-28 | 2018-10-02 | Qualcomm Incorporated | Constant multiplication with texture unit of graphics processing unit |
GB2566733B (en) * | 2017-09-25 | 2020-02-26 | Advanced Risc Mach Ltd | Performimg convolution operations in graphics texture mapping units |
CN109614086B (zh) * | 2018-11-14 | 2022-04-05 | 西安翔腾微电子科技有限公司 | 基于SystemC和TLM模型的GPU纹理缓冲区数据存储硬件及存储装置 |
CN110930493A (zh) * | 2019-11-21 | 2020-03-27 | 中国航空工业集团公司西安航空计算技术研究所 | 一种gpu纹素并行获取方法 |
CN112581575B (zh) * | 2020-12-05 | 2024-05-03 | 西安翔腾微电子科技有限公司 | 一种外视频做纹理系统 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6104415A (en) * | 1998-03-26 | 2000-08-15 | Silicon Graphics, Inc. | Method for accelerating minified textured cache access |
JP2002526842A (ja) * | 1998-08-20 | 2002-08-20 | アップル コンピュータ インコーポレイテッド | ディファード・シェーディング(deferredshading)を伴うグラフィックス・プロセッサ(graphicsprocessor) |
US20050066148A1 (en) * | 2003-09-18 | 2005-03-24 | International Business Machines Corporation | Multiple parallel pipeline processor having self-repairing capability |
JP2005228320A (ja) * | 2004-02-10 | 2005-08-25 | Samsung Electronics Co Ltd | 深さ画像基盤の3次元グラフィックデータの高速視覚化方法、装置及びプログラムを記録したコンピュータ可読記録媒体 |
US20050231519A1 (en) * | 1999-03-22 | 2005-10-20 | Gopal Solanki | Texture caching arrangement for a computer graphics accelerator |
US20060053188A1 (en) * | 2004-08-11 | 2006-03-09 | Ati Technologies Inc. | Apparatus with redundant circuitry and method therefor |
JP2006244426A (ja) * | 2005-03-07 | 2006-09-14 | Sony Computer Entertainment Inc | テクスチャ処理装置、描画処理装置、およびテクスチャ処理方法 |
JP2006293627A (ja) * | 2005-04-08 | 2006-10-26 | Toshiba Corp | 描画方法及び描画装置 |
US7136068B1 (en) * | 1998-04-07 | 2006-11-14 | Nvidia Corporation | Texture cache for a computer graphics accelerator |
WO2007049610A1 (ja) * | 2005-10-25 | 2007-05-03 | Mitsubishi Electric Corporation | 画像処理装置 |
JP2007533029A (ja) * | 2004-04-12 | 2007-11-15 | エヌヴィディア コーポレイション | スケーラブルシェーダアーキテクチャ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3645024B2 (ja) * | 1996-02-06 | 2005-05-11 | 株式会社ソニー・コンピュータエンタテインメント | 描画装置及び描画方法 |
US6229553B1 (en) * | 1998-08-20 | 2001-05-08 | Apple Computer, Inc. | Deferred shading graphics pipeline processor |
US6731303B1 (en) * | 2000-06-15 | 2004-05-04 | International Business Machines Corporation | Hardware perspective correction of pixel coordinates and texture coordinates |
CN1239023C (zh) * | 2003-10-16 | 2006-01-25 | 上海交通大学 | 基于运动自适应和边缘保护的三维视频格式转换方法 |
US7218291B2 (en) * | 2004-09-13 | 2007-05-15 | Nvidia Corporation | Increased scalability in the fragment shading pipeline |
US20070211070A1 (en) * | 2006-03-13 | 2007-09-13 | Sony Computer Entertainment Inc. | Texture unit for multi processor environment |
US7965296B2 (en) * | 2006-06-20 | 2011-06-21 | Via Technologies, Inc. | Systems and methods for storing texture map data |
-
2009
- 2009-06-01 CN CN200980119829.0A patent/CN102047315B/zh active Active
- 2009-06-01 JP JP2011511650A patent/JP5491498B2/ja active Active
- 2009-06-01 EP EP09755281.4A patent/EP2297723A4/en not_active Withdrawn
- 2009-06-01 KR KR1020107029824A patent/KR101427408B1/ko active IP Right Grant
- 2009-06-01 WO PCT/US2009/003316 patent/WO2009145918A1/en active Application Filing
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6104415A (en) * | 1998-03-26 | 2000-08-15 | Silicon Graphics, Inc. | Method for accelerating minified textured cache access |
US7136068B1 (en) * | 1998-04-07 | 2006-11-14 | Nvidia Corporation | Texture cache for a computer graphics accelerator |
JP2002526842A (ja) * | 1998-08-20 | 2002-08-20 | アップル コンピュータ インコーポレイテッド | ディファード・シェーディング(deferredshading)を伴うグラフィックス・プロセッサ(graphicsprocessor) |
US20050231519A1 (en) * | 1999-03-22 | 2005-10-20 | Gopal Solanki | Texture caching arrangement for a computer graphics accelerator |
US20050066148A1 (en) * | 2003-09-18 | 2005-03-24 | International Business Machines Corporation | Multiple parallel pipeline processor having self-repairing capability |
JP2005228320A (ja) * | 2004-02-10 | 2005-08-25 | Samsung Electronics Co Ltd | 深さ画像基盤の3次元グラフィックデータの高速視覚化方法、装置及びプログラムを記録したコンピュータ可読記録媒体 |
JP2007533029A (ja) * | 2004-04-12 | 2007-11-15 | エヌヴィディア コーポレイション | スケーラブルシェーダアーキテクチャ |
US20060053188A1 (en) * | 2004-08-11 | 2006-03-09 | Ati Technologies Inc. | Apparatus with redundant circuitry and method therefor |
JP2006244426A (ja) * | 2005-03-07 | 2006-09-14 | Sony Computer Entertainment Inc | テクスチャ処理装置、描画処理装置、およびテクスチャ処理方法 |
JP2006293627A (ja) * | 2005-04-08 | 2006-10-26 | Toshiba Corp | 描画方法及び描画装置 |
WO2007049610A1 (ja) * | 2005-10-25 | 2007-05-03 | Mitsubishi Electric Corporation | 画像処理装置 |
Non-Patent Citations (2)
Title |
---|
CSND200401051001; 吉田たけお: '"C/C++言語ベースのシステム設計の重要性"' Interface 第29巻, 第9号, 20030901, p.44-58, CQ出版株式会社 * |
JPN6013041557; 吉田たけお: '"C/C++言語ベースのシステム設計の重要性"' Interface 第29巻, 第9号, 20030901, p.44-58, CQ出版株式会社 * |
Also Published As
Publication number | Publication date |
---|---|
CN102047315B (zh) | 2015-09-09 |
WO2009145918A1 (en) | 2009-12-03 |
JP5491498B2 (ja) | 2014-05-14 |
KR101427408B1 (ko) | 2014-08-07 |
KR20110019764A (ko) | 2011-02-28 |
EP2297723A1 (en) | 2011-03-23 |
EP2297723A4 (en) | 2015-08-19 |
CN102047315A (zh) | 2011-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8558836B2 (en) | Scalable and unified compute system | |
JP4799588B2 (ja) | 常駐ミップマップデータを用いた非常駐ミップマップデータの外挿 | |
US7999819B2 (en) | Systems and methods for managing texture descriptors in a shared texture engine | |
US8542247B1 (en) | Cull before vertex attribute fetch and vertex lighting | |
JP5491498B2 (ja) | 拡大縮小可能で且つ統合化されたコンピュータシステム | |
US8760455B2 (en) | Restart index that sets a topology | |
US8022958B2 (en) | Indexes of graphics processing objects in graphics processing unit commands | |
US20100079454A1 (en) | Single Pass Tessellation | |
US20130271465A1 (en) | Sort-Based Tiled Deferred Shading Architecture for Decoupled Sampling | |
US20110243469A1 (en) | Selecting and representing multiple compression methods | |
US8570324B2 (en) | Method for watertight evaluation of an approximate catmull-clark surface | |
US8605085B1 (en) | System and method for perspective corrected tessellation using parameter space warping | |
US9633458B2 (en) | Method and system for reducing a polygon bounding box | |
US8564616B1 (en) | Cull before vertex attribute fetch and vertex lighting | |
US7944453B1 (en) | Extrapolation texture filtering for nonresident mipmaps | |
WO2021231328A1 (en) | Method and apparatus of data compression | |
US9406101B2 (en) | Technique for improving the performance of a tessellation pipeline | |
US9111360B2 (en) | Technique for improving the performance of a tessellation pipeline | |
US20200410743A1 (en) | Methods and apparatus to facilitate adaptive texture filtering | |
US10395424B2 (en) | Method and apparatus of copying data to remote memory | |
US20210304488A1 (en) | Sampling for partially resident textures | |
KR20110015034A (ko) | 분산형 레벨 1 캐시 시스템 및 중앙집중형 레벨 2 캐시를 구비한 복합형 쉐이더 | |
Wu et al. | Improving the performance of spatial raster analysis in GIS using GPU |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120530 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130821 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131121 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5491498 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |