CN102044487A - 钨双大马士革工艺 - Google Patents

钨双大马士革工艺 Download PDF

Info

Publication number
CN102044487A
CN102044487A CN2009102017097A CN200910201709A CN102044487A CN 102044487 A CN102044487 A CN 102044487A CN 2009102017097 A CN2009102017097 A CN 2009102017097A CN 200910201709 A CN200910201709 A CN 200910201709A CN 102044487 A CN102044487 A CN 102044487A
Authority
CN
China
Prior art keywords
tungsten
etching
upper metal
metal layers
wire casing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009102017097A
Other languages
English (en)
Other versions
CN102044487B (zh
Inventor
邓镭
方精训
程晓华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 200910201709 priority Critical patent/CN102044487B/zh
Publication of CN102044487A publication Critical patent/CN102044487A/zh
Application granted granted Critical
Publication of CN102044487B publication Critical patent/CN102044487B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种钨双大马士革工艺，包括以下步骤：通孔的光刻与刻蚀，通孔由晶圆表面上层金属层至下层金属层中的金属布线槽；在所述通孔中填充钨；上层金属层中的金属布线槽的光刻和钨刻蚀，将上层金属层中的金属布线槽上方的钨去除；上层金属层中的金属布线槽刻蚀，形成上层金属层中的金属布线槽；对通孔和上层金属层中的金属布线槽进行钨填充；钨化学机械抛光，磨去晶圆表面多余的钨。本发明的钨双大马士革工艺，能简化工艺，降低工艺成本。

Description

钨双大马士革工艺
技术领域
本发明涉及半导体制造工艺，特别涉及一种钨双大马士革工艺。
背景技术
在半导体后道(Back-End-Of-Line，BEOL)以钨作为金属连线大马士革工艺(dual-damascene)中，传统工艺如图1～图5所示，晶圆上包括依次从下到上的下层金属层1、金属覆盖层2、层间介质层3、金属布线槽阻挡层4、上层金属层5，下层金属层1中有填充有金属的金属布线槽，是先由晶圆表面的上层金属层5刻蚀通孔(via)至下层金属覆盖层2，如图1所示；之后再往通孔中填充具有良好填孔性的填充材料6，如Barc(bottom anti-reflection coating，底抵抗反射涂布)技术，以便在之后的上层金属层5中的金属布线槽刻蚀时保护通孔底部下层金属覆盖层2，在后续的上层金属层5中的金属布线槽的光刻步骤前，要对所填填充材料6进行回刻(etch-back)，去除通孔以外区域wafer(晶圆)表面的填充材料，并使通孔中填充材料6停在一定高度(图2中所示为高于金属布线槽阻挡层4)，如图2所示；然后进行上层金属层5中的金属布线槽光刻并刻蚀，如图3所示；最终通孔中填充材料6在上层金属层5中的金属布线槽刻蚀后随光刻胶7一起去除，形成整个双大马士革结构，之后再往通孔和上层金属层5中的金属布线槽中填充钨8，如图4所示；最后通过化学机械抛光(CMP)磨去晶圆表面多余的钨，如图5所示。
发明内容
本发明要解决的技术问题是提供一种钨双大马士革工艺，能简化工艺，降低工艺成本。
为解决上述技术问题，本发明的钨双大马士革工艺，晶圆上包括依次从下到上的下层金属层、金属覆盖层、层间介质层、金属布线槽阻挡层、上层金属层，下层金属层中有填充有金属的金属布线槽，其特征在于，包括以下步骤：
一.通孔的光刻与刻蚀，通孔由晶圆表面上层金属层至下层金属层中的金属布线槽；
二.在所述通孔中填充钨；
三.上层金属层中的金属布线槽的光刻和钨刻蚀，将上层金属层中的金属布线槽上方的钨去除；
四.上层金属层中的金属布线槽刻蚀，形成上层金属层中的金属布线槽；
五.对通孔和上层金属层中的金属布线槽进行钨填充；
六.钨化学机械抛光，磨去晶圆表面多余的钨。
所述上层金属层中的金属布线槽的刻蚀可以是干法刻蚀或湿法刻蚀。所述上层金属层中的金属布线槽的刻蚀，其刻蚀过程可以分为两个阶段，第一阶段刻蚀工艺，采用对上层金属层介质材料有高选择比的工艺刻蚀钨，并且停留在层间介质层之上，第二阶段刻蚀工艺，采用对钨有高选择比的工艺刻蚀上层金属层介质材料。
本发明的在半导体后道(Back-End-Of-Line，BEOL)金属连线制作的钨双大马士革工艺，是在由晶圆表面上层金属层刻蚀通孔(via)至下层金属层中的金属布线槽之后，往通孔中填充钨，然后直接进行上层金属层中的金属布线槽的光刻和刻蚀，在整个双大马士革结构形成之后，再往通孔和上层金属层中的金属布线槽中填充钨，最后通过化学机械抛光(CMP)磨去晶圆表面多余的钨。本发明的钨双大马士革工艺，利用钨的填孔性和可刻蚀性，直接用钨替代了传统通孔填充材料，作为在刻蚀通孔上面的上层金属层中的金属布线槽时保护通孔底部的下层金属层及其金属覆盖层的材料，保护通孔底部下层金属层的金属覆盖层，省去了传统工艺中在上层金属层中的金属布线槽刻蚀完毕之后去除通孔填充物的过程，简化了整个工艺过程，降低了工艺成本。
附图说明
图1是传统的钨双大马士革工艺通孔刻蚀之后的结构示意图；
图2是传统的钨双大马士革工艺往通孔填充材料并反刻之后的结构示意图；
图3是传统的钨双大马士革工艺金属布线槽光刻并刻蚀之后的结构示意图；
图4是传统的钨双大马士革工艺通孔金属布线槽中填充钨之后的结构示意图；
图5是传统的钨双大马士革工艺钨化学机械抛光之后的结构示意图；
图6是本发明的钨双大马士革工艺流程示意图；
图7是本发明的钨双大马士革工艺通孔刻蚀之后的结构示意图；
图8是本发明的钨双大马士革工艺往通孔填充钨之后的结构示意图；
图9是本发明的钨双大马士革工艺金属布线槽光刻和钨刻蚀之后的结构示意图；
图10是本发明的钨双大马士革工艺金属布线槽刻蚀之后的结构示意图；
图11是本发明的钨双大马士革工艺往金属布线槽填充钨之后的结构示意图；
图12是本发明的钨双大马士革工艺钨化学机械抛光之后的结构示意图。
具体实施方式
本发明的在半导体后道(Back-End-Of-Line，BEOL)金属连线制作的钨双大马士革工艺，一实施方式如图6～12所示，晶圆上包括依次从下到上的下层金属层1、金属覆盖层2、层间介质层3、金属布线槽阻挡层4、上层金属层5，下层金属层1中有填充有金属的金属布线槽，工艺流程为：
一.通孔的光刻与刻蚀，通孔由晶圆表面上层金属层5至下层金属层1中的金属布线槽，如图7所示；
二.通孔钨的填充，在所述通孔中填充钨8，如图8所示；
三.上层金属层5中的金属布线槽的光刻和钨刻蚀，将上层金属层5中的金属布线槽上方的钨去除，如图9所示；
四.上层金属层5中的金属布线槽刻蚀，如图10所示，所述上层金属层5中的金属布线槽的刻蚀可以是干法刻蚀或湿法刻蚀，其刻蚀过程可以分为两个阶段，第一阶段刻蚀工艺，采用对上层金属层5介质材料有高选择比的工艺刻蚀钨，并且停留在层间介质层3之上，第二阶段刻蚀工艺，采用对钨有高选择比的工艺刻蚀上层金属层介质材料，最终形成上层金属层5中的金属布线槽；
五.对通孔和上层金属层5中的金属布线槽进行钨填充，如图11所示；
六.钨化学机械抛光CMP，磨去晶圆表面多余的钨，如图12所示。
本发明的在半导体后道(Back-End-Of-Line，BEOL)金属连线制作的钨双大马士革工艺，是在由晶圆表面上层金属层刻蚀通孔(via)至下层金属层中的金属布线槽之后，往通孔中填充钨，然后直接进行上层金属层中的金属布线槽的光刻和刻蚀，在整个双大马士革结构形成之后，再往通孔和上层金属层中的金属布线槽中填充钨，最后通过化学机械抛光(CMP)磨去晶圆表面多余的钨。本发明的钨双大马士革工艺，利用钨的填孔性和可刻蚀性，直接用钨替代了传统通孔填充材料，作为在刻蚀通孔上面的上层金属层中的金属布线槽时保护通孔底部的下层金属层及其金属覆盖层的材料，保护通孔底部下层金属层的金属覆盖层，省去了传统工艺中在上层金属层中的金属布线槽刻蚀完毕之后去除通孔填充物的过程，简化了整个工艺过程，降低了工艺成本。

Claims (3)

1.一种钨双大马士革工艺，晶圆上包括依次从下到上的下层金属层、金属覆盖层、层间介质层、金属布线槽阻挡层、上层金属层，下层金属层中有填充有金属的金属布线槽，其特征在于，包括以下步骤：
一.通孔的光刻与刻蚀，通孔由晶圆表面上层金属层至下层金属层中的金属布线槽；
二.在所述通孔中填充钨；
三.上层金属层中的金属布线槽的光刻和钨刻蚀，将上层金属层中的金属布线槽上方的钨去除；
四.上层金属层中的金属布线槽刻蚀，形成上层金属层中的金属布线槽；
五.对通孔和上层金属层中的金属布线槽进行钨填充；
六.钨化学机械抛光，磨去晶圆表面多余的钨。
2.根据权利要求1所述的钨双大马士革工艺，其特征在于，所述上层金属层中的金属布线槽的刻蚀是干法刻蚀或湿法刻蚀。
3.根据权利要求2所述的钨双大马士革工艺，其特征在于，所述上层金属层中的金属布线槽的刻蚀，其刻蚀过程分为两个阶段，第一阶段刻蚀工艺，采用对上层金属层介质材料有高选择比的工艺刻蚀钨，并且停留在层间介质层之上，第二阶段刻蚀工艺，采用对钨有高选择比的工艺刻蚀上层金属层介质材料。
CN 200910201709 2009-10-22 2009-10-22 钨双大马士革工艺 Active CN102044487B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910201709 CN102044487B (zh) 2009-10-22 2009-10-22 钨双大马士革工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910201709 CN102044487B (zh) 2009-10-22 2009-10-22 钨双大马士革工艺

Publications (2)

Publication Number Publication Date
CN102044487A true CN102044487A (zh) 2011-05-04
CN102044487B CN102044487B (zh) 2013-03-13

Family

ID=43910499

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910201709 Active CN102044487B (zh) 2009-10-22 2009-10-22 钨双大马士革工艺

Country Status (1)

Country Link
CN (1) CN102044487B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108538779A (zh) * 2018-03-29 2018-09-14 上海华力集成电路制造有限公司 双大马士革工艺方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050170625A1 (en) * 2004-01-29 2005-08-04 Chartered Semiconductor Manufacturing Ltd. Novel method to control dual damascene trench etch profile and trench depth uniformity
CN1812074A (zh) * 2004-12-08 2006-08-02 三星电子株式会社 形成互连结构和半导体器件的方法
CN101410481A (zh) * 2006-03-29 2009-04-15 英特尔公司 在半导体加工中蚀刻金属硬掩模材料的组合物

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050170625A1 (en) * 2004-01-29 2005-08-04 Chartered Semiconductor Manufacturing Ltd. Novel method to control dual damascene trench etch profile and trench depth uniformity
CN1812074A (zh) * 2004-12-08 2006-08-02 三星电子株式会社 形成互连结构和半导体器件的方法
CN101410481A (zh) * 2006-03-29 2009-04-15 英特尔公司 在半导体加工中蚀刻金属硬掩模材料的组合物

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108538779A (zh) * 2018-03-29 2018-09-14 上海华力集成电路制造有限公司 双大马士革工艺方法

Also Published As

Publication number Publication date
CN102044487B (zh) 2013-03-13

Similar Documents

Publication Publication Date Title
TWI579998B (zh) 半導體裝置與其形成方法
JP4347637B2 (ja) トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置
US7544601B2 (en) Semiconductor device and a method for manufacturing the same
EP2047506B1 (en) Process for making an interconnect structure
JP5062969B2 (ja) 半導体素子のランディングプラグコンタクト形成方法
US20070111497A1 (en) Process for forming a redundant structure
JP2001313373A (ja) キャパシタ構造およびその製造方法
EP3525252B1 (en) Cmp stop layer and sacrifice layer for high-yield small size mram devices
CN107481969B (zh) 一种通孔的形成方法
KR101842903B1 (ko) 에어 갭 상호연결 구조의 형성 방법
US8409962B2 (en) Manufacturing method of copper interconnection structure with MIM capacitor
CN101752298B (zh) 金属互连结构的制造方法
CN103066014B (zh) 一种铜/空气隙的制备方法
US8610275B2 (en) Semiconductor contact structure including a spacer formed within a via and method of manufacturing the same
US20140054754A1 (en) Optically reactive masking
CN102044487B (zh) 钨双大马士革工艺
US20130075862A1 (en) Embedded capacitor and method of fabricating the same
CN103594415B (zh) 半导体器件的形成方法
CN104979273A (zh) 形成互连结构的方法
JP2005197692A (ja) 半導体素子のデュアルダマシンパターン形成方法
CN103117246B (zh) 金属互连结构的制作方法
CN104022070A (zh) 互连结构的形成方法
CN108962818B (zh) 电容结构的制作方法以及电容结构
CN102339791B (zh) 一种半导体器件制作方法
US7361575B2 (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131216

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131216

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.