CN102035552B - 一种八通道高速模拟信号并行采集装置 - Google Patents
一种八通道高速模拟信号并行采集装置 Download PDFInfo
- Publication number
- CN102035552B CN102035552B CN 201010544692 CN201010544692A CN102035552B CN 102035552 B CN102035552 B CN 102035552B CN 201010544692 CN201010544692 CN 201010544692 CN 201010544692 A CN201010544692 A CN 201010544692A CN 102035552 B CN102035552 B CN 102035552B
- Authority
- CN
- China
- Prior art keywords
- pin
- fifo buffer
- modular converter
- analog signal
- buffer memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 117
- 239000000872 buffer Substances 0.000 claims abstract description 111
- 230000009466 transformation Effects 0.000 claims description 9
- 108010089790 Eukaryotic Initiation Factor-3 Proteins 0.000 claims description 4
- 102100033132 Eukaryotic translation initiation factor 3 subunit E Human genes 0.000 claims description 4
- 102100028043 Fibroblast growth factor 3 Human genes 0.000 claims description 4
- 102100024061 Integrator complex subunit 1 Human genes 0.000 claims description 4
- 101710092857 Integrator complex subunit 1 Proteins 0.000 claims description 4
- 108050002021 Integrator complex subunit 2 Proteins 0.000 claims description 4
- 101710092886 Integrator complex subunit 3 Proteins 0.000 claims description 4
- 101710092887 Integrator complex subunit 4 Proteins 0.000 claims description 4
- 102100039131 Integrator complex subunit 5 Human genes 0.000 claims description 4
- 101710092888 Integrator complex subunit 5 Proteins 0.000 claims description 4
- 102100030147 Integrator complex subunit 7 Human genes 0.000 claims description 4
- 101710092890 Integrator complex subunit 7 Proteins 0.000 claims description 4
- 102100025254 Neurogenic locus notch homolog protein 4 Human genes 0.000 claims description 4
- 102100037075 Proto-oncogene Wnt-3 Human genes 0.000 claims description 4
- 101100190527 Arabidopsis thaliana PIN5 gene Proteins 0.000 claims description 2
- 101100190528 Arabidopsis thaliana PIN6 gene Proteins 0.000 claims description 2
- 101100190529 Arabidopsis thaliana PIN7 gene Proteins 0.000 claims description 2
- 101100190530 Arabidopsis thaliana PIN8 gene Proteins 0.000 claims description 2
- 108010059419 NIMA-Interacting Peptidylprolyl Isomerase Proteins 0.000 claims description 2
- 101150087393 PIN3 gene Proteins 0.000 claims description 2
- 108010037490 Peptidyl-Prolyl Cis-Trans Isomerase NIMA-Interacting 4 Proteins 0.000 claims description 2
- 102100026114 Peptidyl-prolyl cis-trans isomerase NIMA-interacting 1 Human genes 0.000 claims description 2
- 102100031653 Peptidyl-prolyl cis-trans isomerase NIMA-interacting 4 Human genes 0.000 claims description 2
- 102000007315 Telomeric Repeat Binding Protein 1 Human genes 0.000 claims description 2
- 108010033711 Telomeric Repeat Binding Protein 1 Proteins 0.000 claims description 2
- 230000015654 memory Effects 0.000 claims 43
- 238000004891 communication Methods 0.000 abstract description 4
- 238000007781 pre-processing Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明一种八通道高速模拟信号并行采集装置属于电子通信领域，特别涉及一种带有先进先出缓存多通道高速变化的模拟信号采集，并转换成数字信号传送给外部总线进行处理。信号采集装置采用现场可编程门阵列器件作为八路高速拟信号的预处理单元，带有八个先进先出缓存，配合算术逻辑单元进行八通道高速模拟信号的并行采集。采集装置内置八个先进先出FIFO缓存，其整体结构由FPGA并行采集模块、八个A/D转换模块组成；FPGA并行采集模块由ALU单元、八个三态门和八个FIFO缓存组成。本发明采集速度快，能够保证采集的实时性，解决了八路高速模拟信号的并行采集问题，提高了装置的性能。
Description
技术领域
本发明一种八通道高速模拟信号并行采集装置属于电子通信领域，特别涉及一种带有先进先出缓存多通道高速变化的模拟信号采集，并转换成数字信号传送给外部总线进行处理的信号采集装置。
背景技术
在通信技术领域，数字信号传输稳定、易于控制和处理，是当前应用最多的通信方式。在实际应用中，很多信号源为模拟信号，例如从传感器感知的信号为连续变化的电压或电流信号，这些信号需要转换成数字信号。对于一般的低速模拟信号，可以通过一个微控制单元控制一个模拟/数字转换器(以下简称A/D)来实现，但是当所采集的模拟信号为多路并且变化特别快时，很难保证所采集的模拟信号不失真。在申请号为200710140206，发明人为蔡仁哲的发明专利“数字模拟转换器及转换方法”中，公告了一种数字模拟转换器，是基于单路的转换方法而提出的，不能对多路模拟信号进行分时高速采集处理。在申请号为201010217051.1的发明专利“双MCU控制多通道高速模拟信号采集器”中，发明人邱铁等提出了一种多通道数字模拟转换器，是基于双MCU协同处理采集信号，不能同时满足八路高速模拟信号的采集要求。
发明内容
本发明要解决的技术难题是克服上述现有技术的缺陷，发明一种性能优越的多通道高速模拟信号并行采集装置。如果用传统的信号采集方法，采用单个处理器同时采集八路高速变化的模拟信号，无法保证信号不失真；如果采用多个处理器，会造成资源浪费。而本发明的一种八通道高速模拟信号并行采集装置是采用现场可编程门阵列器件(以下简称FPGA)作为八路高速拟信号的预处理单元，带有八个先进先出缓存，配合算术逻辑单元(以下简称ALU单元)进行八通道高速模拟信号的并行采集。采集速度快，能够保证采集的实时性，解决了八路高速模拟信号的并行采集问题，提高了装置的性能。
本发明采用的技术方案是一种八通道高速模拟信号并行采集装置，信号采集装置采用现场可编程门阵列器件作为八路高速拟信号的预处理单元，带有八个先进先出缓存，配合算术逻辑单元进行八通道高速模拟信号的并行采集；采集装置内置八个先进先出FIFO缓存，其整体结构由FPGA并行采集模块I、第一A/D转换模块II、第二A/D转换模块III、第三A/D转换模块IV、第四A/D转换模块V、第五A/D转换模块VI、第六A/D转换模块VII、第七A/D转换模块VIII和第八A/D转换模块IX组成。FPGA并行采集模块I由ALU单元3、第一三态门4、第一FIFO缓存5、第二三态门6、第二FIFO缓存7、第三三态门8、第三FIFO缓存9、第四三态门10、第四FIFO缓存11、第五三态门12、第五FIFO缓存13、第六三态门14、第六FIFO缓存15、第七三态门16、第七FIFO缓存17、第八三态门18、第八FIFO缓存19组成，其中每个FIFO缓存占有8个字节大小。
FPGA并行采集模块I的中断第0引脚INT0与第一A/D转换模块II的A/D转换中断引脚INT相连，用于接收第一A/D转换模块II的转换完毕中断请求；FPGA并行采集模块I的通用输入输出第0端口P0与第一A/D转换模块II的A/D转换数据总线DB相连，用于接收第一A/D转换模块II的转换结果数据；第一A/D转换模块II的模拟信号输入通道CH_IN与第一模拟信号输入端20的模拟信号输入端接线引脚CH_CON相连，作为第一路模拟号的输入端；FPGA并行采集模块I的第一FIFO缓存状态引脚SF0与状态总线接线端子2的状态总线接线端子第0引脚PIN0相连，用于查询第一FIFO缓存5的状态信息。
FPGA并行采集模块I的中断第1引脚INT1与第二A/D转换模块III的A/D转换中断引脚INT相连，用于接收第二A/D转换模块III的转换完毕中断请求；FPGA并行采集模块I的通用输入输出第1端口P1与第二A/D转换模块III的A/D转换数据总线DB相连，用于接收第二A/D转换模块III的转换结果数据；第二A/D转换模块III的模拟信号输入通道CH_IN与第二模拟信号输入端21的模拟信号输入端接线引脚CH_CON相连，作为第二路模拟号的输入端。FPGA并行采集模块I的第二FIFO缓存状态引脚SF1与状态总线接线端子2的状态总线接线端子第1引脚PIN1相连，用于查询第二FIFO缓存7的状态信息。
FPGA并行采集模块I的中断第2引脚INT2与第三A/D转换模块IV的A/D转换中断引脚INT相连，用于接收第三A/D转换模块IV的转换完毕中断请求；FPGA并行采集模块I的通用输入输出第2端口P2与第三A/D转换模块IV的A/D转换数据总线DB相连，用于接收第三A/D转换模块IV的转换结果数据；第三A/D转换模块IV的模拟信号输入通道CH_IN与第三模拟信号输入端22的模拟信号输入端接线引脚CH_CON相连，作为第三路模拟号的输入端。FPGA并行采集模块I的第三FIFO缓存状态引脚SF2与状态总线接线端子2的状态总线接线端子第2引脚PIN2相连，用于查询第三FIFO缓存9的状态信息。
FPGA并行采集模块I的中断第3引脚INT3与第四A/D转换模块V的A/D转换中断引脚INT相连，用于接收第四A/D转换模块V的转换完毕中断请求；FPGA并行采集模块I的通用输入输出第3端口P3与第四A/D转换模块V的A/D转换数据总线DB相连，用于接收第四A/D转换模块V的转换结果数据；第四A/D转换模块V的模拟信号输入通道CH_IN与第四模拟信号输入端23的模拟信号输入端接线引脚CH_CON相连，作为第四路模拟号的输入端。FPGA并行采集模块I的第四FIFO缓存状态引脚SF3与状态总线接线端子2的状态总线接线端子第3引脚PIN3相连，用于查询第四FIFO缓存11的状态信息。
FPGA并行采集模块I的中断第4引脚INT4与第五A/D转换模块VI的A/D转换中断引脚INT相连，用于接收第五A/D转换模块VI的转换完毕中断请求；FPGA并行采集模块I的通用输入输出第4端口P4与第五A/D转换模块VI的A/D转换数据总线DB相连，用于接收第五A/D转换模块VI的转换结果数据；第五A/D转换模块VI的模拟信号输入通道CH_IN与第五模拟信号输入端24的模拟信号输入端接线引脚CH_CON相连，作为第五路模拟号的输入端。FPGA并行采集模块I的第五FIFO缓存状态引脚SF4与状态总线接线端子2的状态总线接线端子第4引脚PIN4相连，用于查询第五FIFO缓存13的状态信息。
FPGA并行采集模块I的中断第5引脚INT5与第六A/D转换模块VII的A/D转换中断引脚INT相连，用于接收第六A/D转换模块VII的转换完毕中断请求；FPGA并行采集模块I的通用输入输出第5端口P5与第六A/D转换模块VII的A/D转换数据总线DB相连，用于接收第六A/D转换模块VII的转换结果数据；第六A/D转换模块VII的模拟信号输入通道CH_IN与第六模拟信号输入端25的模拟信号输入端接线引脚CH_CON相连，作为第六路模拟号的输入端。FPGA并行采集模块I的第六FIFO缓存状态引脚SF5与状态总线接线端子2的状态总线接线端子第5引脚PIN5相连，用于查询第六FIFO缓存15的状态信息。
FPGA并行采集模块I的中断第6引脚INT6与第七A/D转换模块VIII的A/D转换中断引脚INT相连，用于接收第七A/D转换模块VIII的转换完毕中断请求；FPGA并行采集模块I的通用输入输出第6端口P6与第七A/D转换模块VIII的A/D转换数据总线DB相连，用于接收第七A/D转换模块VIII的转换结果数据；第七A/D转换模块VIII的模拟信号输入通道CH_IN与第七模拟信号输入端26的模拟信号输入端接线引脚CH_CON相连，作为第七路模拟号的输入端。FPGA并行采集模块I的第七FIFO缓存状态引脚SF6与状态总线接线端子2的状态总线接线端子第6引脚PIN6相连，用于查询第七FIFO缓存17的状态信息。
FPGA并行采集模块I的中断第7引脚INT7与第八A/D转换模块IX的A/D转换中断引脚INT相连，用于接收第八A/D转换模块IX的转换完毕中断请求；FPGA并行采集模块I的通用输入输出第7端口P7与第八A/D转换模块IX的A/D转换数据总线DB相连，用于接收第八A/D转换模块IX的转换结果数据；第八A/D转换模块IX的模拟信号输入通道CH_IN与第八模拟信号输入端27的模拟信号输入端接线引脚CH_CON相连，作为第八路模拟号的输入端。FPGA并行采集模块I的第八FIFO缓存状态引脚SF7与状态总线接线端子2的状态总线接线端子第7引脚PIN7相连，用于查询第八FIFO缓存19的状态信息。
在FPGA并行采集模块I中，通用输入输出第0端口P0与第一FIFO缓存5相连，第一FIFO缓存5通过第一三态门4连接到内部总线28，第一三态门4由ALU单元3的片选信号第0控制端CS0控制，第一FIFO缓存5是否为空由第一FIFO缓存状态引脚SF0进行标识，中断第0引脚INT0作为ALU单元3的输入信号；
通用输入输出第1端口P1与第二FIFO缓存7相连，第二FIFO缓存7通过第二三态门6连接到内部总线28，第二三态门6由ALU单元3的片选信号第1控制端CS1控制，第二FIFO缓存7是否为空由第二FIFO缓存状态引脚SF1进行标识，中断第1引脚INT1作为ALU单元3的输入信号；
通用输入输出第2端口P2与第三FIFO缓存9相连，第三FIFO缓存9通过第三三态门8连接到内部总线28，第三三态门8由ALU单元3的片选信号第2控制端CS2控制，第三FIFO缓存9是否为空由第三FIFO缓存状态引脚SF2进行标识，中断第2引脚INT2作为ALU单元3的输入信号；
通用输入输出第3端口P3与第四FIFO缓存11相连，第四FIFO缓存11通过第四三态门10连接到内部总线28，第四三态门10由ALU单元3的片选信号第3控制端CS3控制，第四FIFO缓存11是否为空由第四FIFO缓存状态引脚SF3进行标识，中断第3引脚INT3作为ALU单元3的输入信号；
通用输入输出第4端口P4与第五FIFO缓存13相连，第五FIFO缓存13通过第五三态门12连接到内部总线28，第五三态门12由ALU单元3的片选信号第4控制端CS4控制，第五FIFO缓存13是否为空由第五FIFO缓存状态引脚SF4进行标识，中断第4引脚INT4作为ALU单元3输入信号；
通用输入输出第5端口P5与第六FIFO缓存15相连，第六FIFO缓存15通过第六三态门14连接到内部总线28，第六三态门14由ALU单元3的片选信号第5控制端CS5控制，第六FIFO缓存15是否为空由第六FIFO缓存状态引脚SF5进行标识，中断第5引脚INT5作为ALU单元3的输入信号；
通用输入输出第6端口P6与第七FIFO缓存17相连，第七FIFO缓存17通过第七三态门16连接到内部总线28，第七三态门16由ALU单元3的片选信号第6控制端CS6控制，第七FIFO缓存17是否为空由第七FIFO缓存状态引脚SF6进行标识，中断第6引脚INT6作为ALU单元3的输入信号；
通用输入输出第7端口P7与第八FIFO缓存19相连，第八FIFO缓存19通过第八三态门18连接到内部总线28，第八三态门18由ALU单元3的片选信号第7控制端CS7控制，第八FIFO缓存19是否为空由第八FIFO缓存状态引脚SF7进行标识，中断第7引脚INT7作为ALU单元3的输入信号；
外部总线接口1与的内部总线28的外部总线端口DB_EXP连接，可以进行数据输入与输出。
本发明的效果是采用FPGA设计八通道带有先进先出缓存的高速模拟信号并行采集装置，结构新颖，采集信号响应快，各个通道可以同时进行采集，在时间上无需等待，实时性好；总线接口灵活方便，易与控制和扩展；具有良好的可维护，较好的经济性，制造方便，成本低；相对传统多MCU采集方式，功耗低。
附图说明
图1为一种八通道高速模拟信号并行采集装置的总体结构图，图2为FPGA并行采集模块内部结构图。
其中，I-FPGA并行采集模块，II-第一A/D转换模块，III-第二A/D转换模块，IV-第三A/D转换模块，V-第四A/D转换模块，VI-第五A/D转换模块，VII-第六A/D转换模块，VIII-第七A/D转换模块，IX-第八A/D转换模块；1-外部总线接口，2-状态总线接线端子，3-ALU单元，4-第一三态门，5-第一FIFO状态缓存，6-第二三态门，7-第二FIFO缓存，8-第三三态门，9-第三FIFO缓存，10-第四三态门，11-第四FIFO缓存，12-第五三态门，13-第五FIFO缓存，14-第六三态门，15-第六FIFO缓存，16-第七三态门，17-第七FIFO缓存，18-第八三态门，19-第八FIFO缓存，20-第一模拟信号输入端，21-第二模拟信号输入端，22-第三模拟信号输入端，23-第四模拟信号输入端，24-第五模拟信号输入端，25-第六模拟信号输入端，26-第七模拟信号输入端，27-第八模拟信号输入端，28-内部总线；DB EXP-外部总线端口，INT0-中断第0引脚，INT1-中断第1引脚，INT2-中断第2引脚，INT3-中断第3引脚，INT4-中断第4引脚，INT5-中断第5引脚，INT6-中断第6引脚，INT7-中断第7引脚，P0-通用输入输出第0端口，P1-通用输入输出第1端口，P2-通用输入输出第2端口，P3-通用输入输出第3端口，P4-通用输入输出第4端口，P5-通用输入输出第5端口，P6-通用输入输出第6端口，P7-通用输入输出第7端口，INT-A/D转换中断引脚，DB-A/D转换模块数据总线，CH_IN-模拟信号输入通道，CH_CON-模拟信号输入端接线引脚，SF0-第-FIFO缓存状态引脚，SF1-第二FIFO缓存状态引脚，SF2-第三FIFO缓存状态引脚，SF3-第四FIFO缓存状态引脚，SF4-第五FIFO缓存状态引脚，SF5-第六FIFO缓存状态引脚，SF6-第七FIFO缓存状态引脚，SF7-第八FIFO缓存状态引脚，PIN0-状态总线接线端子第0引脚，PIN1-状态总线接线端子第1引脚，PIN2-状态总线接线端子第2引脚，PIN3-状态总线接线端子第3引脚，PIN4-状态总线接线端子第4引脚，PIN5-状态总线接线端子第5引脚，PIN6-状态总线接线端子第6引脚，PIN7-状态总线接线端子第7引脚。CS0-片选信号第0控制端，CS1-片选信号第1控制端，CS2-片选信号第2控制端，CS3-片选信号第3控制端，CS4-片选信号第4控制端，CS5-片选信号第5控制端，CS6-片选信号第6控制端，CS7-片选信号第7控制端。
具体实施方式
下面结合说明书附图和技术方案详细说明本发明的具体实施方式：
一种八通道高速模拟信号并行采集装置的总体结构图，电路模块组成和连接关系，如说明书附图1所示，FPGA并行采集模块内部结构如图2所示。本发明可以同时采集八路模拟信号，并且此八路信号都可以独立进行，因此本实施例以第一A/D转换模块II采集过程为例，详细说明本发明的实施方式。
模拟信号从第一模拟信号输入端20的模拟信号输入端接线引脚CH_CON输入，由经由模拟信号输入通道CH_IN进入第一A/D转换模块II。第一A/D转换模块II对模拟信号进行采样转换，转换完毕后存入第一FIFO缓存5，并由A/D转换中断引脚INT申请中断。此时，FPGA并行采集模块I的中断第0引脚INT0收到中断请求后，由ALU单元3进行处理。首先ALU单元3将第一FIFO缓存状态引脚SF0置为1，其真值表如下表所示，指示第一FIFO缓存5的数据进入内部总线28；接下来ALU单元3的片选信号第0控制端CS0控制第一三态门4处于开启状态，使第一A/D转换模块II连接到内部总线28，保证数据进行传输，将数据送到外部总线接口1，从而完成一次数据采集和传输。如果第一A/D转换模块II对模拟信号进行采样转换并存入第一FIFO缓存5后，在第一FIFO缓存5中的数据没有被及时取走，由于第一FIFO缓存5具有8个字节的缓存，可以暂时缓存数据。其余七路模拟信号的采集同第一A/D转换模块II的采集方式。
本发明一种八通道高速模拟信号并行采集装置，FPGA并行采集模块I带有八个FIFO缓存，并实时监测八通道A/D转换模块的采集状态，能够对八路高速变化的模拟信号进行实时采集，信号采集和存缓存数据延迟时间短，效率高，能够适应高速变化的模拟信号采集和处理。采用FPGA硬件可编程技术设计的FPGA并行采集模块I，功率消耗低，响应快，能够进行高速的处理与通道实时切换，外部总线接口简单，具有很强的扩展性和可移植性。
Claims (1)
1.一种八通道高速模拟信号并行采集装置，其特征是，采集装置采用现场可编程门阵列器件作为八路高速模拟信号的预处理单元，带有八个先进先出缓存，配合算术逻辑单元进行八通道高速模拟信号的并行采集；采集装置内置八个先进先出FIFO缓存，其整体结构由FPGA并行采集模块(I)、第一A/D转换模块(II)、第二A/D转换模块(III)、第三A/D转换模块(IV)、第四A/D转换模块(V)、第五A/D转换模块(VI)、第六A/D转换模块(VII)、第七A/D转换模块(VIII)和第八A/D转换模块(IX)组成；FPGA并行采集模块(I)由ALU单元(3)、第一三态门(4)、第一FIFO缓存(5)、第二三态门(6)、第二FIFO缓存(7)、第三三态门(8)、第三FIFO缓存(9)、第四三态门(10)、第四FIFO缓存(11)、第五三态门(12)、第五FIFO缓存(13)、第六三态门(14)、第六FIFO缓存(15)、第七三态门(16)、第七FIFO缓存(17)、第八三态门(18)、第八FIFO缓存(19)组成，其中每个FIFO缓存占有8个字节大小；
FPGA并行采集模块(I)的中断第0引脚INTO与第一A/D转换模块(II)的A/D转换中断引脚INT相连，用于接收第一A/D转换模块(II)的转换完毕中断请求；FPGA并行采集模块(I)的通用输入输出第0端口P0与第一A/D转换模块(II)的A/D转换数据总线DB相连，用于接收第一A/D转换模块(II)的转换结果数据；第一A/D转换模块(II)的模拟信号输入通道CH_IN与第一模拟信号输入端(20)的模拟信号输入端接线引脚CH_CON相连，作为第一模拟信号的输入端；FPGA并行采集模块(I)的用于查询第一FIFO缓存(5)的状态信息的第一FIFO缓存状态引脚SF0与状态总线接线端子(2)的状态总线接线端子第0引脚PIN0相连；
FPGA并行采集模块(I)的中断第1引脚INT1与第二A/D转换模块(III)的A/D转换中断引脚INT相连，用于接收第二A/D转换模块(III)的转换完毕中断请求；FPGA并行采集模块(I)的通用输入输出第1端口P1与第二A/D转换模块III的A/D转换数据总线DB相连，用于接收第二A/D转换模块(III)的转换结果数据；第二A/D转换模块(III)的模拟信号输入通道CH_IN与第二模拟信号输入端(21)的模拟信号输入端接线引脚CH_CON相连，作为第二模拟信号的输入端；FPGA并行采集模块(I)的用于查询第二FIFO缓存(7)的状态信息的第二FIFO缓存状态引脚SF1与状态总线接线端子(2)的状态总线接线端子第1引脚PIN1相连；
FPGA并行采集模块(I)的中断第2引脚INT2与第三A/D转换模块(IV)的A/D转换中断引脚INT相连，用于接收第三A/D转换模块(IV)的转换完毕中断请求；FPGA并行采集模块(I)的通用输入输出第2端口P2与第三A/D转换模块(IV)的A/D转换数据总线DB相连，用于接收第三A/D转换模块(IV)的转换结果数据；第三A/D转换模块(IV)的模拟信号输入通道CH_IN与第三模拟信号输入端(22)的模拟信号输入端接线引脚CH_CON相连，作为第三模拟信号的输入端；FPGA并行采集模块(I)的用于查询第三FIFO缓存(9)的状态信息的第三FIFO缓存状态引脚SF2与状态总线接线端子(2)的状态总线接线端子第2引脚PIN2相连；
FPGA并行采集模块(I)的中断第3引脚INT3与第四A/D转换模块(V)的A/D转换中断引脚INT相连，用于接收第四A/D转换模块(V)的转换完毕中断请求；FPGA并行采集模块(I)的通用输入输出第3端口P3与第四A/D转换模块(V)的A/D转换数据总线DB相连，用于接收第四A/D转换模块(V)的转换结果数据；第四A/D转换模块(V)的模拟信号输入通道CH_IN与第四模拟信号输入端(23)的模拟信号输入端接线引脚CH_CON相连，作为第四模拟信号的输入端；FPGA并行采集模块(I)的用于查询第四FIFO缓存(11)的状态信息的第四FIFO缓存状态引脚SF3与状态总线接线端子(2)的状态总线接线端子第3引脚PIN3相连；
FPGA并行采集模块(I)的中断第4引脚INT4与第五A/D转换模块(VI)的A/D转换中断引脚INT相连，用于接收第五A/D转换模块(VI)的转换完毕中断请求；FPGA并行采集模块(I)的通用输入输出第4端口P4与第五A/D转换模块(VI)的A/D转换数据总线DB相连，用于接收第五A/D转换模块(VI)的转换结果数据；第五A/D转换模块(VI)的模拟信号输入通道CH_IN与第五模拟信号输入端(24)的模拟信号输入端接线引脚CH_CON相连，作为第五模拟信号的输入端；FPGA并行采集模块(I)的用于查询第五FIFO缓存(13)的状态信息的第五FIFO缓存状态引脚SF4与状态总线接线端子(2)的状态总线接线端子第4引脚PIN4相连；
FPGA并行采集模块(I)的中断第5引脚INT5与第六A/D转换模块(VII)的A/D转换中断引脚INT相连，用于接收第六A/D转换模块(VII)的转换完毕中断请求；FPGA并行采集模块(I)的通用输入输出第5端口P5与第六A/D转换模块(VII)的A/D转换数据总线DB相连，用于接收第六A/D转换模块(VII)的转换结果数据；第六A/D转换模块(VII)的模拟信号输入通道CH_IN与第六模拟信号输入端(25)的模拟信号输入端接线引脚CH_CON相连，作为第六模拟信号的输入端；FPGA并行采集模块(I)的用于查询第六FIFO缓存(15)的状态信息的第六FIFO缓存状态引脚SF5与状态总线接线端子(2)的状态总线接线端子第5引脚PIN5相连；
FPGA并行采集模块(I)的中断第6引脚INT6与第七A/D转换模块(VIII)的A/D转换中断引脚INT相连，用于接收第七A/D转换模块(VIII)的转换完毕中断请求；FPGA并行采集模块(I)的通用输入输出第6端口P6与第七A/D转换模块(VIII)的A/D转换数据总线DB相连，用于接收第七A/D转换模块(VIII)的转换结果数据；第七A/D转换模块(VIII)的模拟信号输入通道CH_IN与第七模拟信号输入端(26)的模拟信号输入端接线引脚CH_CON相连，作为第七模拟信号的输入端；FPGA并行采集模块(I)的用于查询第七FIFO缓存(17)的状态信息的第七FIFO缓存状态引脚SF6与状态总线接线端子(2)的状态总线接线端子第6引脚PIN6相连；
FPGA并行采集模块(I)的中断第7引脚INT7与第八A/D转换模块(IX)的A/D转换中断引脚INT相连，用于接收第八A/D转换模块(IX)的转换完毕中断请求；FPGA并行采集模块(I)的通用输入输出第7端口P7与第八A/D转换模块(IX)的A/D转换数据总线DB相连，用于接收第八A/D转换模块(IX)的转换结果数据；第八A/D转换模块(IX)的模拟信号输入通道CH_IN与第八模拟信号输入端(27)的模拟信号输入端接线引脚CH_CON相连，作为第八模拟信号的输入端；FPGA并行采集模块(I)的用于查询第八FIFO缓存(19)的状态信息的第八FIFO缓存状态引脚SF7与状态总线接线端子(2)的状态总线接线端子第7引脚PIN7相连；
在FPGA并行采集模块(I)中，通用输入输出第0端口P0与第一FIFO缓存5相连，第一FIFO缓存(5)通过第一三态门(4)连接到内部总线(28)，第一三态门(4)由ALU单元(3)的片选信号第0控制端CS0控制，第一FIFO缓存(5)是否为空由第一FIFO缓存状态引脚SF0进行标识，中断第0引脚INTO作为ALU单元(3)输入信号；
在FPGA并行采集模块(I)中，通用输入输出第1端口P1与第二FIFO缓存(7)相连，第二FIFO缓存(7)通过第二三态门(6)连接到内部总线(28)，第二三态门(6)由ALU单元(3)的片选信号第1控制端CS1控制，第二FIFO缓存(7)是否为空由第二FIFO缓存状态引脚SF1进行标识，中断第1引脚INT1作为ALU单元(3)输入信号；
在FPGA并行采集模块(I)中，通用输入输出第2端口P2与第三FIFO缓存(9)相连，第三FIFO缓存(9)通过第三三态门(8)连接到内部总线(28)，第三三态门(8)由ALU单元(3)的片选信号第2控制端CS2控制，第三FIFO缓存(9)是否为空由第三FIFO缓存状态引脚SF2进行标识，中断第2引脚INT2作为ALU单元(3)输入信号；
在FPGA并行采集模块(I)中，通用输入输出第3端口P3与第四FIFO缓存(11)相连，第四FIFO缓存(11)通过第四三态门(10)连接到内部总线(28)，第四三态门(10)由ALU单元(3)的片选信号第3控制端CS3控制，第四FIFO缓存(11)是否为空由第四FIFO缓存状态引脚SF3进行标识，中断第3引脚INT3作为ALU单元(3)输入信号；
在FPGA并行采集模块(I)中，通用输入输出第4端口P4与第五FIFO缓存(13)相连，第五FIFO缓存(13)通过第五三态门(12)连接到内部总线(28)，第五三态门(12)由ALU单元(3)的片选信号第4控制端CS4控制，第五FIFO缓存(13)是否为空由第五FIFO缓存状态引脚SF4进行标识，中断第4引脚INT4作为ALU单元(3)输入信号；
在FPGA并行采集模块(I)中，通用输入输出第5端口P5与第六FIFO缓存(15)相连，第六FIFO缓存(15)通过第六三态门(14)连接到内部总线(28)，第六三态门(14)由ALU单元(3)的片选信号第5控制端CS5控制，第六FIFO缓存(15)是否为空由第六FIFO缓存状态引脚SF5进行标识，中断第5引脚INT5作为ALU单元(3)输入信号；
在FPGA并行采集模块(I)中，通用输入输出第6端口P6与第七FIFO缓存(17)相连，第七FIFO缓存(17)通过第七三态门(16)连接到内部总线(28)，第七三态门(16)由ALU单元(3)的片选信号第6控制端CS6控制，第七FIFO缓存(17)是否为空由第七FIFO缓存状态引脚SF6进行标识，中断第6引脚INT6作为ALU单元(3)输入信号；
在FPGA并行采集模块(I)中，通用输入输出第7端口P7与第八FIFO缓存(19)相连，第八FIFO缓存(19)通过第八三态门(18)连接到内部总线(28)，第八三态门(18)由ALU单元(3)的片选信号第7控制端CS7控制，第八FIFO缓存(19)是否为空由第八FIFO缓存状态引脚SF7进行标识，中断第7引脚INT7作为ALU单元(3)输入信号；外部总线接口(1)与内部总线(28)的外部总线端口DB_EXP连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010544692 CN102035552B (zh) | 2010-11-11 | 2010-11-11 | 一种八通道高速模拟信号并行采集装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010544692 CN102035552B (zh) | 2010-11-11 | 2010-11-11 | 一种八通道高速模拟信号并行采集装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102035552A CN102035552A (zh) | 2011-04-27 |
| CN102035552B true CN102035552B (zh) | 2013-04-17 |
Family
ID=43887968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010544692 Expired - Fee Related CN102035552B (zh) | 2010-11-11 | 2010-11-11 | 一种八通道高速模拟信号并行采集装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102035552B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118138043B (zh) * | 2024-03-08 | 2025-02-07 | 广芯微电子（广州）股份有限公司 | 一种adc采样数据输出方法、装置及芯片 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5230071A (en) * | 1987-08-13 | 1993-07-20 | Digital Equipment Corporation | Method for controlling the variable baud rate of peripheral devices |
| CN1143869A (zh) * | 1995-06-06 | 1997-02-26 | 环球星有限合伙人公司 | 具有两种系统协议变换的收发信机中继器 |
| CN101551786A (zh) * | 2009-05-05 | 2009-10-07 | 大连理工大学 | 波特率自适应串行通信中继器的制作方法 |
-
2010
- 2010-11-11 CN CN 201010544692 patent/CN102035552B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5230071A (en) * | 1987-08-13 | 1993-07-20 | Digital Equipment Corporation | Method for controlling the variable baud rate of peripheral devices |
| CN1143869A (zh) * | 1995-06-06 | 1997-02-26 | 环球星有限合伙人公司 | 具有两种系统协议变换的收发信机中继器 |
| CN101551786A (zh) * | 2009-05-05 | 2009-10-07 | 大连理工大学 | 波特率自适应串行通信中继器的制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| 赵亮，冯林，吴振宇.基于FPGA的小型机器人无线通信系统.《计算机工程》.2010,第36卷(第13期), * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102035552A (zh) | 2011-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104020691B (zh) | 适用于多总线协议、多扩展接口的信号采集板卡 | |
| CN104657330A (zh) | 一种基于x86架构处理器和FPGA的高性能异构计算平台 | |
| CN101350036A (zh) | 一种高速实时数据采集系统 | |
| US20210200474A1 (en) | Data processing method, apparatus, device, and system, storage medium, and program product | |
| WO2012000295A1 (zh) | 双mcu控制多通道高速模拟信号采集器 | |
| CN202547697U (zh) | 基于fpga的机载传感器数据采集系统 | |
| CN102928821B (zh) | 一种多功能雷达信号处理板 | |
| CN102035552B (zh) | 一种八通道高速模拟信号并行采集装置 | |
| CN103218323B (zh) | 一种高速数据采集和传输装置 | |
| CN110108938B (zh) | 基于gpu数据流驱动的实时电磁频谱分析系统及方法 | |
| CN204479648U (zh) | 一种基于stm32的数据采集监控系统 | |
| CN110174672A (zh) | 基于RFSoC芯片的SAR成像实时信号处理装置 | |
| CN102944869A (zh) | 一种基于tm320c6678的雷达中频接收与信号处理板 | |
| CN102013984B (zh) | 二维网状片上网络系统 | |
| CN120528441A (zh) | 基于fpga实现的宽带信号并行列路实时处理方法 | |
| CN101562748B (zh) | 面向视频处理的多数字信号处理器调度优化方法 | |
| CN102012948A (zh) | 基于usb的数据实时采集和存储系统及方法 | |
| CN109669892A (zh) | 一种基于fpga的mcbsp接口电路 | |
| CN203950307U (zh) | 基于高性能bw100芯片的sar并行处理装置 | |
| CN104182551A (zh) | 多采样率多路同步数据采集系统及采集方法 | |
| CN104035913B (zh) | 基于高性能bw100芯片的sar并行处理方法及装置 | |
| CN201904776U (zh) | 多通道adc同步采样处理电路 | |
| CN202205078U (zh) | 多通道数据采集设备 | |
| CN202563495U (zh) | 一种dma传输装置 | |
| CN115509970A (zh) | 一种fpga多通道高速信号采集处理模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130417 Termination date: 20151111 |
|
| EXPY | Termination of patent right or utility model |