CN102033733A - 新型mcu结构 - Google Patents

新型mcu结构 Download PDF

Info

Publication number
CN102033733A
CN102033733A CN 201110008193 CN201110008193A CN102033733A CN 102033733 A CN102033733 A CN 102033733A CN 201110008193 CN201110008193 CN 201110008193 CN 201110008193 A CN201110008193 A CN 201110008193A CN 102033733 A CN102033733 A CN 102033733A
Authority
CN
China
Prior art keywords
instruction
module
program
decoding
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201110008193
Other languages
English (en)
Other versions
CN102033733B (zh
Inventor
姜岩峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Technology
North China University of Technology
Original Assignee
North China University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North China University of Technology filed Critical North China University of Technology
Priority to CN 201110008193 priority Critical patent/CN102033733B/zh
Publication of CN102033733A publication Critical patent/CN102033733A/zh
Application granted granted Critical
Publication of CN102033733B publication Critical patent/CN102033733B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Executing Machine-Instructions (AREA)

Abstract

本发明公开了一种新型MCU结构，包括取指模块、译码模块和执行模块；取指模块包括依次连接的程序指针单元、程序存储器、程序寄存器，用于根据程序指针单元的值取出指令或操作数存入程序寄存器中；译码模块包括依次连接的指令译码器、时序产生单元、控制器，采用硬布线逻辑译码，根据译码时序的要求，用组合逻辑单元和存储单元组成控制信号生成电路，指令译码器接收来自取指模块的程序寄存器的操作指令，把读入的指令根据编码规则进行分解处理，再由时序产生单元处理后通过控制器产生该指令的控制信号，并将控制信号传递到所述执行模块中完成指令的相应操作。可以较大幅度提高速度，并且与8051指令集兼容。

Description

新型MCU结构
技术领域
本发明涉及一种MCU结构，尤其涉及一种新型MCU结构。
背景技术
MCU(Micro Controller Unit)又名微控制器，是在一片硅片上集成了微处理器、存储器和各种输入、输出接口，具有一台计算机的属性，因而被称为单片微型计算机，简称微控制器。从20世纪70年代Intel公司第一个推出4004微处理器起到80年代初，是微处理器技术飞速发展的时期。微处理器技术的快速渗透刺激了MCU外围LSI器件的发展。由微处理器、微处理器的外围LSI器件、通用IC这三大积木搭起来可以标准地实现一个复杂的电子系统。
现有技术中，MCS-8051是一款非常经典的8位MCU，至今仍得到广泛的应用。
如图1、图2所示，传统8051单片机结构是在一块芯片上集成了CPU、RAM、ROM、RAM、定时器/计数器和多功能I/O线的一台计算机所需要的基本功能部件。
上述现有技术至少存在以下缺点：
随着集成电路设计的迅速发展，传统单片机因其尺寸、功耗、速度等特性已经难以满足一些场合的需要，较低的指令执行速度大大限制了在高速控制中的应用。
发明内容
本发明的目的是提供一种新型MCU结构，可以较大幅度提高速度，并且与8051指令集兼容。
本发明的目的是通过以下技术方案实现的：
本发明的新型MCU结构，包括取指模块、译码模块和执行模块；
所述取指模块包括依次连接的程序指针单元、程序存储器、程序寄存器，用于根据程序指针单元的值取出指令或操作数存入程序寄存器中；
所述译码模块包括依次连接的指令译码器、时序产生单元、控制器，采用硬布线逻辑译码，根据译码时序的要求，用组合逻辑单元和存储单元组成控制信号生成电路，所述指令译码器接收来自取指模块的程序寄存器的操作指令，把读入的指令根据编码规则进行分解处理，再由时序产生单元处理后通过控制器产生该指令的控制信号，并将控制信号传递到所述执行模块中完成指令的相应操作。
由上述本发明提供的技术方案可以看出，本发明实施例提供的新型MCU结构，由于译码模块的指令译码器接收来自取指模块的程序寄存器的操作指令，把读入的指令根据编码规则进行分解处理，再由时序产生单元处理后通过控制器产生该指令的控制信号，并将控制信号传递到所述执行模块中完成指令的相应操作。译码模块采用硬布线逻辑译码，根据译码时序的要求，用组合逻辑单元和存储单元组成控制信号生成电路，可以较大幅度提高速度，并且与8051指令集兼容。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。
图1为现有技术中的8051结构框图；
图2为现有技术中的8051内部逻辑框图；
图3为本发明实施例提供的新型MCU结构的示意图。
具体实施方式
下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。
本发明的新型MCU结构，其较佳的具体实施方式是，包括取指模块、译码模块和执行模块；
所述取指模块包括依次连接的程序指针单元、程序存储器、程序寄存器，用于根据程序指针单元的值取出指令或操作数存入程序寄存器中；
所述译码模块包括依次连接的指令译码器、时序产生单元、控制器，采用硬布线逻辑译码，根据译码时序的要求，用组合逻辑单元和存储单元组成控制信号生成电路，所述指令译码器接收来自取指模块的程序寄存器的操作指令，把读入的指令根据编码规则进行分解处理，再由时序产生单元处理后通过控制器产生该指令的控制信号，并将控制信号传递到所述执行模块中完成指令的相应操作。
所述执行模块包括通过总线连接的暂存器、算术逻辑单元、内部数据存储器、程序状态字单元、累加器、B寄存器、特殊功能寄存器。
所述执行模块还提供执行的反馈信号给取指模块和译码模块。
所述取指模块的程序寄存器和译码模块的控制器与所述执行模块的总线连接。
还包括与所述执行模块的总线连接的扩展功能模块，所述扩展功能模块包括以下一个或多个模块：JTAG测试模块、DAC数据端口控制模块、中断控制模块、定时/计数器模块、I/O端口控制模块、外部数据存储器。
所述取指模块还包括与所述程序指针单元互连的堆栈寄存器。
具体实施例，如图3所示：
本发明的新型MCU结构的具体实施例，共划分为三大模块：取指模块、译码模块和执行模块。理想情况下这三部分可以并行工作。整个系统采用同步设计，在统一的时钟节拍下向前推进。此外，系统还扩展了JTAG模块、DAC数据端口控制模块等。
1、取值模块主要功能是根据程序计数器PC的值取出指令或操作数存入指令寄存器IR中。不过ROM的地址并不总是来自PC，当执行MOVC之类的指令时，ROM的地址由数据指针寄存器DPTR提供。DPTR在专用寄存器堆中，经数据通道向ROM传送地址。在处理中断请求时，要等第一条指令执行完毕才能相应中断，需要将一条指令地址压栈，但此时下一条指令已经到了译码级，PC里存储的已不是它的地址值了，所以需要保存前两个周期的PC值。
2、译码部分采用硬布线逻辑译码，根据译码时序的要求，用组合逻辑单元和存储单元组成控制信号生成电路，这种方法具有较快的运算速度。译码模块接收来自取指模块的操作指令，把读入的指令根据编码规则进行分解，判断它是何种类型的操作指令、操作对象、操作对象的寻址方式等，然后通过控制器产生该指令的控制信号，并将控制信号传递到执行模块中完成指令的相应操作。
3、执行模块完成指令的执行操作，主要包括建立正确的数据和地址通路，对RAM的访问，寄存器的读写，这些都由译码模块产生的控制信号来控制完成。有的时候指令如何执行，即控制信号如何给出还要由执行过程的中间结果来判断，比如条件跳转指令，这时执行模块要提供反馈信号给取指和译码模块。
4、扩展功能模块包括JTAG测试模块和DAC数据端口控制模块，统一把它们和中断控制模块、定时/计数器模块放置在用户自定义特殊功能寄存器中。
本发明的新型MCU结构的具体实施例仿真结果：
将新型M C U结构与ROM模块绑定在一起进行仿真测试。完成了MCU IP核的设计后，应对其所有指令进行测试。只有所设计M C U的每条指令都运行正确，才能保证CPU的正常运转。对全指令集的测试，也是对本设计的数据通路和控制通路很好的测试。首先要保证设计的通路在时序衔接上没有问题，控制部件发出的信号能够被执行部件采样到；其次要保证指令执行的结果是正确的。
测试方案如下：首先使用图形化工具输入波形；然后将对该波形仿真后的source文件转化为.v文件，再写入ROM模块；最后在仿真环境中运行MCU IP核，完成对MCU IP核全指令集的测试，包括加法指令、乘法指令和除法指令及其它的指令等。
将经过综合验证的新型MCU核与传统的8051微处理器进行比较，结果见表1：
表1与传统8051性能相比较
  对比项目   传统8051   新型MCU
  最高时钟频率   12MHz   24.27MHz
  最高指令执行时间   1us   0.51us
  指令数目   111种(242条)   111种(242条)
  指令执行效率   ≤1MIPS   ≥2.1MIPS
  内核结构   CISC   CISC
从中可以看出，由于本发明的微处理器核是采用硬布线逻辑产生控制信号，所以其工作时钟频率要大大优于传统的微处理器。综合验证结果为：工作时钟频率大于40MHz，是传统微控制器工作时钟频率的3倍；在每MHz时钟频率的指令执行效率指标上，所设计微处理器核的性能约为传统微控制器的7～8倍。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (6)

1.一种新型MCU结构，其特征在于，包括取指模块、译码模块和执行模块；
所述取指模块包括依次连接的程序指针单元、程序存储器、程序寄存器，用于根据程序指针单元的值取出指令或操作数存入程序寄存器中；
所述译码模块包括依次连接的指令译码器、时序产生单元、控制器，采用硬布线逻辑译码，根据译码时序的要求，用组合逻辑单元和存储单元组成控制信号生成电路，所述指令译码器接收来自取指模块的程序寄存器的操作指令，把读入的指令根据编码规则进行分解处理，再由时序产生单元处理后通过控制器产生该指令的控制信号，并将控制信号传递到所述执行模块中完成指令的相应操作。
2.根据权利要求1所述的新型MCU结构，其特征在于，所述执行模块包括通过总线连接的暂存器、算术逻辑单元、内部数据存储器、程序状态字单元、累加器、B寄存器、特殊功能寄存器。
3.根据权利要求2所述的新型MCU结构，其特征在于，所述执行模块还提供执行的反馈信号给取指模块和译码模块。
4.根据权利要求3所述的新型MCU结构，其特征在于，所述取指模块的程序寄存器和译码模块的控制器与所述执行模块的总线连接。
5.根据权利要求1至4任一项所述的新型MCU结构，其特征在于，还包括与所述执行模块的总线连接的扩展功能模块，所述扩展功能模块包括以下一个或多个模块：JTAG测试模块、DAC数据端口控制模块、中断控制模块、定时/计数器模块、I/O端口控制模块、外部数据存储器。
6.根据权利要求5所述的新型MCU结构，其特征在于，所述取指模块还包括与所述程序指针单元互连的堆栈寄存器。
CN 201110008193 2011-01-14 2011-01-14 新型mcu结构 Expired - Fee Related CN102033733B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110008193 CN102033733B (zh) 2011-01-14 2011-01-14 新型mcu结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110008193 CN102033733B (zh) 2011-01-14 2011-01-14 新型mcu结构

Publications (2)

Publication Number Publication Date
CN102033733A true CN102033733A (zh) 2011-04-27
CN102033733B CN102033733B (zh) 2012-12-19

Family

ID=43886677

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110008193 Expired - Fee Related CN102033733B (zh) 2011-01-14 2011-01-14 新型mcu结构

Country Status (1)

Country Link
CN (1) CN102033733B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103295461A (zh) * 2013-05-13 2013-09-11 西安电子科技大学 一种用于实验的微处理器及其实验方法
CN110764460A (zh) * 2018-07-25 2020-02-07 君泰创新（北京）科技有限公司 一种可编程逻辑控制器的预处理方法、控制方法及系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210357227A1 (en) * 2020-05-12 2021-11-18 Asa Microsystems, Inc. Risc-v isa based micro-controller unit for low power iot and edge computing applications

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998044427A1 (en) * 1997-03-27 1998-10-08 Atmel Corporation Eight-bit microcontroller having a risc architecture
CN1236455A (zh) * 1996-11-07 1999-11-24 爱特梅尔股份有限公司 具有risc结构的八位微控制器
CN200959589Y (zh) * 2006-09-29 2007-10-10 上海海尔集成电路有限公司 一种8位risc微控制器构架

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1236455A (zh) * 1996-11-07 1999-11-24 爱特梅尔股份有限公司 具有risc结构的八位微控制器
WO1998044427A1 (en) * 1997-03-27 1998-10-08 Atmel Corporation Eight-bit microcontroller having a risc architecture
CN200959589Y (zh) * 2006-09-29 2007-10-10 上海海尔集成电路有限公司 一种8位risc微控制器构架

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《北方工业大学》 20080526 王维英 8位高速流水线结构MCU的设计 第1页至第63页 1-6 , *
《科学技术与工程》 20070430 刘涛 等 基于RISC技术的MCU核的设计与研究 第1323页至第1327页 1-6 第7卷, 第7期 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103295461A (zh) * 2013-05-13 2013-09-11 西安电子科技大学 一种用于实验的微处理器及其实验方法
CN103295461B (zh) * 2013-05-13 2015-06-03 西安电子科技大学 一种用于实验的微处理器
CN110764460A (zh) * 2018-07-25 2020-02-07 君泰创新（北京）科技有限公司 一种可编程逻辑控制器的预处理方法、控制方法及系统

Also Published As

Publication number Publication date
CN102033733B (zh) 2012-12-19

Similar Documents

Publication Publication Date Title
CN112381220B (zh) 一种神经网络张量处理器
CN102866982A (zh) 基于fpga的8位复杂指令集中央处理器
CN102929686A (zh) 一种片上多核处理器功能验证方法
CN112580792B (zh) 一种神经网络多核张量处理器
CN104823172A (zh) 实时指令跟踪处理器、方法以及系统
Wen-mei et al. Rebooting the data access hierarchy of computing systems
CN102201022A (zh) 用于fpga验证的方法和装置
Bhagat et al. Design and Analysis of 16-bit RISC Processor
CN104020982B (zh) 具有高效返回预测能力的分支目标缓冲器
CN102033733B (zh) 新型mcu结构
CN102073480A (zh) 基于时分复用实现多核处理器内核模拟的方法
CN105824696B (zh) 一种具有定时中断功能的处理器装置
Ashok et al. ASIC design of MIPS based RISC processor for high performance
JP2006294005A (ja) プログラマブル・コントローラ
CN111124360A (zh) 一种可配置矩阵乘法的加速器
CN104360979A (zh) 基于图形处理器的计算机系统
EP2709003B1 (en) Loopback structure and data loopback processing method for processor
WO2018228528A1 (zh) 一种批量化电路仿真方法和系统
CN105843589B (zh) 一种应用于vliw类型处理器的存储器装置
Heo et al. PRIMO: A Full-Stack Processing-in-DRAM Emulation Framework for Machine Learning Workloads
Nepomuceno et al. An opencl-compliant multi-core platform and its companion compiler
Huang et al. FPGA verification methodology for SiSoC based SoC design
Yue-Li et al. Design of a high performance microcontroller
Winkler et al. FPGA processing of decision tree ensembles stored in external DRAM
CN103092570A (zh) 平行处理来自单一程序存储器的单芯片双核心微处理器架构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121219

Termination date: 20160114