CN102033600A - 用于处理器上下文信息的低功率存储的方法、系统和设备 - Google Patents

用于处理器上下文信息的低功率存储的方法、系统和设备 Download PDF

Info

Publication number
CN102033600A
CN102033600A CN2010105007386A CN201010500738A CN102033600A CN 102033600 A CN102033600 A CN 102033600A CN 2010105007386 A CN2010105007386 A CN 2010105007386A CN 201010500738 A CN201010500738 A CN 201010500738A CN 102033600 A CN102033600 A CN 102033600A
Authority
CN
China
Prior art keywords
power
processor core
memory storage
context memory
contextual information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105007386A
Other languages
English (en)
Other versions
CN102033600B (zh
Inventor
B·L·弗莱明
A·V·乔巴尔
S·K·蒙达尔
B·M·库塔纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN102033600A publication Critical patent/CN102033600A/zh
Application granted granted Critical
Publication of CN102033600B publication Critical patent/CN102033600B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

用于保存和/或检索功率状态转变的处理器核心上下文信息的方法和系统。处理器核心驻留在以不同方式在多个功率状态之间转变的复功率域中。处理器核心包括本地上下文存储区，供存储和检索处理器核心上下文信息。低功率上下文存储装置驻留在复功率域外部的标称功率域中。根据复功率域的功率状态转变是否包括使处理器核心掉电的转变，将处理器核心上下文信息存储到低功率上下文存储装置。

Description

用于处理器上下文信息的低功率存储的方法、系统和设备
技术领域
一般来说，本发明的实施例涉及数据处理。更具体来说，实施例涉及用于为与处理器核心关联的功率状态转变保存和/或检索(retrieve)处理器核心上下文(context)信息的技术。
背景技术
例如那些用于移动因特网装置(MID)应用的高可用性平台上的处理器装置必须支持“不关闭(alway-on)”操作模式。不关闭操作模式一般通过平台上低等待时间(latency)进入(entry)和/或退出极低功率状态同时保持操作系统(OS)上下文和外部连通性来表征。为了从平台角度达到极低功率状态，通常将大多数处理器装置块断电(power off)，并且状态通常被保持在硬件(HW)中或者通过软件(SW)交互来保持。这类处理器装置块可包括处理器-例如平台上的中央处理器(CPU)的一个或多个核心。
CPU上下文信息往往保持在CPU高速缓存-例如处理器核心中专用于作为上下文存储装置SRAM工作的L2缓存中。但是，与这种易失本地CPU存储装置关联的泄漏往往使在低功率模式期间保持这种状态不可行。但是，没有将CPU上下文信息保持在HW中对退出这些低功率状态具有不利影响。对HW的备选方案通常要求SW保存和恢复架构和/或微架构状态，这增加退出等待时间。由于处理器核心状态恢复工作在比待机(standby)高许多的功率级，所以在一些情况下，串行化退出等待时间中1ms的增加会将电池寿命降低例如～8％。
发明内容
本发明一方面提供一种方法，所述方法包括：检测包括处理器核心的第一功率域的第一功率状态转变的指示；响应于所述检测所述功率状态转变的指示，确定所述功率状态转变是否包括到所述第一功率域的多个功率状态中第一功率状态的转变；以及，如果确定所述处理器核心的所述功率状态转变包括到所述第一功率状态的转变，则将所述处理器核心的上下文信息保存在所述第一功率域外部的第一上下文存储装置中，否则如果确定所述处理器核心的所述功率状态转变没有包括到所述第一功率状态的转变，则将所述处理器核心的上下文信息保存在所述处理器核心内的第二上下文存储装置中。
本发明另一方面提供一种系统，包括：处理器装置，包括具有第一上下文存储装置的处理器核心，所述处理器核心检测包括所述处理器装置的第一功率域的功率状态转变的指示，所述处理器核心还响应于所述检测所述功率状态转变的指示而确定所述功率状态转变是否包括到所述第一功率域的多个功率状态中第一功率状态的转变；以及，第二上下文存储装置，耦合到所述处理器装置并且在所述第一功率域外部。其中，如果确定所述处理器核心的功率状态转变包括到所述第一功率状态的转变，则所述处理器核心将所述处理器核心的上下文信息保存在所述第二上下文存储装置中，否则，如果确定所述处理器核心的功率状态转变没有包括到所述第一功率状态的转变，则所述处理器核心将所述处理器核心的上下文信息保存在所述第一上下文存储装置中。
本发明再一方面提供一种设备，包括：处理器核心，具有第一上下文存储装置，所述处理器核心检测包括所述处理器核心的第一功率域的功率状态转变的指示，所述处理器核心还响应于所述检测所述功率状态转变的指示而确定所述功率状态转变是否包括到所述第一功率域的多个功率状态中第一功率状态的转变；第二上下文存储装置耦合到所述处理器核心并且在所述第一功率域外部；其中，如果确定所述处理器核心的功率状态转变包括到所述第一功率状态的转变，则所述处理器核心将所述处理器核心的上下文信息保存在所述第二上下文存储装置中，否则，如果确定所述处理器核心的功率状态转变没有包括到所述第一功率状态的转变，则所述处理器核心将所述处理器核心的上下文信息保存在所述第一上下文存储装置中。
附图说明
在附图的图形中以示例方式而不是限制方式说明本发明的各个实施例，在附图中：
图1是根据实施例示出存取(access)处理器上下文信息的系统中选择要素(element)的框图。
图2是根据实施例示出用于存储处理器上下文信息的方法中选择要素的顺序图。
图3是根据实施例示出检索处理器上下文信息的方法中选择要素的顺序图。
图4是根据实施例示出存取处理器上下文信息的系统中选择要素的框图。
图5A是根据实施例示出用于存储处理器上下文信息的方法中选择要素的顺序图。
图5B是根据实施例示出用于存储处理器上下文信息的方法中选择要素的顺序图。
图6是根据实施例示出用于检索处理器上下文信息的方法中选择要素的顺序图。
具体实施方式
图1根据实施例示出存储处理器上下文信息的系统100中的选择要素。系统100可包括具有至少一个处理器核心120的处理装置，如CPU。处理器核心120可驻留在复(complex)功率域110-即一组能够以不同方式工作在不同功率状态的一个或多个硬件组件和/或装置中。本文所使用的“功率状态”是指用于实现呈现特定功率特性-例如一个或多个功率消耗等级和/或类型的性能的功率域条件。在实施例中，复功率域110的多个功率状态可包括向处理器核心120提供各种相应电源电压等级(level)。
复功率域110的多个功率状态可包括连续功率状态，由此，处理器核心120的功率消耗可递增地增加/减小。例如，与复功率域110中的处理器核心120进行通信的硬件装置和/或组件可被连续断开或者以别的方式掉电(power down)-例如以便递增地减小处理器核心120上的处理负荷。作为代替或补充，处理器核心120中的部分或全部电路逻辑可被选择性地断开或者以别的方式掉电以减小功率消耗。在实施例中，复功率域110中多个功率状态的较低功率消耗状态可表示其中处理核心120被完全掉电的待机模式。
在实施例中，系统100可包括与复功率域110分离的标称(nominal)功率域140。标称功率域140可包括其表明某种在系统100中一个或多个其它功率域的各种功率状态期间一致的功率特性的自身功率状态。例如，标称功率状态140中的低功率(LP)上下文存储装置142在复功率域110的多个功率状态期间可提供有或者以别的方式保持至少某种或某些最小电源电压等级。在实施例中，标称功率域140的功率状态可以是复功率域110中多个不同功率状态的先决条件。
通过提供一致的功率特性，标称功率域140的功率状态可在系统100中支持“不关闭”操作模式。例如，标称功率域140的LP上下文存储装置142可保持为加电和可用，以便在它以不同方式转变到其相应功率状态和/或从其相应功率状态转变时支持另一域-例如复功率域110。更具体来说，LP上下文存储装置142可保持为对存储和/或恢复处理器核心120的上下文信息可用。本文所使用的“上下文信息”是指描述在特定时间的操作状态的信息。上下文信息可表示数据处理系统的状态(或上下文)的全部或者仅一部分。例如，处理器核心120的上下文信息可描述处理器核心120-例如就在它进入特定功率状态之前的一个或多个条件。
处理器核心120可使用其自身的上下文存储代码(storage code)122来指引其上下文信息中的某些在本地上下文存储装置124中的存储。此外，处理器核心120的上下文信息可远程存储在低功率(LP)上下文存储装置142中。至少就在上下文信息在LP上下文存储装置142中的存储提供优于为了保持本地上下文存储装置124中存储的上下文而对处理核心120维持功率级的某种备选方案的相对功率节省优点而言，LP上下文存储装置142可被认为是“低功率”的。复功率域110中的控制器130可帮助上下文存储代码122对LP上下文存储装置142进行存取，以便为与掉电的处理器核心120关联的功率状态转变存储和/或检索上下文信息。
保存和/或检索处理器核心120的上下文信息可包括对处理器核心120中的本地上下文存储装置124进行存取。在实施例中，保存和/或检索处理器核心120的上下文信息可以至少部分由系统110的控制器130来指引。例如，控制器130可向上下文存储代码122提供通信，指明处理器核心120的上下文信息何时被保存到标称功率域140的LP上下文存储装置142和/或被从其中检索。
图2根据实施例示出用于保存处理器上下文信息的方法200中的选择要素。例如，方法200可由系统100执行。方法200可包括在210检测功率状态转变的指示。例如，系统100的功率管理硬件和/或软件(未示出)可检测处理负荷的下降、到网络的接入点的丢失和/或指明系统100可利用减小功率消耗的机会的某种其它事件。作为代替或补充，上下文存储代码122可根据所检测的这种事件来检测触发消息，该消息指引上下文存储代码122发起处理器上下文信息的存储。
响应于检测到该指示，在220可进行关于指明的功率状态转变是否包括到多个功率状态中特定功率状态PN的转变的确定。例如，上下文存储代码122和/或控制器130可查询系统100的功率管理部件，以便识别复功率域110是否将转变到功率状态PN。在实施例中，功率状态PN包括其中处理器核心-如处理器核心120-被掉电的状态。
如果确定功率状态转变确实包括到功率状态PN的转变，则某种处理器上下文信息可被保存在第一上下文存储装置中。第一上下文存储装置可包括例如LP上下文存储装置142。在实施例中，处理器核心120的上下文信息可被直接存储到LP上下文存储装置142。备选地，处理器核心120的上下文信息可被首先存储到本地上下文存储装置124，然后从本地上下文存储装置124复制到LP上下文存储装置142。在将上下文信息复制到LP上下文存储装置142之前最初将其存储到本地上下文存储装置124可降低对保持用于对应上下文存储操作的不同但功能上重复的消息传递和/或指令的需要。
如果确定功率状态转变没有包括到功率状态PN的转变，则可在235将处理器上下文信息保存在第二上下文存储装置中。在实施例中，这个第二上下文存储装置可以是本地上下文存储装置124。要理解，在220进行确定的备选结果(未示出)可以是不需要存储上下文信息。在进行处理器上下文信息的任何存储之后，系统100可根据需要在240继续，以完成功率状态转变。
图3根据实施例示出用于检索处理器上下文信息的方法300中的选择要素。例如，方法300可由系统100执行。方法300可包括在310检测功率状态转变的指示。例如，系统100的功率管理硬件和/或软件(未示出)可检测处理负荷的实际或预计增加、新近可用的网络接入点和/或指明可要求系统100增加功率消耗的某种其它事件。作为代替或补充，上下文存储代码122可根据所检测的这种事件检测触发消息，该消息指引上下文存储代码122发起对已存储处理器上下文信息的检索。
响应于检测到该指示，在320可进行关于指明的功率状态转变是否包括从多个功率状态中特定功率状态PN的转变的确定。例如，上下文存储代码122和/或控制器130可查询系统100的功率管理部件，以便识别复功率域110是否从功率状态PN转变。在实施例中，功率状态PN可包括其中处理器核心被掉电的状态。
如果确定功率状态转变确实包括从功率状态PN的转变，则可在330从第一上下文存储装置检索处理器上下文信息。第一上下文存储装置可包括例如LP上下文存储装置142。在实施例中，可直接从LP上下文存储装置142检索处理器核心120的上下文信息。备选地，可首先将处理器核心120的上下文信息从LP上下文存储装置142复制到本地上下文存储装置124，之后根据复制到本地上下文存储装置124的上下文信息恢复处理器状态。
如果确定功率状态转变没有包括到功率状态PN的转变，则可在335从第二上下文存储装置检索处理器上下文信息。在实施例中，这个第二上下文存储装置可以是本地上下文存储装置124。要理解，在320进行确定的备选结果(未示出)可以是不需要检索上下文信息。在进行处理器上下文信息的存储之后，在340，系统100可根据需要继续，以完成功率状态转变。
图4根据实施例示出存储处理器上下文信息的系统400中的选择要素。系统400可至少包括本文针对系统100所述的某些特征。系统400可在包括具有至少一个处理器核心420的处理装置的复功率域410中实现多个功率状态。处理器核心420可包括微码(μCode)422，以便将处理器核心424的某种上下文信息存储到本地上下文存储装置-如本地SRAM 424。系统400还可包括微固件(μFW)430-例如在处理器核心430外部-以便提供扩大μCode 422的上下文保存能力的控制指令。
可将复功率域410与系统400的标称功率域440进行区分。标称功率域440可包括一个或多个硬件装置和/或组件，它们在复功率域410中多个功率状态的每个期间提供有或者以别的方式保持某种一致功率特性。作为说明而不是限制，标称功率域440的低功率SRAM 442可提供有至少某最小电源电压等级，作为复功率域410实现多个功率状态和/或以不同方式在多个功率状态之间转变的条件。该至少最小电源保持低功率SRAM 442存储处理器核心420的上下文信息的可用性-例如以供复功率域410向其中处理器核心420完全掉电的功率状态和/或从其的转变。
系统400可提供处理器核心420的上下文信息到本地SRAM 424和/或低功率SRAM 442的选择性存储，其中存储上下文信息的目的地至少部分根据识别复功率域410正向其(或者从其)转变的功率状态来确定。系统400可存储指明处理器核心420的上下文信息将被存储-或者已被存储-在本地SRAM 424和/或低功率SRAM 442的特定组合中的信息-例如在实现特定寄存器(ISR)435中。μFW 430可对ISR 435进行存取，以便确定由μCode 422进行的上下文存储或检索是否或者如何说明上下文在低功率SRAM 440中的存储。
图5A根据实施例示出存储处理器上下文信息的方法500中的选择要素。在各个实施例中，方法500可在包括系统100和/或系统400的特征的系统中执行。在方法500中，可在505将功率管理(PM)事件识别为功率状态转变的触发。响应于识别PM事件，可在510进行关于所触发功率状态转变是否包括到其中处理器核心被掉电的功率状态的转变的确定。处理器核心可驻留在实现包括其中处理器核心被掉电的至少一个功率状态的多个功率状态的复功率域中。可将处理器核心的复功率域与其中低功率(LP)RAM保持可用以存储处理器核心上下文信息的标称功率域进行区分。
如果确定所触发功率状态转变将使处理器核心掉电，则可在515存储指明处理器核心上下文信息在LP RAM中的存储的信息。在实施例中，ISR或类似数据存储部件将存储这种信息以便用作触发，使得负责存储这种上下文信息的代码将分支，以便执行将上下文信息存储到LP RAM的执行流程。在实施例中，将处理器核心上下文信息存储到LP RAM可包括将处理器核心上下文信息存储到处理器核心的本地RAM，然后将已存储上下文信息的副本从本地RAM卸载到标称功率域的LP RAM。要理解，在各个备选实施例中，处理器核心上下文信息可被直接保存到LP RAM-例如在不对处理器核心的本地RAM进行存取的情况下。
如果所触发功率状态转变确定为没有使处理器核心掉电，则可绕过在515的触发信息的存储，并且在520，方法500可继续其它操作，以便准备用于使处理器核心掉电的一个或多个执行线程。在各个实施例中，上下文信息可包括对运行于处理器核心的一个或多个线程的状态进行描述的信息。
图5B根据实施例示出存储处理器上下文信息的方法550中的选择要素。例如，方法550可在包括本文针对系统100和系统400所述的特征的系统中执行。在实施例中，方法550可在方法500的操作之后执行。在555，如μCode 422的上下文存储代码可将处理器上下文信息-例如在处理器核心中运行的一个或多个线程的当前状态-保存到那个处理器核心的本地RAM。处理器核心可驻留在实现包括其中处理器核心被掉电的至少一个功率状态的多个功率状态的复功率域中。可将处理器核心的复功率域与低功率(LP)RAM保持可用以存储处理器核心上下文信息的标称功率域进行区分。
可在560-例如由处理器核心的μCode或者由支持μCode的外部控制代码-进行关于ISR或类似储存库(repository)是否指明已存储处理器上下文信息将被从本地RAM卸载的评估。如果是，则在565，μCode将线程状态或者其它处理器上下文信息卸载到LP RAM。如果没有指明从本地RAM卸载，则μCode先行将上下文信息写到LP RAM，并且继续其它操作以完成处理器核心的掉电。
图6根据实施例示出用于检索处理器上下文信息的方法600中的选择要素。例如，方法600可在包括本文针对系统100和系统400所述的特征的系统中执行。在实施例中，方法600将检索由方法500和550中任一或二者所存储的上下文信息。
在605，如μFW的控制器部件可将事件识别为功率状态转变的触发。响应于识别该事件，可在610进行关于所触发功率状态转变是否包括从其中处理器核心被掉电的功率状态唤醒(awaking)的确定。处理器核心可驻留在实现多个功率状态的复功率域中。可将处理器核心的复功率域与其中低功率(LP)RAM保持可用以存储处理器核心上下文信息的标称功率域进行区分。
如果确定功率状态转变将把处理器核心从掉电唤醒，则在615，如μFW的控制代码可通知处理器核心的上下文存储μCode将线程状态或其它处理器上下文信息从LP RAM复制到处理器核心的本地RAM。在将处理器上下文信息复制到本地RAM之后，在620，μFW可指引从LP RAM删除处理器上下文信息。在620，μCode可从复制到本地RAM的上下文信息恢复处理器核心中线程的状态。如果确定功率状态转变不把处理器核心从掉电唤醒，则可执行在620的线程状态的恢复，而无需在615或620对LP RAM进行存取。
本文描述用于处理器操作的技术和架构。为了便于说明，在以上描述中提出了大量具体细节，以便提供对本发明实施例的透彻了解。然而，对本领域技术人员而言显而易见，没有这些具体细节也可实施本发明实施例。在其它情况下，结构和装置以框图形式示出，以免混淆本描述。
说明书中提到“一个实施例”或“实施例”表示结合该实施例所述的具体特征、结构或特性包含在本发明的至少一个实施例中。短语“在一个实施例中”在本说明书中各个位置的出现不一定都指同一实施例。
本文中具体实施方式的某些部分根据对计算机存储器中数据位的操作的算法和符号表示来提供。这些算法描述和表示是数据处理领域中技术人员用来向本领域中其它技术人员以最有效方式传达其工作主旨的手段。算法在此且一般被认为是导致预期结果的自相容步骤序列。这些步骤是要求物理量的物理处理的那些步骤。这些量通常但并非一定采取能够被存储、传送、组合、比较或者以别的方式处理的电信号或磁信号的形式。已经证明主要因为一般使用而将这些信号称作位、值、元素、符号、字符、项、数字等有时较为便利。
但应当记住，所有这些及类似术语将与适当的物理量关联，并且只是应用于这些量的便捷标签。除非具体说明，否则从以下论述显而易见，要领会在整个描述中采用例如“处理”或“计算”或“演算”或“确定”或者“显示”等术语的论述是指计算机系统或类似电子计算装置的动作和过程，所述计算机系统或类似电子计算装置处理表示为计算机系统的寄存器和存储器中的物理(电子)量的数据并将其变换为同样表示为计算机系统存储器或寄存器或者其它这种信息存储、传输或显示装置中的物理量的其它数据。
本发明还涉及用于执行本文操作的设备。这种设备可对于所需目的进行专门构造，或者它可包括通过计算机中存储的计算机程序选择性激活或重新配置的通用计算机。这种计算机程序可存储在例如但不限于以下的计算机可读存储介质中：包括软盘、光盘、CD-ROM和磁光盘的任何类型的磁盘，只读存储器(ROM)，例如动态RAM(DRAM)的随机存取存储器(RAM)，EPROM，EEPROM，磁卡或光卡，或者适合存储电子指令且各自耦合到计算机系统总线的任何类型的介质。
本文所提供的算法和显示不是固有地与任何特定计算机或其它设备相关。各种通用系统可与根据本文教导的程序配合使用，或者可证明构建更专门的设备来执行所需方法步骤是便利的。通过本文的描述，各种这些系统的所需结构将显而易见。另外，没有参照任何具体编程语言来描述本发明。要领会，可用各种编程语言来实现本文所述的本发明实施例的教导。
除了本文所述的之外，可在不脱离本发明的公开实施例和实现的范围的情况下对其进行各种修改。因此，本文的说明和示例应当被认为是说明性而不是限制性的。本发明实施例的范围应当仅参照随附权利要求书来衡量。

Claims (18)

1.一种方法，包括：
检测包括处理器核心的第一功率域的第一功率状态转变的指示；
响应于所述检测所述功率状态转变的指示，确定所述功率状态转变是否包括到所述第一功率域的多个功率状态中第一功率状态的转变；以及
如果确定所述处理器核心的所述功率状态转变包括到所述第一功率状态的转变，则
将所述处理器核心的上下文信息保存在所述第一功率域外部的第一上下文存储装置中，否则
如果确定所述处理器核心的所述功率状态转变没有包括到所述第一功率状态的转变，则将所述处理器核心的上下文信息保存在所述处理器核心内的第二上下文存储装置中。
2.如权利要求1所述的方法，其中，所述第一功率状态包括其中所述处理器核心被掉电的状态。
3.如权利要求1所述的方法，其中，所述第一上下文存储装置和所述第二上下文存储装置包括静态随机存取存储器(SRAM)。
4.如权利要求1所述的方法，其中，将所述处理器核心的上下文信息保存在所述第一上下文存储装置中包括：
将所述处理器核心的上下文信息保存到所述第二上下文存储装置，以及
将所述第二上下文存储装置中保存的所述上下文信息复制到所述第一上下文存储装置。
5.如权利要求1所述的方法，其中，将所述处理器核心的上下文信息保存在所述第一上下文存储装置中包括进行保存而无需对所述第二上下文存储装置进行存取。
6.如权利要求1所述的方法，其中，所述第一上下文存储装置在与所述第一功率域分离的第二功率域中，其中所述第二功率域的功率状态包括在所述第一功率域的所述多个功率状态中的每个期间所保持的功率特性。
7.如权利要求6所述的方法，其中，所述功率特性包括向所述第一上下文存储装置提供至少第一电源电压等级。
8.如权利要求1所述的方法，还包括
检测所述第一功率域的第二功率状态转变的指示，所述第二功率状态转变是在所述第一功率状态转变之后；
响应于所述检测所述第二功率状态转变的指示，确定所述第二功率状态转变是否包括从所述第一功率状态的转变；以及
如果确定所述第二功率状态转变包括从所述第一功率状态的转变，则
从所述第一上下文存储装置检索所述处理器核心的上下文信息，否则
如果确定所述第二功率状态转变没有包括从所述第一功率状态的转变，则从所述第二上下文存储装置检索所述处理器核心的上下文信息。
9.一种系统，包括：
处理器装置，包括具有第一上下文存储装置的处理器核心，所述处理器核心检测包括所述处理器装置的第一功率域的功率状态转变的指示，所述处理器核心还响应于所述检测所述功率状态转变的指示而确定所述功率状态转变是否包括到所述第一功率域的多个功率状态中第一功率状态的转变；以及
第二上下文存储装置，耦合到所述处理器装置并且在所述第一功率域外部；
其中，如果确定所述处理器核心的功率状态转变包括到所述第一功率状态的转变，则所述处理器核心将所述处理器核心的上下文信息保存在所述第二上下文存储装置中，否则，如果确定所述处理器核心的功率状态转变没有包括到所述第一功率状态的转变，则所述处理器核心将所述处理器核心的上下文信息保存在所述第一上下文存储装置中。
10.如权利要求9所述的系统，其中，所述第一功率状态包括其中所述处理器核心被掉电的状态。
11.如权利要求9所述的系统，其中，所述第一上下文存储装置和所述第二上下文存储装置包括静态随机存取存储器(RAM)。
12.如权利要求9所述的系统，其中，所述处理器核心将所述处理器核心的上下文信息保存在所述第二上下文存储装置中包括：
所述处理器核心将所述处理器核心的上下文信息保存到所述第一上下文存储装置，以及
所述处理器核心将所述第二上下文存储装置中保存的所述上下文信息复制到所述第一上下文存储装置。
13.如权利要求9所述的系统，其中，所述第二上下文存储装置在与所述第一功率域分离的第二功率域中，其中所述第二功率域的功率状态保持在所述第一功率域的所述多个功率状态中每个期间的功率特性。
14.一种设备，包括：
处理器核心，具有第一上下文存储装置，所述处理器核心检测包括所述处理器核心的第一功率域的功率状态转变的指示，所述处理器核心还响应于所述检测所述功率状态转变的指示而确定所述功率状态转变是否包括到所述第一功率域的多个功率状态中第一功率状态的转变；
第二上下文存储装置，耦合到所述处理器核心并且在所述第一功率域外部；
其中，如果确定所述处理器核心的功率状态转变包括到所述第一功率状态的转变，则所述处理器核心将所述处理器核心的上下文信息保存在所述第二上下文存储装置中，否则，如果确定所述处理器核心的功率状态转变没有包括到所述第一功率状态的转变，则所述处理器核心将所述处理器核心的上下文信息保存在所述第一上下文存储装置中。
15.如权利要求14所述的设备，其中，所述第一功率状态包括其中所述处理器核心被掉电的状态。
16.如权利要求14所述的设备，其中，所述第一上下文存储装置和所述第二上下文存储装置包括静态随机存取存储器(RAM)。
17.如权利要求14所述的设备，其中，所述处理器核心将所述处理器核心的上下文信息保存在所述第二上下文存储装置中包括：
所述处理器核心将所述处理器核心的上下文信息保存到所述第一上下文存储装置，以及
所述处理器核心将所述第二上下文存储装置中保存的所述上下文信息复制到所述第一上下文存储装置。
18.如权利要求14所述的设备，其中，所述第二上下文存储装置在与所述第一功率域分离的第二功率域中，其中所述第二功率域的功率状态提供在所述第一功率域的所述多个功率状态中每个期间的功率特性。
CN201010500738.6A 2009-09-25 2010-09-21 用于处理器上下文信息的低功率存储的方法、系统和设备 Expired - Fee Related CN102033600B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/567707 2009-09-25
US12/567,707 US8352770B2 (en) 2009-09-25 2009-09-25 Method, system and apparatus for low-power storage of processor context information

Publications (2)

Publication Number Publication Date
CN102033600A true CN102033600A (zh) 2011-04-27
CN102033600B CN102033600B (zh) 2014-07-09

Family

ID=43781618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010500738.6A Expired - Fee Related CN102033600B (zh) 2009-09-25 2010-09-21 用于处理器上下文信息的低功率存储的方法、系统和设备

Country Status (3)

Country Link
US (2) US8352770B2 (zh)
CN (1) CN102033600B (zh)
TW (1) TWI421676B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103098019A (zh) * 2010-12-23 2013-05-08 英特尔公司 用于保存处理器状态以在处理器功率状态之间高效转换的方法、装置和系统

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8352770B2 (en) * 2009-09-25 2013-01-08 Intel Corporation Method, system and apparatus for low-power storage of processor context information
US8271812B2 (en) * 2010-04-07 2012-09-18 Apple Inc. Hardware automatic performance state transitions in system on processor sleep and wake events
KR101235854B1 (ko) * 2010-08-27 2013-02-20 삼성전자주식회사 화상형성장치, ＳｏＣ 유닛 및 그 구동 방법
US8468373B2 (en) 2011-01-14 2013-06-18 Apple Inc. Modifying performance parameters in multiple circuits according to a performance state table upon receiving a request to change a performance state
US9400545B2 (en) 2011-12-22 2016-07-26 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including autonomous hardware-based deep power down in devices
US8230247B2 (en) 2011-12-30 2012-07-24 Intel Corporation Transferring architectural functions of a processor to a platform control hub responsive to the processor entering a deep sleep state
US9152205B2 (en) * 2012-08-28 2015-10-06 Intel Corporation Mechanism for facilitating faster suspend/resume operations in computing systems
US9442560B2 (en) * 2014-02-26 2016-09-13 Kabushiki Kaisha Toshiba Memory system minimizing occurrences of storing of operation data in non-volatile storage during power saving mode
US20160224090A1 (en) * 2015-01-30 2016-08-04 Alexander Gendler Performing context save and restore operations in a processor
US20160224098A1 (en) * 2015-01-30 2016-08-04 Alexander Gendler Communicating via a mailbox interface of a processor
US9891695B2 (en) 2015-06-26 2018-02-13 Intel Corporation Flushing and restoring core memory content to external memory
US10620266B2 (en) 2017-11-29 2020-04-14 Intel Corporation System, apparatus and method for in-field self testing in a diagnostic sleep state
US11281473B2 (en) * 2019-04-05 2022-03-22 Arm Limited Dual wakeup interrupt controllers
US11630502B2 (en) * 2021-07-30 2023-04-18 Advanced Micro Devices, Inc. Hierarchical state save and restore for device with varying power states

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004334563A (ja) * 2003-05-08 2004-11-25 Sony Corp 情報処理装置
US20050283628A1 (en) * 2002-04-29 2005-12-22 Youngs Lynn R Conserving power by reducing voltage supplied to an instruction-processing portion of a processor
CN101040241A (zh) * 2004-09-03 2007-09-19 英特尔公司 基于情境的功率管理

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2726581B2 (ja) 1991-10-21 1998-03-11 株式会社東芝 貯蔵庫
US5784628A (en) * 1996-03-12 1998-07-21 Microsoft Corporation Method and system for controlling power consumption in a computer system
US6968469B1 (en) * 2000-06-16 2005-11-22 Transmeta Corporation System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored
US6795896B1 (en) * 2000-09-29 2004-09-21 Intel Corporation Methods and apparatuses for reducing leakage power consumption in a processor
US6792551B2 (en) * 2001-11-26 2004-09-14 Intel Corporation Method and apparatus for enabling a self suspend mode for a processor
US20060143485A1 (en) * 2004-12-28 2006-06-29 Alon Naveh Techniques to manage power for a mobile device
US7664970B2 (en) * 2005-12-30 2010-02-16 Intel Corporation Method and apparatus for a zero voltage processor sleep state
US7523327B2 (en) * 2005-03-05 2009-04-21 Intel Corporation System and method of coherent data transfer during processor idle states
GB2452733A (en) * 2007-09-12 2009-03-18 Symbian Software Ltd Managing power under operating constraints set by system components
GB2455744B (en) * 2007-12-19 2012-03-14 Advanced Risc Mach Ltd Hardware driven processor state storage prior to entering a low power mode
US20090292934A1 (en) * 2008-05-22 2009-11-26 Ati Technologies Ulc Integrated circuit with secondary-memory controller for providing a sleep state for reduced power consumption and method therefor
US8078891B2 (en) * 2008-06-30 2011-12-13 Intel Corporation Method, device, and system for guaranteed minimum processor power state dwell time
US8195887B2 (en) * 2009-01-21 2012-06-05 Globalfoundries Inc. Processor power management and method
US8117428B2 (en) * 2009-06-04 2012-02-14 Texas Instruments Incorporated Apparatus and method for automatically saving and restoring pad configuration registers implemented in a core power domain
US8352770B2 (en) * 2009-09-25 2013-01-08 Intel Corporation Method, system and apparatus for low-power storage of processor context information

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050283628A1 (en) * 2002-04-29 2005-12-22 Youngs Lynn R Conserving power by reducing voltage supplied to an instruction-processing portion of a processor
JP2004334563A (ja) * 2003-05-08 2004-11-25 Sony Corp 情報処理装置
CN101040241A (zh) * 2004-09-03 2007-09-19 英特尔公司 基于情境的功率管理

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103098019A (zh) * 2010-12-23 2013-05-08 英特尔公司 用于保存处理器状态以在处理器功率状态之间高效转换的方法、装置和系统
CN103098019B (zh) * 2010-12-23 2016-10-19 英特尔公司 用于保存处理器状态以在处理器功率状态之间高效转换的方法、装置和系统

Also Published As

Publication number Publication date
CN102033600B (zh) 2014-07-09
TW201140306A (en) 2011-11-16
US8352770B2 (en) 2013-01-08
US8719612B2 (en) 2014-05-06
US20130124898A1 (en) 2013-05-16
TWI421676B (zh) 2014-01-01
US20110078463A1 (en) 2011-03-31

Similar Documents

Publication Publication Date Title
CN102033600B (zh) 用于处理器上下文信息的低功率存储的方法、系统和设备
JP5734980B2 (ja) 条件付き非ブランチング命令の非実行を予測するための方法および機器
CN103593167B (zh) 循环缓冲器学习
US8028177B2 (en) Method for changing power states of a computer
KR100471056B1 (ko) 컴퓨터시스템 및 컴퓨터시스템의 대기모드제어방법
KR20090044872A (ko) 휴대용 컴퓨터 및 휴대용 컴퓨터의 절전모드 제어방법
EP3332306B1 (en) System and method for cache aware low power mode control in a portable computing device
JP5423156B2 (ja) 情報処理装置及び分岐予測方法
US20080098245A1 (en) Power management system and method
US20060069931A1 (en) Method and apparatus for managing power in portable information device
CN107667353B (zh) 将核存储器内容转储清除并恢复到外部存储器
KR101467072B1 (ko) 멀티쓰레딩된 프로그램의 저전력 실행
JP2010044578A (ja) マルチコアプロセッサ
KR20060081413A (ko) 스위칭 가능 장치 및 그 작동 방법
US10055001B2 (en) System on chip power management
TW201237756A (en) Method for fast resuming computer system and computer system
CN101189574A (zh) 指令存储器单元和操作方法
CN109669728A (zh) VxWorks操作系统的软件关机方法及装置
US8055890B2 (en) Data recovery method
JP4782184B2 (ja) 情報処理装置及び電源制御方法
WO2021047398A1 (zh) 存储块回收方法、装置、存储介质及电子设备
JPH08161088A (ja) 情報処理装置
EP3321767A1 (en) Method for reducing power consumption of memory and computer device
KR20050040498A (ko) 보조 메모리를 이용한 서스펜드 모드 진입 및 리줌 방법
KR100225985B1 (ko) 컴퓨터의 전력 소모 방지 장치 및 그 제어 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140709

Termination date: 20190921

CF01 Termination of patent right due to non-payment of annual fee