CN102033567A - 静态功耗为零适用于基准电压/电流源的启动电路 - Google Patents
静态功耗为零适用于基准电压/电流源的启动电路 Download PDFInfo
- Publication number
- CN102033567A CN102033567A CN2010105607347A CN201010560734A CN102033567A CN 102033567 A CN102033567 A CN 102033567A CN 2010105607347 A CN2010105607347 A CN 2010105607347A CN 201010560734 A CN201010560734 A CN 201010560734A CN 102033567 A CN102033567 A CN 102033567A
- Authority
- CN
- China
- Prior art keywords
- field effect
- effect transistor
- type field
- electric capacity
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开一种静态功耗为零适用于基准电压/电流源的启动电路，包括一电容，及源端分别与其自身的衬底相连的第一、第二和第三P型场效应晶体管和一N型场效应晶体管，第一P型场效应晶体管的源极和第二、第三P型场效应晶体管的源极连接后与一电源电压相连，该第一P型场效应晶体管的栅端与第三P型场效应晶体管的栅端相连且其漏端与电容和第二P型场效应晶体管的栅端相连；第二P型场效应晶体管的漏端与N型场效应晶体管的栅端相连；第三P型场效应晶体管的栅端与其漏端相连后连接于N型场效应晶体管的漏端；N型场效应晶体管的源极连接于电容。本发明电路逻辑简单，占用了很小的芯片面积，对半导体集成制造工艺的偏差不敏感。
Description
技术领域
本发明涉及一种基准电压/电流源的启动电路，特别适用于超低功耗的应用环境。
背景技术
在集成电路中，基准电压源和基准电流都会存在两个的稳定态，一种是期望的工作状态，输出正常的电压或者正常电流，另一种零电流稳定态，此时基准电压源、基准电流源中没有电流，不能正常的提供电压或者电流。启动电路的功能克服这个零电流稳定态，使基准电压源，基准电流源工作在期望的工作状态。
常用的启动电路需要１微安左右的静态电流，例如美国专利5155384。这样的静态功耗对于超低功耗的集成电路是不可接受的。在超低功耗的集成电路中，需要静态功耗为零的启动电路。在一些静态功耗为零的启动电路专利中，往往需要复杂的逻辑，仅仅适用于特定结构的电压源，例如美国专利6222399B1。复杂的逻辑增加了设计的难度，半导体制造的工艺偏差会严重影响启动电路的效果，这些都会降低芯片的良率；同时，由于仅仅适用于特定结构的电压源，严重的限制了适用范围。
发明内容
由于现有技术存在的上述问题，本发明的目的是提出一种静态功耗为零适用于基准电压/电流源的启动电路，其可有效解决现有技术存在的问题。
为实现上述目的，本发明提出的静态功耗为零适用于基准电压源/基准电流源的启动电路，包括第一、第二和第三P型场效应晶体管，一N型场效应晶体管和一电容，所述第一、第二、第三P型场效应晶体管和N型场效应晶体管的源端分别与其自身的衬底相连，第一P型场效应晶体管的源极和第二、第三P型场效应晶体管的源极连接后与一电源相连，该第一P型场效应晶体管的栅端与第三P型场效应晶体管的栅端相连且其漏端与电容和第二P型场效应晶体管的栅端相连；第二P型场效应晶体管的漏端与N型场效应晶体管的栅端相连；第三P型场效应晶体管的栅端与其漏端相连后连接于N型场效应晶体管的漏端； N型场效应晶体管的源极连接于电容。
作为本发明的进一步特征，电容为PMOS电容,NMOS电容,PIP电容,MIM电容,MOM电容等各种集成电路中使用的电容。
由于采用了以上技术方案，本发明电路逻辑简单，占用了很小的芯片面积，对半导体集成制造工艺的偏差不敏感，可广泛的适用于各种电压源和电流源。
附图说明
图1为本发明的静态功耗为零适用于基准电压/电流源的启动电路的原理图；
图2为电源电压、结点电压在电源上电、掉电过程中的变化曲线；
图3为本发明的启动启动电路应用到带隙基准原理图；
图4为本发明的启动电路应用到β-helper型电流源基准原理图。
具体实施方式
下面根据附图和具体实施例对本发明作进一步说明：
如图1所示，本发明提出的静态功耗为零适用于基准电压/电流源的启动电路，包括第一、第二和第三P型场效应晶体管，一N型场效应晶体管和一电容（分别为图1中PMOS1、PMOS2、PMOS3、NMOS1和CAP），第一、第二、第三P型场效应晶体管（图中PMOS1、PMOS2、PMOS3）和N型场效应晶体管NMOS1的源端分别与其自身的衬底相连，第一P型场效应晶体管PMOS1的源极和第二、第三P型场效应晶体管PMOS2、PMOS3的源极连接后与一电源电压VCC相连，该第一P型场效应晶体管PMOS1的栅端与第三P型场效应晶体管PMOS3的栅端相连且其漏端与电容和第二P型场效应晶体管PMOS2的栅端相连；第二P型场效应晶体管PMOS2的漏端与N型场效应晶体管NMOS1的栅端相连；第三P型场效应晶体管PMOS3的栅端与其漏端相连后连接于N型场效应晶体管NMOS1的漏端；N型场效应晶体管NMOS1的源极连接于电容CAP。
电容CAP可为PMOS电容、NMOS电容、PIP电容、MIM电容或MOM电容等各种集成电路中使用的电容。
结合图1与图2所示，本发明的工作原理为：当电源电压VCC为零时，此时基准电压源（基准电流）电路处在零电流的稳定态，结点VPBIAS电压会跟随电源电压VCC的电压，此时为零。结点VP因为有PN结放电回路和Si-SiO2界面的漏电，所以该结点电压也为零。VNBIAS结点的电压也为零。（VNBIAS结点也有自己的放电回路，图一中将其忽略）。当电源VCC上电的过程中，（这个过程的时间是大约从几个毫秒到几十个毫秒，）最初，电源电源VCC从０到0.7V阶段，结点VP跟随电源电压VCC，PMOS1处于关断状态，此时结点VP电压为零，所以PMOS2逐步开启，当电源电压VCC大于0.7V后，PMOS2开启，结点VNBIAS被迅速充电，VNBIAS的结点电压会迅速升高，当VNBIAS的结点电压大于NMOS1的阈值时，晶体管NMOS1缓慢开启，最终晶体管PMOS3和NMOS1组成的通路会开启，此时，PMOS1也处于开启状态，给电容CAP充电，（电容CAP的大小是１pF左右）。结点VP的电压迅速上升到等于VCC，晶体管PMOS2被关断。晶体管PMOS3是二极管连接，结点VPBIAS电压就不会完全跟随电源电压VCC的变化，而是于VCC相差一个VGS，这个VGS可以保证晶体管PMOS3工作在饱和状态。电路的启动过程结束，此时启动电路已经完全关断，没有任何电流消耗。当电源电压VCC掉电时，这个过程也时间大约从几个毫秒到几十个毫秒。最初，结点VP为高电位，VCC下降了0.7V时，VP到VCC的PN结点正向导通，所以，VP随着VCC下降被逐步放电，VCC下降到0V时，VP也大约下降到0.7V，结点VP的剩余电荷会通过Si-SiO2界面缓慢泄放掉，最终下降到0V。这样就会为下一次电源上电做好了启动准备。
如图3所示，当电源电压VCC为零时，此时带隙基准电路处在零电流的稳定态，结点VPBIAS电压会跟随VCC的电压，此时为零。VP结点因为有PN结放电回路和Si-SiO2界面的漏电，所以该结点电压也为零。VNBIAS结点的电压也为零。当电源VCC上电的过程中，最初，电源电源VCC从０到0.7V阶段，VP跟随VCC，PMOS1处于关断状态，此时VP结点电压为零，所以PMOS2逐步开启，当电源电压VCC大于0.7V后，PMOS2开启，结点VNBIAS被迅速充电，VNBIAS的结点电压会迅速升高，当VNBIAS的结点电压大于NMOS1的阈值时，晶体管NMOS1缓慢开启，最终晶体管PMO3和NMOS1组成的通路会开启，此时，PMO1也处于开启状态，给电容CAP充电。结点VP的电压迅速上升到等于VCC，晶体管PMO2被关断。晶体管PMO3是二极管连接，结点VPBIAS电压就不会完全跟随电源电压VCC的变化，而是于VCC相差一个VGS，这个VGS可以保证晶体管PMO3工作在饱和状态。电路的启动过程结束，此时启动电路已经完全关断，没有任何电流消耗。当电源电压VCC掉电时，最初，结点VP为高电位，VCC下降了0.7V时，VP到电源VCC的PN结正向导通，所以，VP随着VCC下降被逐步放电，VCC下降到0V时，VP也大约下降到0.7V，结点VP的剩余电荷会通过Si-SiO2界面缓慢泄放掉，最终下降到0V。
如图4所示, 当电源电压VCC为零时，此时β-helper型电流源处在零电流的稳定态，结点VPBIAS电压会跟随VCC的电压，此时为零。VP结点因为有PN结放电回路和Si-SiO2界面的漏电，所以该结点电压也为零。VNBIAS结点的电压也为零。当电源VCC上电的过程中，最初，电源电源VCC从０到0.7V阶段，VP跟随VCC，PMOS1处于关断状态，此时VP结点电压为零，所以PMOS2逐步开启，当电源电压VCC大于0.7V后，PMOS2开启，结点VNBIAS被迅速充电，VNBIAS的结点电压会迅速升高，当VNBIAS的结点电压大于NMOS1的阈值时，晶体管NMOS1缓慢开启，最终晶体管PMOS3和NMOS1组成的通路会开启，此时，PMOS1也处于开启状态，给电容CAP充电。结点VP的电压迅速上升到等于VCC，晶体管PMOS2被关断。晶体管PMOS3是二极管连接，结点VPBIAS电压就不会完全跟随电源电压VCC的变化，而是于VCC相差一个VGS，这个VGS可以保证晶体管PMOS3工作在饱和状态。电路的启动过程结束，此时启动电路已经完全关断，没有任何电流消耗。当电源电压VCC掉电时，最初，结点VP为高电位，VCC下降了0.7V时，VP到电源VCC的PN结正向导通，所以，VP随着VCC下降被逐步放电，VCC下降到０V时，VP也大约下降到0.7V，结点VP的剩余电荷会通过Si-SiO2界面缓慢泄放掉，最终下降到0V。
但是，上述的具体实施方式只是示例性的，是为了更好的使本领域技术人员能够理解本专利，不能理解为是对本专利包括范围的限制；只要是根据本专利所揭示精神的所作的任何等同变更或修饰，均落入本专利包括的范围。
Claims (2)
1.一种静态功耗为零适用于基准电压/电流源的启动电路，其特征在于：包括第一、第二和第三P型场效应晶体管，一N型场效应晶体管和一电容，所述第一、第二、第三P型场效应晶体管和N型场效应晶体管的源端分别与其自身的衬底相连，所述第一P型场效应晶体管的源极和所述第二、第三P型场效应晶体管的源极连接后与一电源相连，该第一P型场效应晶体管的栅端与所述第三P型场效应晶体管的栅端相连且其漏端与所述电容和第二P型场效应晶体管的栅端相连；所述第二P型场效应晶体管的漏端与所述N型场效应晶体管的栅端相连；所述第三P型场效应晶体管的栅端与其漏端相连后连接于所述N型场效应晶体管的漏端；所述N型场效应晶体管的源极连接于所述电容。
2.根据权利要求1所述的静态功耗为零适用于基准电压/电流源的启动电路，其特征在于：所述电容是PMOS电容、NMOS电容、PIP电容、MIM电容、MOM电容。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105607347A CN102033567A (zh) | 2010-11-26 | 2010-11-26 | 静态功耗为零适用于基准电压/电流源的启动电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105607347A CN102033567A (zh) | 2010-11-26 | 2010-11-26 | 静态功耗为零适用于基准电压/电流源的启动电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102033567A true CN102033567A (zh) | 2011-04-27 |
Family
ID=43886572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010105607347A Pending CN102033567A (zh) | 2010-11-26 | 2010-11-26 | 静态功耗为零适用于基准电压/电流源的启动电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102033567A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102611292A (zh) * | 2012-03-09 | 2012-07-25 | 深圳创维－Rgb电子有限公司 | 一种启动电路及具启动电路的电流源 |
| CN107544601A (zh) * | 2017-09-06 | 2018-01-05 | 深圳市恒昌通电子有限公司 | 一种零静态功耗的启动电路 |
-
2010
- 2010-11-26 CN CN2010105607347A patent/CN102033567A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102611292A (zh) * | 2012-03-09 | 2012-07-25 | 深圳创维－Rgb电子有限公司 | 一种启动电路及具启动电路的电流源 |
| CN102611292B (zh) * | 2012-03-09 | 2015-03-25 | 深圳创维－Rgb电子有限公司 | 一种启动电路及具启动电路的电流源 |
| CN107544601A (zh) * | 2017-09-06 | 2018-01-05 | 深圳市恒昌通电子有限公司 | 一种零静态功耗的启动电路 |
| CN107544601B (zh) * | 2017-09-06 | 2019-11-22 | 深圳市恒昌通电子有限公司 | 一种零静态功耗的启动电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105281726B (zh) | 一种上电复位电路 | |
| CN1941577B (zh) | 升压电路 | |
| KR101504587B1 (ko) | 음 전원전압 발생회로 및 이를 포함하는 반도체 집적회로 | |
| CN101795129A (zh) | 上电复位电路 | |
| CN101997304A (zh) | 静电防护电路 | |
| CN102377416A (zh) | 电源重置电路 | |
| US20100164600A1 (en) | Novel charge pump | |
| CN101667047B (zh) | 电压调节模块、印刷电路板以及基底偏压方法 | |
| CN111934657A (zh) | 一种低功耗上电复位和掉电复位电路 | |
| CN106571796B (zh) | 上电复位电路和方法 | |
| CN101552593B (zh) | 驱动一输出级的驱动电路 | |
| CN102778912B (zh) | 一种启动电路及集成该电路的供电系统 | |
| US11695010B2 (en) | Semiconductor device | |
| CN102033567A (zh) | 静态功耗为零适用于基准电压/电流源的启动电路 | |
| CN103400827A (zh) | 90纳米cmos工艺下带偏置电路的静电放电箝位电路 | |
| CN201859361U (zh) | 静态功耗为零适用于基准电压/电流源的启动电路 | |
| CN108111150B (zh) | 上电复位电路及集成电路和eeprom系统 | |
| Nagatomi et al. | A 361nA thermal run-away immune VBB generator using dynamic substrate controlled charge pump for ultra low sleep current logic on 65nm SOTB | |
| CN208835729U (zh) | 一种具有防反接功能的电源转换电路、集成电路 | |
| CN108768362B (zh) | 一种纯增强型mos管无静态功耗的上电复位电路 | |
| CN107402592B (zh) | 启动电路 | |
| CN111082546B (zh) | 低功率启动并有电压监视功能的数控能量收集管理电路 | |
| CN203590155U (zh) | 一种振荡器 | |
| US7345524B2 (en) | Integrated circuit with low power consumption and high operation speed | |
| CN101246374A (zh) | 交换式电压产生电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110427 |