CN102024066B - 从模拟电路网表自动生成模拟电路原理图的方法 - Google Patents
从模拟电路网表自动生成模拟电路原理图的方法 Download PDFInfo
- Publication number
- CN102024066B CN102024066B CN 200910092881 CN200910092881A CN102024066B CN 102024066 B CN102024066 B CN 102024066B CN 200910092881 CN200910092881 CN 200910092881 CN 200910092881 A CN200910092881 A CN 200910092881A CN 102024066 B CN102024066 B CN 102024066B
- Authority
- CN
- China
- Prior art keywords
- circuit
- circuit unit
- symbol
- port
- determining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种从模拟电路网表自动生成模拟电路原理图的方法,包括:接收用户通过图形界面或命令行形式指定的数据;基于模拟电路功能结构特征模板库的电路功能分析和基于电路功能的层次化划分;全部电路单元的端口类型确定;全部电路单元的约束条件自动生成;全部电路单元的符号自动生成;电路单元内的符号自动布局;电路单元内符号之间线网的自动连线;在电路单元电路图上自动标注约束条件;以及输出电路图到电路图编辑器/显示器的数据库。利用本发明,可自动生成能够准确反映模拟电路功能、结构特征、功能层次,并标有清晰的直流通路和信号流路径以及后续电路优化和版图优化所需约束条件的电路图。
Description
技术领域
本发明涉及电子设计自动化(EDA)软件技术领域,更进一步地说,是和模拟电路的电路图自动生成方法和系统中的电路功能分析、层次化划分、电路单元符号生成、符号布局、线网连线、以及在电路图上标注约束条件密切相关的一种从模拟电路网表自动生成模拟电路原理图的方法。
背景技术
能够准确反映模拟电路功能结构特征的电路图是设计人员手工设计模拟集成电路或人工干预自动设计的技术基础。在模拟集成电路设计流程中电路设计和优化与版图设计和优化需要遵循一定的约束条件,而这种约束条件主要是设计人员通过人工分析电路图而获取的,其前提条件是有能够准确反映模拟电路功能结构特征的电路图,然后将分析所得的约束条件标注在电路图上以便在设计团队成员之间进行技术沟通,这种方法只适合传统的手工正向设计,因为所有的电路图都是手工画出来的然后才有电路网表。
但在不同集成电路工艺之间移植模拟集成电路设计过程中、在模拟集成电路反向设计工程中、在模拟集成电路高层综合之后模拟集成电路设计人员首先得到的数据是电路网表而不是能够准确反映模拟电路功能结构特征的电路图。要设计人员根据电路网表划出能够准确反映模拟电路功能结构特征的电路图是一件很困难的事,首先需要从电路网表分析出功能结构特征,这很困难也很费时;其次是手工画图,对于一个专业人员来说,这是既费时间又没技术含量的脏活;然后是手工标出约束条件,这也是一个费时间的技术活,要求设计人员有很好的技术和经验。为了提高工作效率,有必要支持从模拟电路网表自动生成能够准确反映模拟电路功能结构特征的电路图。
值得借鉴的是,在数字设计中,原理图自动生成已经存在了很多年了。通常,原理图生成包含了绘制电路单元符号、符号的布局,以及符号之间的连线。
传统的从模拟电路网表自动生成模拟电路原理图的技术主要问题在于,生成的模拟电路图无法表现其模拟电路功能的结构特征。设计者无法从生成的原理图知道其结构特征,更不知道其功能,也就说不上准确捕捉用于后续的电路设计和优化与版图设计和优化所必须遵循的约束条件。
本发明基于模拟电路功能结构特征模板库对模拟电路网表进行电路功能分析,以功能分析为基础对电路网表进行层次化重构,以功能分析为基础自动生成电路设计、优化与版图设计,以及优化所必须遵循的约束条件,以功能分析为基础自动生成能代表电路单元功能的电路单元符号,以电路功能分析结果和生成的约束条件为基础支持模拟电路功能结构特征的布局和连线,并在模拟电路图上自动标注用于电路设计、优化与版图设计,以及优化所必须遵循的约束条件。
发明内容
(一)要解决的技术问题
考虑到在先前的技术下,前述的模拟电路图内在的缺点,本发明提供了一种从模拟电路网表自动生成模拟电路原理图的方法,该方法能够实现自动化的模拟电路功能分析和划分技术,约束条件自动生成,根据电路功能分析和层次化划分结果以及电路图生成约束条件自动生成能够正确反映模拟功能结构特征的电路图,并在电路图上自动标注后续设计和优化所必须遵循的约束条件。
本发明的主要目的(在下面将要详细谈到),是提供一种新的基于模拟电路功能结构特征的电路功能分析和划分技术、约束条件自动生成,并进一步推出新的模拟电路图自动生成方法,该方法具有很多没有预料到,也没有明显实施过、建议过、甚至是前面的模拟设计技术曾经暗示的新特点:在具体生成电路图之前对电路的结构特征和功能进行分析,根据电路功能对电路进行层次化重构,根据电路单元的结构特征及其对应的约束模板生成模拟电路图综合、电路优化和版图设计所需的约束条件,根据电路单元的功能确定电路单元的符号,根据电路单元的端口类型自动确定符号引脚的类型和位置,二极管连接、伪器件、ESD器件、MOS电容器件等特殊器件的识别及针对性地布局和连线,根据电路单元内的各直流通路内器件的距离电源或距离地的逻辑长度和对称性要求进行器件符号布局,将直流通路内的器件符号布局看作一个虚拟的整体再根据电路单元内的信号流路径和直流通路之间的对称性要求对电路单元内的所有直流通路进行布局,对特殊器件将符号间线网连线划分为直流通路内连线和直流通路间连线以及自对称线网的连线,在电路图上自动标注后续电路优化和版图设计所必须遵循的约束条件。
(二)技术方案
为了达到上述目的,本发明提供了一种从模拟电路网表自动生成模拟电路原理图的方法,包括:
接收用户通过图形界面或命令行形式指定的数据,该数据至少包括:模拟电路网表、模拟电路功能结构特征模板库、模型卡片、顶层电路单元的端口类型信息;
基于模拟电路功能结构特征模板库的电路功能分析和基于电路功能的层次化划分;
全部电路单元的端口类型确定;
全部电路单元的约束条件自动生成;
全部电路单元的符号自动生成;
电路单元内的符号自动布局;
电路单元内符号之间线网的自动连线;
在电路单元电路图上自动标注约束条件;以及
输出电路图到电路图编辑器/显示器的数据库;
其中,所述基于模拟电路功能结构特征模板库的电路功能分析和基于电路功能的层次化划分的步骤,包括:预处理模拟电路网表;追踪直接电路通路;追踪信号通路;模拟电路功能分析;以及基于电路功能进行层次化划分和重构设计;
所述预处理模拟电路网表的步骤,包括:在层次化设计中识别电源和地;识别虚拟器件;识别MOSCAP器件;识别保护器件;识别电源开关器件;识别电流镜、电流源器件;识别差分对和尾器件;追踪交叉反馈;以及追踪反馈通路。
上述方案中,所述全部电路单元的端口类型确定的步骤,包括:
电源和地的确定;
输入端的确定;
输出端的确定;
控制输入端的确定;
控制输出端的确定;
关键信号输入端的确定;
关键信号输出端的确定;
差分信号输入端的确定;
差分信号输出端的确定;
总线信号输入端的确定;以及
总线信号输出端的确定。
上述方案中,所述全部电路单元的符号自动生成的步骤,包括:
基于电路单元的功能确定选用符号的模板;
基于电路单元的端口类型为每个端口确定引出脚的符号;
基于电路单元的端口类型为每个端口的引出脚确定侧边位置;
基于电路单元的端口类型为每个端口确定其引出脚在侧边的顺序;
为电路单元每一端口的引出脚确定具体的几何位置。
上述方案中,所述电路单元内的符号自动布局的步骤,包括:
为直流通路的器件确定其符号的布局;
将直流通路内的器件符号布局的最小外接矩形看作一个虚拟符号;
根据信号流经的先后顺序确定虚拟符号的布局;
调整器件符号布局使局部连线折向和交叉数最小;以及
确定端口符号的布局,使端口和内部符号之间的连线的折向数、交叉数和长度最小。
上述方案中,所述电路单元内符号之间线网的自动连线的步骤,包括:
自对称线网的连线;
电流源/电流镜的控制线网的连线;
直流通路内线网的连线;
信号路径上的线网连线;
偏置线网的连线;以及
端口与内部电路的连线。
上述方案中,所述在电路单元电路图上自动标注约束条件的步骤,包括:
标注对称直流或支通路间的对称性和模块间的对称性;
标注匹配器件对;
标注伪器件;
标注MOSCAP器件;
标注上电/断电控制器件;
标注ESD电路器件;
标注关键信号路径;以及
标注反馈回路上的器件和反馈线网。
(三)有益效果
从上述技术方案可以看出,本发明具有以下有益效果:
1、利用本发明,由于在具体生成电路图之前对电路的结构特征和功能进行分析,根据电路功能对电路进行层次化重构,所以生成的电路图可以清晰地反映模拟电路的功能、结构特征和层次。
2、利用本发明,由于在具体生成电路图之前对电路的结构特征和功能进行分析,根据电路单元的结构特征及其对应的约束模板生成模拟电路图综合、电路优化和版图设计所需的约束条件,所以后续的电路图生层可以遵循电路图综合约束条件,并可以在电路图上自动标注电路优化和版图综合约束条件。
3、利用本发明,由于在具体生成电路图之前对电路的结构特征和功能进行分析,根据电路单元的功能确定电路单元的符号,所以电路图上的电路单元符号可以准确地代表电路单元的功能。
4、利用本发明,由于采用了端口类型分析,根据电路单元的端口类型自动确定符号引脚的类型和位置,所以电路单元的符号其引脚类型和位置可以更符合手工画图的经验规则。
5、利用本发明,由于根据电路单元内的各直流通路内器件的距离电源或距离地的逻辑长度和对称性要求进行器件符号布局,所以生成的电路图可以准确地反映电路单元内的直流通路组成及其直流通路的结构特征,而且所生成的电路图更符合手工画图的经验规则。
6、利用本发明,由于将直流通路内的器件符号布局看作一个虚拟的整体然后根据电路单元内的信号流路径和直流通路之间的对称性要求对电路单元内的所有直流通路进行布局,所以电路图可以准确地反应模拟电路的信号流路径以及信号流路径的结构特征,同时这种布局策略简化了器件符号的布局复杂度。
7、利用本发明,由于将符号间线网连线划分为直流通路内连线和直流通路间连线以及自对称线网的连线,所以可以对直流线网进行垂直优先的连线、对直流通路间的线网进行水平优先的连线、对自对称线网给出几何级的自对称连线,该连线策略计算上可以有效地降低连线的复杂度,电路图上减少连线的交叉,所生成的电路图更符合手工画图的经验规则。
8、利用本发明,由于二极管连接、伪器件、ESD器件、MOS电容器件等特殊器件的识别,所以这些特殊器件符号布局和线网连线更符合手工画图的经验规则。
9、利用本发明,由于在电路图上自动标注后续电路优化和版图设计所必须遵循的约束条件,所以设计人员可以免去手工标注后续设计工作所需要的约束条件。
附图说明
配合图片来说明,发明的其他各种目标及其优势会充分得到认可并变得更易理解,正如参考特征会在所有的设计视图中指明相似的部分。
图1是从模拟电路网表自动生成模拟电路图的流程。
图2是一幅简化的示意图,显示了从网表文件到原理图的转换,其中,基于模拟电路功能的层次化原理图是从网表文件生成的。
图3是一幅简化的示意图,呈示了从网表文件到另一张原理图的转换。其中基于模拟电路功能的层次化电路图是从已经存在的电路原理图生成的,这会在模拟电路工艺移植时应用到。
图4是一幅简化的示意图,基于模拟电路功能结构特征的电路功能分析和划分引擎的输入和输出,这与其中的一个具体设备是一致的。
图5是基于模拟电路功能结构特征的电路功能分析和划分技术的关键流程。
图6是基于模拟电路功能结构特征的电路功能分析和划分技术的关键步骤之一预处理的主要流程。
图7是自动生成模拟电路图的关键步骤之一确定电路单元端口类型的流程。
图8是自动生成模拟电路图的关键步骤之一自动生成电路单元符号的流程。
图9是自动生成模拟电路图的关键步骤之一模拟电路图符号自动布局的流程。
图10是自动生成模拟电路图的关键步骤之一模拟电路图符号自动连线的流程。
图11是自动生成模拟电路图的关键步骤之一在模拟电路图上自动标注约束条件的流程。
图12是具有基于模拟电路结构特征的电路功能分析和划分技术的结构特征的系统,并用一个具体设备加以证实。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
现在来详细叙述这些图片,在不同的视图中,相似的参考特征表示相似的元素。附图展示了一个从模拟电路网表自动生成模拟电路图的方法,这其中包含了基于模拟电路功能结构特征的电路功能分析和基于功能的层次划分技术、自动确定电路单元端口类型、电路单元约束条件自动生成、电路单元符号自动生成、电路单元内符号自动布局、符号间线网自动连线、在单元电路图上自动标注约束条件、输出电路图到数据库。
图1展示一个从模拟电路网表自动生成模拟电路图的流程,包括接收数据:模拟电路网表、模拟电路功能结构特征模板库、模型卡片、顶层电路单元的端口类型信息、基于电路单元功能的单元符号模板库、基于端口类型的引出脚符号模板库102,基于模拟电路功能结构特征模板库的电路功能分析和基于电路功能的层次化划分104,全部电路单元的端口类型确定108,全部电路单元的约束条件自动生成110,全部电路单元的符号自动生成112,电路单元内的符号自动布局114,符号之间线网的自动连线116,在单元电路图上自动标注约束条件118,以及输出电路图到电路图编辑器/显示器的数据库120。
图2展示了从网表文件到原理图的转换,其中,从模拟电路网表自动生成电路图的系统读取以任何网表格式存在的网表文件202,分析电路,重构设计的顶层模块204,并用子功能模块212(由更小的子功能模块222,224,226,228组成),214(由更小的子功能模块232,234,236,238组成),216(由更小的子功能模块242,244,246,248组成),218(由更小的子功能模块252,254,256,258组成),基于模块的功能及功能组合,来组成新的层次化。
图3呈示了从网表文件到原理图的转换,其中,从模拟电路网表自动生成电路图的系统读取一个已经存在的模拟电路图301(由子模块302和303组成),进行电路分析,重构设计的顶层模块304,并用子功能模块312(由更小的子功能模块322,324,326,328组成),314(由更小的子功能模块332,334,336,338组成),316(由更小的子功能模块342,344,346,348组成),318(由更小的子功能模块352,354,356,358组成),基于模块的功能及功能组合,来使得查看原理图更简单,更容易理解。也就是说,基于结构特征的电路功能分析策略能够用来优化模拟电路图的层次,这对后续的电路器件参数优化很有用。
图4,基于模拟电路功能结构特征的电路功能分析和基于电路功能的层次化划分引擎410接收输入数据:模拟电路网表402、模拟电路功能结构特征模板库404、模型卡片406、顶层电路单元的端口类型信息408、;输出数据:直流通路和信号流路径416、电路单元类型420、电路单元的功能表422、基于电路功能的新的层次化设计424,以及ESD、伪器件、电流源/镜、差分、MOSCAP器件、上电断电器件、保护器件、交叉反馈、反馈通路等426。其中416、420、422、424和426对约束条件的自动生成和电路图的自动生成很有用。
图5是基于模拟电路功能结构特征的电路功能分析和基于电路功能的层次式划分重组技术104的流程,其中包括接收输入数据502:模拟电路网表、基于模拟电路功能的结构特征模板库、顶层电路单元端口信息、模型卡片,预处理模拟电路网表504,追踪直接电路通路506,追踪信号通路508,模拟电路功能分析514,基于电路功能进行层次化划分和重构设计518。
图5中,模拟电路功能分析主要是依赖于模拟电路的功能结构特征同构,它包括底层功能结构特征同构和高层功能结构特征同构。底层功能结构特征主要分为直流通路上的功能结构特征、电流源/电流镜功能结构特征同构、及相邻直流通路组成的功能结构特征。直流通路上的功能结构特征是根据在直流路径追踪的基础上划分直流通路,对每一直流通路与模拟电路功能结构特征模板库中的底层功能结构特征进行子图同构计算,从而得出同构度,并作记录,最后根据同构度选择最佳功能结构特征模板,以其符号代表这部分电路。电流源/电流镜功能结构特征同构根据模拟电路功能结构特征模板库中的电流源/电流镜模板在底层电路中搜索匹配的电流源/电流镜以模板符号代替相关的器件和内部连接。相邻直流通路组成的功能结构特征主要是针对直流通路功能结构特征同构没有覆盖的直流通路,选有信号传递的相邻的直流通路与模拟电路功能结构特征模板库中的具有相邻直流通路的连接的底层模板进行同构比较,计算同构度,根据同构度选择合适的功能结构特征模板符号替换具体的器件和内部连接关系。高层功能结构特征同构在底层功能结构同构检查的基础上忽略底层结构详细器件及器件之间得连接关系代之以一个功能特征符号表示这部分器件及器件之间的连接关系,功能结构特征符号之间仍然保留原有的连接关系,这样就构成了一张功能结构特征符号网表;遍历功能结构特征符号网表中最上层的功能结构特征符号,与模拟电路功能结构特征模板库中同样引用该功能结构特征符号的模板进行子图同构比对,计算出功能结构同构度,并记录同构部分的符号和连接,最后根据功能结构同构度选出最佳匹配的功能结构特征模板,并以其符号代表对应部分的功能结构特征符号和连接关系。重复高层功能结构特征同构直至不再出现更高层次的功能结构特征符号。电路功能分析产生了层次化的功能符号,根据功能符号恢复原来的器件及其连接,从而产生层次化的电路,根据电路单元与外部的连接确定电路单元的端口,赋予电路单元唯一的电路单元名,并在上层功能单元中以该电路单元的实例取代对应的功能符号,直至所有功能符号被具体电路实例取代。为了更好的体现层次化设计,有必要归并完全同构的电路单元,确保相同的电路单元例化仅引用一个电路单元实体。
图6基于模拟电路功能结构特征的电路功能分析和划分技术的关键步骤之一预处理504的主要流程,包括在层次化设计中识别电源和地网络602;识别伪器件606;识别MOSCAP器件608,识别保护器件610,识别上电/断电器件612,识别电流镜、电流源器件614,识别差分对和尾器件616,追踪交叉反馈618,追踪反馈通路620。
图7是从模拟电路网表自动生成模拟电路图的关键步骤之一电路单元端口类型确定之流程,包括电源和地的确定702,输入端的确定704,输出端的确定706,控制输入端的确定708,控制输出端的确定710,关键信号输入端的确定712,关键信号输出端的确定714,差分信号输入端的确定716,差分信号输出端的确定718,总线信号输入端的确定720,总线信号输出端的确定722。其中,内部单元的电源和地网络可以这样确定:由顶层单元的电源和地网络向低层单元传播从而得到内部单元的电源和地网络、根据ESD连接确定内部的电源和地、根据内部稳压电路确定内部部分单元的电源网络;输入的确定是这样的:仅连接晶体管的控制极的端口网络为输入端、连接电流源和电流镜的二极管连接线网的端口为输入端、端口通过一系列电阻连接晶体管的控制极为输入端口;输出端口的确定是这样的:端口连接MOSFET源极和漏极的端口不是输入端的情况下是输出端口、端口连接双极晶体管的发射极和集电极的端口不是输入端的情况下是输出端口、端口不是输入端口但通过一系列电阻连接双极晶体管的发射极和集电极或MOSFET源极和漏极是输出端口;控制输入端的确定:输入端且连接之内部上电/断电器件的控制极;控制输出端的确定:输出端且信号用于控制其他单元;关键信号输入端的确定:输入端且是关键信号流过的线网;关键信号输出端的确定:输出端且是关键信号流过的线网;差分信号输入端的确定:端口为输入端口并连接之内部差分电路的输入端;差分信号输出端的确定:端口为输出端口并连接之内部差分电路的输出端;总线信号是由连接等价单元或等价器件之等价引脚的信号,根据其是输入还是输出确定这组信号是总线输入信号还是总线输出信号。
图8从模拟电路网表自动生成模拟电路图的关键步骤之一电路单元符号自动生成之流程,包括基于电路单元的功能确定选用符号的模板802,基于电路单元的端口类型为每个端口确定引出脚的符号804,基于电路单元的端口类型为每个端口的引出脚确定侧边位置806,基于电路单元的端口类型为每个端口确定其引出脚在侧边的顺序808,为电路单元每一端口的引出脚确定具体的几何位置810。端口的引脚类型由108确定。
图9从模拟电路网表自动生成模拟电路图的关键步骤之一电路单元内符号自动布局之流程,包括为直流通路的器件确定其符号布局902,将直流通路内的器件符号布局的最小外接矩形看作一个虚拟符号,根据信号流经的先后顺序确定虚拟符号的布局906,微调整器件符号布局908使局部连线折向和交叉数最小,确定端口符号的布局910使端口和内部符号之间的连线的折向数、交叉数和长度最小。电路图符号布局的约束条件源于电路功能分析104和设计约束条件的自动生成110,符号布局的对称性分别由直流通内支路间的器件对称约束条件和直流通路间器件或电路单元符号之间的对称性控制。
图10是从模拟电路网表自动生成模拟电路图的关键步骤之一电路单元内符号间线网的连线流程,包括自对称线网的连线1002,电流源/电流镜的控制线网的连线1004,直流通路内线网的连线1006,信号路径上的线网连线1008,偏置线网的连线1010,端口与内部电路的连线1012。线网类型源于电路功能分析104和设计约束条件的自动生成110。
图11是从模拟电路网表自动生成模拟电路图的关键步骤之一在电路图上自动标注约束条件的流程,包括标注对称直流(支)通路间的对称性和模块间的对称性1102,标注匹配器件对1104,标注伪器件1106,标注MOSCAP器件1108,标注上电/断电控制器件1110,标注ESD电路器件1112,标注关键信号路径1114,标注反馈回路上的器件和反馈线网1116。这里主要标注电路设计和优化的约束条件与版图设计和优化的约束条件,源于电路功能分析104和设计约束条件的自动生成110。
图12是一幅简化的计算机系统模块图表1200,该系统可以和本发明的具体设备联合。图12仅仅呈示了一个具体设备与本发明的联合,而正如引用声明所述,并没有限制本发明的范围。其中一个常规技术就能认出其他变化、修改或者整体变动。
正如图12所示,计算机包括一个处理器1202,它通过总线系统和外围的设备通信。外围设备包括用户输出设备1212、用户输入设备1210、通信接口1208和一个存储子系统,如随机存取存储器(RAM)1204和磁盘驱动器1206.
用户输入设备包括为输入信息到计算机系统提供的所有可能的设备类型和机制。这可能是和显示相关的一个键盘、一块键区、一个触摸屏,音频输入系统,如语音识别系统、麦克风,和其他类型的输入设备。在不同的具体设备中,用户输入设备的实物通常是一个计算机鼠标、跟踪球、跟踪板、操纵杆、无线遥控、写字板、语音控制系统、眼睛跟踪系统之类的设备。用户输入设备典型的用途是通过点击按钮等,让用户选择一个对象、图表、文字,等像是在显示器上面出现的对象。
通信接口1208提供了对其它通信网络和设备的接口。通信接口的作用是从其他系统接收数据和发送数据的接口,以达到大规模设计的并行协同处理的目的。
软件代码模块和指令(为本发明提供功能)可以存储在RAM 1204和磁盘驱动器1206中。软件模块可以由处理器1202执行。RAM 1204和磁盘驱动器1206同样提供存储本发明使用的数据的空间。
总线系统1220提供了这样一套机制,它使计算机的各个部件和子系统如所期望地相互通信。虽然子系统在原理图上面只显示为单总线,其它总线子系统的具体设备会使用到多总线。
图12代表了本发明一个具体的计算机系统电缆。从很多其它硬件和软件配置与该发明配合使用的合适程度的角度来说,它很容易成为一个普通的技术。例如,计算机可以是台式的、可移动的、机架固定的、或是写字板的配置。另外,计算机也可以是一系列联网计算机的串联。
因此,这些规范和图片可以看作是示范性的,而不是限制性的。然而很明显,在里面可以进行各种修改和变动,却不至于抛弃本发明的总体思想和范围(正如前面所声明的)。另外,本发明的技术和系统合适使用绝大多数编写器件的EDA工具和策略学。因此本发明的范围不应该由参考以上的描述来决定,而是由未决定的需求和它们所有的范围或者等价物决定。
本发明可以以软件或硬件或二者组合的控制逻辑实现。控制逻辑可以作为多条适配到直接信息处理设备、用于呈示本发明的具体设备的指令存储在信息存储介质。基于在这里提供的呈示和讲述,具有普通技能的用户会倾向于用其他的途径和/或策略来实现本发明。
在这里讨论的具体设备已经在本发明的一个或多个例子中呈示。由于本发明的具体设备是通过参考图片来描述的,各种对此策略的修改或改编,或是基于对本发明讲述的变动,以及这些讲述是否超出了技术水平,都将看作是在当前发明的范围之内。因此,这些描述和图像应当看作一个限制性的意义,正如我们所理解的,本发明绝不应该只限制在这些呈示的具体设备之中。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (6)
1.一种从模拟电路网表自动生成模拟电路原理图的方法,其特征在于,包括:
接收用户通过图形界面或命令行形式指定的数据,该数据至少包括:模拟电路网表、模拟电路功能结构特征模板库、模型卡片、顶层电路单元的端口类型信息;
基于模拟电路功能结构特征模板库的电路功能分析和基于电路功能的层次化划分;
全部电路单元的端口类型确定;
全部电路单元的约束条件自动生成;
全部电路单元的符号自动生成;
电路单元内的符号自动布局;
电路单元内符号之间线网的自动连线;
在电路单元电路图上自动标注约束条件;以及
输出电路图到电路图编辑器/显示器的数据库;
其中,所述基于模拟电路功能结构特征模板库的电路功能分析和基于电路功能的层次化划分的步骤,包括:预处理模拟电路网表;追踪直接电路通路;追踪信号通路;模拟电路功能分析;以及基于电路功能进行层次化划分和重构设计;
所述预处理模拟电路网表的步骤,包括:在层次化设计中识别电源和地;识别虚拟器件;识别MOSCAP器件;识别保护器件;识别电源开关器件;识别电流镜、电流源器件;识别差分对和尾器件;追踪交叉反馈;以及追踪反馈通路。
2.根据权利要求1所述的从模拟电路网表自动生成模拟电路原理图的方法,其特征在于,所述全部电路单元的端口类型确定的步骤,包括:
电源和地的确定;
输入端的确定;
输出端的确定;
控制输入端的确定;
控制输出端的确定;
关键信号输入端的确定;
关键信号输出端的确定;
差分信号输入端的确定;
差分信号输出端的确定;
总线信号输入端的确定;以及
总线信号输出端的确定。
3.根据权利要求1所述的从模拟电路网表自动生成模拟电路原理图的方法,其特征在于,所述全部电路单元的符号自动生成的步骤,包括:
基于电路单元的功能确定选用符号的模板;
基于电路单元的端口类型为每个端口确定引出脚的符号;
基于电路单元的端口类型为每个端口的引出脚确定侧边位置;
基于电路单元的端口类型为每个端口确定其引出脚在侧边的顺序;
为电路单元每一端口的引出脚确定具体的几何位置。
4.根据权利要求1所述的从模拟电路网表自动生成模拟电路原理图的方法,其特征在于,所述电路单元内的符号自动布局的步骤,包括:
为直流通路的器件确定其符号的布局;
将直流通路内的器件符号布局的最小外接矩形看作一个虚拟符号;
根据信号流经的先后顺序确定虚拟符号的布局;
调整器件符号布局使局部连线折向和交叉数最小;以及
确定端口符号的布局,使端口和内部符号之间的连线的折向数、交叉数和长度最小。
5.根据权利要求1所述的从模拟电路网表自动生成模拟电路原理图的方法,其特征在于,所述电路单元内符号之间线网的自动连线的步骤,包括:
自对称线网的连线;
电流源/电流镜的控制线网的连线;
直流通路内线网的连线;
信号路径上的线网连线;
偏置线网的连线;以及
端口与内部电路的连线。
6.根据权利要求1所述的从模拟电路网表自动生成模拟电路原理图的方法,其特征在于,所述在电路单元电路图上自动标注约束条件的步骤,包括:
标注对称直流或支通路间的对称性和模块间的对称性;
标注匹配器件对;
标注伪器件;
标注MOSCAP器件;
标注上电/断电控制器件;
标注ESD电路器件;
标注关键信号路径;以及
标注反馈回路上的器件和反馈线网。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910092881 CN102024066B (zh) | 2009-09-09 | 2009-09-09 | 从模拟电路网表自动生成模拟电路原理图的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910092881 CN102024066B (zh) | 2009-09-09 | 2009-09-09 | 从模拟电路网表自动生成模拟电路原理图的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102024066A CN102024066A (zh) | 2011-04-20 |
CN102024066B true CN102024066B (zh) | 2013-02-06 |
Family
ID=43865363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200910092881 Active CN102024066B (zh) | 2009-09-09 | 2009-09-09 | 从模拟电路网表自动生成模拟电路原理图的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102024066B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106802968A (zh) * | 2015-11-26 | 2017-06-06 | 北京华大九天软件有限公司 | 一种在电路中添加仿真信号输出符号的方法 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103164546A (zh) * | 2011-12-12 | 2013-06-19 | 北京联合大学 | 一种电路原理图连线的生成方法 |
CN103400034A (zh) * | 2013-07-26 | 2013-11-20 | 闫文闻 | 一种模块化电路系统及其电路模块 |
TWI510944B (zh) * | 2013-09-24 | 2015-12-01 | Wistron Corp | 線路圖產生方法以及使用該方法的裝置 |
CN104731994A (zh) * | 2013-12-23 | 2015-06-24 | 上海华虹宏力半导体制造有限公司 | 非标准单元库原理图网表生成方法 |
CN106339515B (zh) * | 2015-07-07 | 2019-07-16 | 中国科学院微电子研究所 | 差分电路及其参数化单元的生成方法及生成系统 |
CN106354894B (zh) * | 2015-07-15 | 2019-12-03 | 中国科学院微电子研究所 | 一种模拟电路的布局方法及系统 |
KR102139425B1 (ko) * | 2016-02-25 | 2020-07-29 | 시놉시스, 인크. | 회로 스텐실들을 이용한 회로 설계를 위한 추출된 레이아웃-의존 효과들의 재사용 |
CN107526888B (zh) * | 2017-08-22 | 2024-02-20 | 珠海泓芯科技有限公司 | 电路拓扑结构的生成方法及生成装置 |
CN109446366A (zh) * | 2018-09-18 | 2019-03-08 | 上海移鸿信息科技有限公司 | 一种交互式数字电路图的实现方法 |
CN112115666B (zh) * | 2019-06-03 | 2023-04-14 | 迈普通信技术股份有限公司 | 一种绘制原理图的方法及系统 |
CN110187260B (zh) * | 2019-06-11 | 2021-04-02 | 珠海市一微半导体有限公司 | 一种基于esd电路完整性的自动检测方法 |
CN110750954B (zh) * | 2019-10-29 | 2020-12-25 | 上海安路信息科技有限公司 | 电路原理图生成方法及生成系统 |
CN114818594A (zh) * | 2022-05-31 | 2022-07-29 | 浪潮(山东)计算机科技有限公司 | 一种自动布线及命名方法、装置、设备及介质 |
CN115796090B (zh) * | 2022-12-13 | 2024-01-26 | 无锡沐创集成电路设计有限公司 | 电路模型生成方法、电路仿真验证方法及对应装置 |
CN116108778B (zh) * | 2023-01-12 | 2024-03-01 | 上海合见工业软件集团有限公司 | 用于数字电路原理图的元器件分层方法、设备和介质 |
CN116306469B (zh) * | 2023-05-22 | 2023-08-01 | 深圳前海深蕾半导体有限公司 | 模拟版图的金属走线方法、装置、设备及存储介质 |
CN117272910B (zh) * | 2023-11-22 | 2024-02-23 | 江山季丰电子科技有限公司 | 一种集成电路老化电路板的模块化设计方法及装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1523660A (zh) * | 2003-02-17 | 2004-08-25 | 上海芯华微电子有限公司 | 集成电路设计的双向技术系统 |
CN1595403A (zh) * | 2004-06-25 | 2005-03-16 | 清华大学 | 基于图同构的面向模拟电路布局的对称约束提取方法 |
CN1845106A (zh) * | 2005-04-08 | 2006-10-11 | 中国科学院半导体研究所 | 一种模拟电路数据阵列描述方法 |
-
2009
- 2009-09-09 CN CN 200910092881 patent/CN102024066B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1523660A (zh) * | 2003-02-17 | 2004-08-25 | 上海芯华微电子有限公司 | 集成电路设计的双向技术系统 |
CN1595403A (zh) * | 2004-06-25 | 2005-03-16 | 清华大学 | 基于图同构的面向模拟电路布局的对称约束提取方法 |
CN1845106A (zh) * | 2005-04-08 | 2006-10-11 | 中国科学院半导体研究所 | 一种模拟电路数据阵列描述方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106802968A (zh) * | 2015-11-26 | 2017-06-06 | 北京华大九天软件有限公司 | 一种在电路中添加仿真信号输出符号的方法 |
CN106802968B (zh) * | 2015-11-26 | 2019-12-27 | 北京华大九天软件有限公司 | 一种在电路中添加仿真信号输出符号的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102024066A (zh) | 2011-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102024066B (zh) | 从模拟电路网表自动生成模拟电路原理图的方法 | |
US6292766B1 (en) | Simulation tool input file generator for interface circuitry | |
US9703921B1 (en) | Naturally connecting mixed-signal power networks in mixed-signal simulations | |
US8365132B2 (en) | Hierarchial power map for low power design | |
US20120198411A1 (en) | Method and apparatus for ams simulation of integrated circuit design | |
CN104036060A (zh) | 一种工程图在线审核方法和系统 | |
CN111859827A (zh) | 一种芯片ip集成方法、装置及电子设备和存储介质 | |
CN102592000B (zh) | 电路板布线检测系统 | |
CN107025037A (zh) | 一种智能设备的控制方法及装置 | |
CN106407199A (zh) | 网络文章评论处理方法及装置 | |
US10078723B1 (en) | Method and apparatus for design rules driven interactive violation display | |
CN102024067A (zh) | 一种模拟电路工艺移植的方法 | |
CN106169111A (zh) | 一种基于数据流约束的可配置业务流程分析方法 | |
US20180268097A1 (en) | Interactive Routing of Connections in Circuit Using Auto Welding and Auto Cloning | |
CN104462631B (zh) | 线路图产生装置及线路图产生方法 | |
CN114297739A (zh) | 用于版图验证的标识处理方法、装置、服务器和存储介质 | |
JP2007264993A (ja) | 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体 | |
CN111475970B (zh) | 一种结构模型派生系统及方法 | |
US8954914B2 (en) | Graphical method and product to assign physical attributes to entities in a high level descriptive language used for VLSI chip design | |
TWI262411B (en) | Integrated circuit design system | |
CN107577388A (zh) | 输入界面的控制方法及装置 | |
US20110071800A1 (en) | System and method for providing efficient schematic review | |
Li et al. | iEDA: An Open-source infrastructure of EDA | |
US9471742B2 (en) | Method for displaying timing information of an integrated circuit floorplan in real time | |
CN108038312B (zh) | 集成电路半定制后端设计时序预算方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |