CN102012957A - 一种基于五元组的包分类逻辑代码验证方法 - Google Patents

一种基于五元组的包分类逻辑代码验证方法 Download PDF

Info

Publication number
CN102012957A
CN102012957A CN 201010598151 CN201010598151A CN102012957A CN 102012957 A CN102012957 A CN 102012957A CN 201010598151 CN201010598151 CN 201010598151 CN 201010598151 A CN201010598151 A CN 201010598151A CN 102012957 A CN102012957 A CN 102012957A
Authority
CN
China
Prior art keywords
bag
rule
logic
produce
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 201010598151
Other languages
English (en)
Inventor
纪奎
刘兴奎
赵喜全
李静
张英文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TIANJIN SUGON COMPUTER INDUSTRY Co Ltd
Original Assignee
TIANJIN SUGON COMPUTER INDUSTRY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TIANJIN SUGON COMPUTER INDUSTRY Co Ltd filed Critical TIANJIN SUGON COMPUTER INDUSTRY Co Ltd
Priority to CN 201010598151 priority Critical patent/CN102012957A/zh
Publication of CN102012957A publication Critical patent/CN102012957A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本发明提供了一种基于五元组的包分类逻辑代码验证方法，建立逻辑验证平台，激励产生器，包分类规则产生器，包分类实现，以及自动比较器。本发明在板级测试之前，通过全面的逻辑功能验证，纠正潜在bug，提高设计质量，缩短项目开发时间。

Description

一种基于五元组的包分类逻辑代码验证方法
技术领域
本发明涉及集成电路验证领域，具体涉及一种基于五元组的包分类逻辑代码验证方法。
背景技术
由于现代FPGA器件的复杂度不断提高，FPGA设计也需要与之前ASSP和ASIC同样的全面功能验证。对于FPGA设计来说，在进行实际硬件调试前保证设计正确性对于项目成功仍然至关重要。在实际硬件调试前尽早发现并排除设计错误将会加快整个设计流程，提高准时发布产品的可能性，节约成本，并避免或减轻不必要的挫折感。
现在一般通用的逻辑测试手段是利用verilog语言，不能使用面向对象的思想进行编程，导致testbench编写不灵活。本测试平台利用systemVerilog语言的类C语法特性，灵活方便的编写测试平台，缩短测试周期同时使测试更全面。本测试增加自动比较机制，不只通过看波形得到bug，使测试更准备，更完备。
发明内容
本发明提供了一种基于五元组的包分类逻辑代码验证方法。
一种基于五元组的包分类逻辑代码验证方法，建立逻辑验证平台，激励产生器，包分类规则产生器，包分类实现，以及自动比较器。
验证步骤如下：
A、激励器连续产生带约束的随机的基于TCP连接的网络包结构，包括各种异常连接情况，驱动逻辑工作；
B、规则存储在片外SRAM中，存取位宽为72bits，根据软硬件接口协商的规则结构构造规则，生成COE文件，由SRAM仿真模型直接调用；
C、测试代码中实现包分类模块，实现方法与逻辑代码完全相同，该模块根据上述两步中的激励和规则工作，产生输出并进行保存，该输出即为期望被测设计的输出；
D、被测设计接收激励开始工作，从SRAM中读取规则，并根据规则产生相应处理动作，包括产生封堵包、日志包、上传，testbench通过PCIE仿真模型接收各种输出并分门别类进行保存；
E、上述步骤C和D分别产生了期望被测设计输出和实际被测设计输出。本步骤根据保存的结构进行自动比较，规则两者存在差异，屏幕打印差异原因，配合questasim仿真软件找到逻辑产生bug原因，修正后进行重新测试。
本发明在板级测试之前，通过全面的逻辑功能验证，纠正潜在bug，提高设计质量，缩短项目开发时间。
附图说明
图1是本发明结构图
具体实施方式
本技术方案建立逻辑验证平台，激励产生器，包分类规则产生器，包分类实现，以及自动比较器。根据测例进行验证，发现并修改bug，使逻辑功能正确。
实现方法如下：
(1)产生激励
激励器连续产生带约束的随机的基于TCP连接的网络包结构，包括各种异常连接情况，驱动逻辑工作。
(2)生成规则
规则存储在片外SRAM中，存取位宽为72bits，根据软硬件接口协商的规则结构构造规则，生成COE文件，由SRAM仿真模型直接调用。
(3)测试代码产生期望输出
测试代码中实现包分类模块，实现方法与逻辑代码完全相同。该模块根据上述两步中的激励和规则工作，产生输出并进行保存，该输出即为期望被测设计的输出。
(4)被测设计(DUT)产生输出
被测设计接收激励开始工作，从SRAM中读取规则，并根据规则产生相应处理动作(包括产生封堵包、日志包、上传等)，testbench通过PCIE仿真模型接收各种输出并分门别类进行保存。
(5)自动比较
上述步骤(3)和(4)分别产生了期望被测设计输出和实际被测设计输出。本步骤根据保存的结构进行自动比较，规则两者存在差异，屏幕打印差异原因，配合questasim仿真软件找到逻辑产生bug原因，修正后进行重新测试。
按照上述步骤对各种测例进行测试，找出并记录bug，直到所有测试用例通过再进行板级测试。

Claims (1)

1.一种基于五元组的包分类逻辑代码验证方法，其特征在于：建立逻辑验证平台，激励产生器，包分类规则产生器，包分类实现，以及自动比较器。
验证步骤如下：
A、激励器连续产生带约束的随机的基于TCP连接的网络包结构，包括各种异常连接情况，驱动逻辑工作；
B、规则存储在片外SRAM中，存取位宽为72bits，根据软硬件接口协商的规则结构构造规则，生成COE文件，由SRAM仿真模型直接调用；
C、测试代码中实现包分类模块，实现方法与逻辑代码完全相同，该模块根据上述两步中的激励和规则工作，产生输出并进行保存，该输出即为期望被测设计的输出；
D、被测设计接收激励开始工作，从SRAM中读取规则，并根据规则产生相应处理动作，包括产生封堵包、日志包、上传，testbench通过PCIE仿真模型接收各种输出并分门别类进行保存；
E、上述步骤C和D分别产生了期望被测设计输出和实际被测设计输出。本步骤根据保存的结构进行自动比较，规则两者存在差异，屏幕打印差异原因，配合questasim仿真软件找到逻辑产生bug原因，修正后进行重新测试。
CN 201010598151 2010-12-17 2010-12-17 一种基于五元组的包分类逻辑代码验证方法 Pending CN102012957A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010598151 CN102012957A (zh) 2010-12-17 2010-12-17 一种基于五元组的包分类逻辑代码验证方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010598151 CN102012957A (zh) 2010-12-17 2010-12-17 一种基于五元组的包分类逻辑代码验证方法

Publications (1)

Publication Number Publication Date
CN102012957A true CN102012957A (zh) 2011-04-13

Family

ID=43843129

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010598151 Pending CN102012957A (zh) 2010-12-17 2010-12-17 一种基于五元组的包分类逻辑代码验证方法

Country Status (1)

Country Link
CN (1) CN102012957A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103530216A (zh) * 2013-10-12 2014-01-22 江苏华丽网络工程有限公司 一种基于uvm验证方法学的pcie验证方法
CN106841974A (zh) * 2016-12-13 2017-06-13 深圳市紫光同创电子有限公司 一种fpga测试平台及方法
WO2017177705A1 (zh) * 2016-04-11 2017-10-19 浪潮电子信息产业股份有限公司 一种超大规模集成电路vlsi形式化验证平台及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030115564A1 (en) * 1998-09-30 2003-06-19 Cadence Design Systems, Inc. Block based design methodology
CN1591822A (zh) * 2003-08-27 2005-03-09 四川南山之桥微电子有限公司 由可运行的芯片总体规格及核心逻辑制定的交换机及路由器芯片及方法
CN101262380A (zh) * 2008-04-17 2008-09-10 中兴通讯股份有限公司 一种用于fpga仿真的装置及方法
CN101309216A (zh) * 2008-07-03 2008-11-19 中国科学院计算技术研究所 一种ip包分类方法和设备
CN101504690A (zh) * 2009-03-26 2009-08-12 北京航空航天大学 用于通信系统集成电路设计的实时仿真验证系统及其方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030115564A1 (en) * 1998-09-30 2003-06-19 Cadence Design Systems, Inc. Block based design methodology
CN1591822A (zh) * 2003-08-27 2005-03-09 四川南山之桥微电子有限公司 由可运行的芯片总体规格及核心逻辑制定的交换机及路由器芯片及方法
CN101262380A (zh) * 2008-04-17 2008-09-10 中兴通讯股份有限公司 一种用于fpga仿真的装置及方法
CN101309216A (zh) * 2008-07-03 2008-11-19 中国科学院计算技术研究所 一种ip包分类方法和设备
CN101504690A (zh) * 2009-03-26 2009-08-12 北京航空航天大学 用于通信系统集成电路设计的实时仿真验证系统及其方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《中国优秀硕士学位论文全文数据库（信息科技辑）》 20091115 王军 虚拟FPGA逻辑测试验证平台的设计 , *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103530216A (zh) * 2013-10-12 2014-01-22 江苏华丽网络工程有限公司 一种基于uvm验证方法学的pcie验证方法
CN103530216B (zh) * 2013-10-12 2016-09-14 丁贤根 一种基于uvm验证方法学的pcie验证系统
WO2017177705A1 (zh) * 2016-04-11 2017-10-19 浪潮电子信息产业股份有限公司 一种超大规模集成电路vlsi形式化验证平台及方法
CN106841974A (zh) * 2016-12-13 2017-06-13 深圳市紫光同创电子有限公司 一种fpga测试平台及方法

Similar Documents

Publication Publication Date Title
CN105205249B (zh) 一种soc调试验证系统及其软硬件协同方法
CN105589993B (zh) 微处理器功能验证设备及微处理器功能验证方法
CN104408264B (zh) 一种基于断言的嵌入式存储控制器验证系统及方法
US20100229039A1 (en) Testing apparatus, testing method, and program
US8271252B2 (en) Automatic verification of device models
CN101719170A (zh) 集成电路的仿真测试方法
CN115562982A (zh) 参考模型调试方法、装置、电子设备和存储介质
CN1496527A (zh) 无须使用逻辑模拟的用于对复杂ic的设计进行校验的方法和装置
CN114662427B (zh) 一种逻辑系统设计的调试方法及设备
CN103020395A (zh) 解复用接口模块的验证方法及验证系统
CN114266210A (zh) 芯片ate测试中的wgl文件处理方法及应用
CN102012957A (zh) 一种基于五元组的包分类逻辑代码验证方法
CN102565683B (zh) 一种测试向量的生成与验证方法
CN114912397A (zh) 可编程逻辑器件、原型验证系统、方法、设备及存储介质
CN110347595A (zh) 一种fpga内部资源甄别与定位方法及系统
CN107704351B (zh) 一种芯片的验证方法和装置
US20160117435A1 (en) Timing matching method of timing analyzer and method of designing integrated circuit using the same
US7228515B2 (en) Methods and apparatuses for validating AC I/O loopback tests using delay modeling in RTL simulation
US7861200B2 (en) Setup and hold time characterization device and method
US8065641B2 (en) Automatically creating manufacturing test rules pertaining to an electronic component
US20230055523A1 (en) Method, apparatus, and storage medium for generating test cases
CN111124790A (zh) 一种可重用仿真接口模型的生成系统
CN111124897B (zh) 一种可重用仿真接口模型的生成方法
Feng et al. Design and application of reusable SoC verification platform
US20220120811A1 (en) High-speed functional protocol based test and debug

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110413