CN102005497A - 用于片上光互连的接收模块封装方法 - Google Patents
用于片上光互连的接收模块封装方法 Download PDFInfo
- Publication number
- CN102005497A CN102005497A CN200910091959XA CN200910091959A CN102005497A CN 102005497 A CN102005497 A CN 102005497A CN 200910091959X A CN200910091959X A CN 200910091959XA CN 200910091959 A CN200910091959 A CN 200910091959A CN 102005497 A CN102005497 A CN 102005497A
- Authority
- CN
- China
- Prior art keywords
- chip
- soi
- interconnection
- photodetector
- packing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Light Receiving Elements (AREA)
Abstract
一种用于片上光互连的接收模块封装方法,包括:采用电子束曝光技术将版图上的脊形波导及光栅结构转移至事先清洗过的SOI基片的顶硅层上;采用电子束光刻胶作为掩模,利用硅等离子干法刻蚀工艺刻蚀出亚微米脊形波导及光栅结构;采用沉淀二氧化硅技术在刻蚀后的图形表面覆盖一层二氧化硅绝缘层;采用普通光刻方法将版图上的金属引线及对准标记图形转移至二氧化硅绝缘层上,并利用金属蒸发工艺制作出金属引线和对准标记;采用倒装焊技术,利用SOI基片上的对准标记将光电探测器精确倒扣至SOI基片上的预定位置;利用互连金丝将光电探测器背面的接地面与SOI基片上的接地线相连;在光电探测器与SOI基片之间填充固化胶固化、密封,完成器件的封装。
Description
技术领域
本发明属于半导体光电技术领域,特别是指一种用于片上光互连的接收模块封装方法。
背景技术
信息技术的不断进步使得半导体芯片的特征尺寸越来越小、晶体管数量越来越多、芯片的处理速度越来越快,采用金属线进行芯片的互连方式带来的问题(传输延时、信号串扰等)愈发严重,尤其在芯片与芯片之间的总线系统中,需要传输交换的数据量大,传输距离远,因此电互连所带来的问题更加严重。光互连是一种利用光波特性及其与光学材料之间的相互作用来实现数据和信号传输交换的技术,其具有低延时、超高的传输容量、无干扰等优点,应用于板间、芯片间及芯片内部的短距离通信,因此是一种非常有潜力的互连技术。
目前大部分的光互连技术主要以光纤作为传输媒介,其收发模块和接受模块都是封装好的芯片,互连系统面临体积大、集成度低、成本高等问题,因此只能应用于板与板之间的长距离互连,无法应用于同一板上不同芯片之间的更短距离通信。
以绝缘衬底上的硅(SOI)为基片制作出的硅基亚微米光波导器件不仅具有在光通信波段透明、小尺寸等优点,而且与传统的CMOS工艺兼容、易于和微电子器件集成等优势,因此为未来片上光互连非常有前途的技术。
发明内容
本发明的目的在于提供一种用于片上光互连的接收模块封装方法,该方法以SOI基片上制作的硅基亚微米光波导器件作为光互连的传输媒介,并以SOI基片上制作的光栅耦合器作为接收模块与传输媒介的光学接口,使得光互连中接收模块的尺寸大大减小、集成度提高、耦合效率高,可应用于芯片与芯片之间的通信,并且利用传统CMOS工艺,可与其他微电子器件集成,减少成本。
本发明提供一种用于片上光互连的接收模块封装方法,包括如下步骤:
步骤1:采用电子束曝光技术将版图上的脊形波导及光栅结构转移至事先清洗过的SOI基片的顶硅层上;
步骤2:采用电子束光刻胶作为掩模,利用硅等离子干法刻蚀工艺刻蚀出亚微米脊形波导及光栅结构;
步骤3:采用沉淀二氧化硅技术在刻蚀后的图形表面覆盖一层二氧化硅绝缘层;
步骤4:采用普通光刻方法将版图上的金属引线及对准标记图形转移至二氧化硅绝缘层上,并利用金属蒸发工艺制作出金属引线和对准标记;
步骤5:采用倒装焊技术,利用SOI基片上的对准标记将光电探测器精确倒扣至SOI基片上的预定位置;
步骤6:利用互连金丝将光电探测器背面的接地面与SOI基片上的接地线相连;
步骤7:在光电探测器与SOI基片之间填充固化胶固化、密封,完成器件的封装。
其中步骤1所说的脊形波导为亚微米波导,保证光信号在波导中的传输为单模传输。
其中步骤1所述的光栅结构的周期数为30,光栅结构的周期长度为620nm,占空比为0.6。
其中步骤2所说的电子束光刻胶为聚甲基丙烯酸甲酯胶,脊形波导及光栅结构的刻蚀深度为240nm。
其中步骤3中的二氧化硅绝缘层的厚度为500nm。
其中步骤4中的金属引线为共面传输线电极结构,金属引线及对准标记的位置根据光电探测器的尺寸大小确定。
其中步骤5中利用倒装焊技术将光电探测器正面的光敏面与SOI基片上的光栅区域对准,光电探测器的信号线焊盘与SOI基片上的金属引线对准并焊接,光电探测器的对准标记与SOI基片上的对准标记对齐并焊接。
其中步骤7中的固化胶为紫外光学固化胶,在保证芯片固化密封的同时保证高的透光性。
附图说明
为了清楚地解释本发明的技术特征,以下结合附图及实施例对本发明作一详细的描述,其中:
图1是本发明接收模块封装三维示意图;
图2是光电探测器三维示意图;
图3是图中亚微米脊形波导及光栅结构三维示意图。
具体实施方式
请参阅图1,一种用于片上光互连的接收模块封装方法,该方法包括如下制作步骤:
步骤1:首先将SOI基片1清洗,除去基片上的有机、无机杂质,然后通过匀胶机将电子束光刻胶均匀地涂敷在SOI基片1表面上,其光刻胶采用聚甲基丙烯酸甲酯胶(PMMA)光刻胶,对涂胶后的SOI基片1进行前烘,前烘温度选择180摄氏度,时间20分钟,再将SOI基片1放入电子束曝光机中,选择合适的曝光剂量对包含有脊形波导21及光栅结构22的光栅耦合器2图形进行曝光,之后进行显影、定影,最后对曝光后的SOI基片1进行后烘,后烘温度选择120摄氏度,时间为20分钟,经过电子束曝光后,在SOI基片1上形成精细的亚微米图形,完成图形的转移,图3是形成的亚微米脊形波导及光栅结构三维示意图;其中步骤1所说的电子束曝光机可曝光20nm线宽的图形,脊形波导21为亚微米波导,宽度为500nm,保证光信号在波导中的传输为单模传输;其光电探测器3的光学接口选择光栅结构22,不仅可以保证能将光垂直耦合进光电探测器3,并且光栅结构22的耦合效率高,光栅结构22的周期数为30,周期长度为620nm,占空比为0.6。
步骤2:采用步骤1中电子束曝光后的光刻胶作为图形掩模,利用硅等离子干法刻蚀工艺将未被光刻胶掩盖的区域刻蚀去除,最后刻蚀出亚微米脊形波导21及光栅结构22;其中步骤2所说的刻蚀工艺选择耦合电感等离子(ICP)干法刻蚀技术,其刻蚀选择比高、刻蚀均匀性好,刻蚀深度为240nm,即未刻蚀到埋氧层,从而形成光互连系统中光信号传输媒介——亚微米脊形波导21以及接收模块中光电探测器的光学接口——光栅结构22,未刻透的波导不仅可以保证光波的单模条件,而且可以对光有较强的限制作用。
步骤3:将刻蚀过程中做掩模用的电子束光刻胶清洗去除,采用等离子体化学气相沉积法在刻蚀后的图形表面覆盖一层二氧化硅绝缘层7,二氧化硅绝缘层7的厚度为500nm。
步骤4:采用普通光刻方法将版图上的金属引线5及对准标记6图形转移至已覆盖二氧化硅绝缘层7的基片上,并利用金属蒸发工艺制作出所需的金属结构;其中步骤4中的金属引线5为共面传输线电极结构,其电极结构为接地线-信号线-接地线,其信号线宽、电极之间间隔按一定尺寸设计,保证其特征阻抗与光电探测器3阻抗匹配,减少高频下信号的反射损耗,金属引线5及对准标记6在基片上的相对位置根据光电探测器3的尺寸大小、亚微米脊形波导21及光栅结构22的位置确定。
步骤5:在SOI基片的金属引线5及对准标记6上涂敷用于芯片固定用的焊膏,利用倒装焊机的吸孔将光电探测器3芯片背面金属拾取,将光电探测器3的光敏面朝下,与SOI基片1对准,并在倒焊区域添加助焊剂,精确倒扣至SOI基片1上指定位置;其中步骤5中利用倒装焊技术将光电探测器3正面的光敏面32与SOI基片1上的光栅区域对准,光电探测器3的信号线焊盘33与SOI基片1上的金属引线5对准并焊接,光电探测器3的对准标记31与SOI基片1上的对准标记6对齐并焊接,其光电探测器封装部分三维示意图可参考图1,光电探测器3的三维示意图可参考图2。
步骤6:利用引线键合技术,将互连金丝把光电探测器3背面的接地面34与SOI基片1上的接地线52相连,其中的引线键合技术采用金丝球焊法:首先,在一定条件下,在一端的焊盘上进行热压球焊,其次,毛细管一边送线,一边移动到另一端的焊盘上,再次热超声焊,形成新的键合面,完成器件的制作。其中步骤6中的光电探测器3的衬底已蒸镀一层金属作为接地面。
步骤7:在光电探测器3与SOI基片1之间填充固化胶固化、密封,其中步骤7中的固化胶为紫外光学固化胶,其折射率为1.56,保证高的透光性,填充固化剂用于固定芯片外,用于补偿光电探测器芯片3和SOI基片1的热膨胀系数差异,同时密封芯片,避免外界对封装后的芯片产生侵蚀,而且保护金丝的折损。
尽管参照其特定的实施例详细地展示和描述了本发明,但还应该指出,对于本专业领域的技术人员来说,可对其形式和细节进行各种改变,而不脱离所附权利要求限定的本发明的范围。
Claims (8)
1.一种用于片上光互连的接收模块封装方法,包括如下步骤:
步骤1:采用电子束曝光技术将版图上的脊形波导及光栅结构转移至事先清洗过的SOI基片的顶硅层上;
步骤2:采用电子束光刻胶作为掩模,利用硅等离子干法刻蚀工艺刻蚀出亚微米脊形波导及光栅结构;
步骤3:采用沉淀二氧化硅技术在刻蚀后的图形表面覆盖一层二氧化硅绝缘层;
步骤4:采用普通光刻方法将版图上的金属引线及对准标记图形转移至二氧化硅绝缘层上,并利用金属蒸发工艺制作出金属引线和对准标记;
步骤5:采用倒装焊技术,利用SOI基片上的对准标记将光电探测器精确倒扣至SOI基片上的预定位置;
步骤6:利用互连金丝将光电探测器背面的接地面与SOI基片上的接地线相连;
步骤7:在光电探测器与SOI基片之间填充固化胶固化、密封,完成器件的封装。
2.根据权利要求1所述的用于片上光互连的接收模块封装方法,其中步骤1所说的脊形波导为亚微米波导,保证光信号在波导中的传输为单模传输。
3.根据权利要求1所述的用于片上光互连的接收模块封装方法,其中步骤1所述的光栅结构的周期数为30,光栅结构的周期长度为620nm,占空比为0.6。
4.根据权利要求1所述的用于片上光互连的接收模块封装方法,其中步骤2所说的电子束光刻胶为聚甲基丙烯酸甲酯胶,脊形波导及光栅结构的刻蚀深度为240nm。
5.根据权利要求1所述的用于片上光互连的接收模块封装方法,其中步骤3中的二氧化硅绝缘层的厚度为500nm。
6.根据权利要求1所述的用于片上光互连的接收模块封装方法,其中步骤4中的金属引线为共面传输线电极结构,金属引线及对准标记的位置根据光电探测器的尺寸大小确定。
7.根据权利要求1所述的用于片上光互连的接收模块封装方法,其中步骤5中利用倒装焊技术将光电探测器正面的光敏面与SOI基片上的光栅区域对准,光电探测器的信号线焊盘与SOI基片上的金属引线对准并焊接,光电探测器的对准标记与SOI基片上的对准标记对齐并焊接。
8.根据权利要求1所述的用于片上光互连的接收模块封装方法,其中步骤7中的固化胶为紫外光学固化胶,在保证芯片固化密封的同时保证高的透光性。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910091959XA CN102005497A (zh) | 2009-09-02 | 2009-09-02 | 用于片上光互连的接收模块封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910091959XA CN102005497A (zh) | 2009-09-02 | 2009-09-02 | 用于片上光互连的接收模块封装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102005497A true CN102005497A (zh) | 2011-04-06 |
Family
ID=43812710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910091959XA Pending CN102005497A (zh) | 2009-09-02 | 2009-09-02 | 用于片上光互连的接收模块封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102005497A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103066148A (zh) * | 2012-12-28 | 2013-04-24 | 武汉电信器件有限公司 | 一种硅上二氧化硅基的混合集成光电子芯片及其制作方法 |
CN104460223A (zh) * | 2014-12-23 | 2015-03-25 | 中国科学院半导体研究所 | 掩模板、套刻对准方法及制备脊形波导激光器的方法 |
CN104952940A (zh) * | 2015-06-09 | 2015-09-30 | 华中科技大学 | 一种超高带宽锗硅光电探测器 |
CN108063363A (zh) * | 2016-11-09 | 2018-05-22 | 中国科学院苏州纳米技术与纳米仿生研究所 | 集成光电器件及其制作方法 |
CN108931837A (zh) * | 2017-05-25 | 2018-12-04 | 中兴通讯股份有限公司 | 光电探测器pd芯片与光波导芯片的集成装置 |
CN109683261A (zh) * | 2019-01-22 | 2019-04-26 | 中科天芯科技(北京)有限公司 | 一种探测器电路板与光波导芯片的集成对准封装结构 |
CN110534469A (zh) * | 2019-09-05 | 2019-12-03 | 苏州苏驼通信科技股份有限公司 | 一种用于光模块中的光电二极管的位移对准装置、方法 |
-
2009
- 2009-09-02 CN CN200910091959XA patent/CN102005497A/zh active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103066148A (zh) * | 2012-12-28 | 2013-04-24 | 武汉电信器件有限公司 | 一种硅上二氧化硅基的混合集成光电子芯片及其制作方法 |
WO2014101780A1 (zh) * | 2012-12-28 | 2014-07-03 | 武汉电信器件有限公司 | 一种硅上二氧化硅基的混合集成光电子芯片及其制作方法 |
CN103066148B (zh) * | 2012-12-28 | 2015-05-20 | 武汉电信器件有限公司 | 一种硅上二氧化硅基的混合集成光电子芯片及其制作方法 |
US9482831B2 (en) | 2012-12-28 | 2016-11-01 | Wuhan Telecommunication Devices Co., Ltd. | Silica-on-silicon-based hybrid integrated optoelectronic chip and manufacturing method therefor |
CN104460223A (zh) * | 2014-12-23 | 2015-03-25 | 中国科学院半导体研究所 | 掩模板、套刻对准方法及制备脊形波导激光器的方法 |
CN104952940A (zh) * | 2015-06-09 | 2015-09-30 | 华中科技大学 | 一种超高带宽锗硅光电探测器 |
CN108063363A (zh) * | 2016-11-09 | 2018-05-22 | 中国科学院苏州纳米技术与纳米仿生研究所 | 集成光电器件及其制作方法 |
CN108931837A (zh) * | 2017-05-25 | 2018-12-04 | 中兴通讯股份有限公司 | 光电探测器pd芯片与光波导芯片的集成装置 |
CN109683261A (zh) * | 2019-01-22 | 2019-04-26 | 中科天芯科技(北京)有限公司 | 一种探测器电路板与光波导芯片的集成对准封装结构 |
CN110534469A (zh) * | 2019-09-05 | 2019-12-03 | 苏州苏驼通信科技股份有限公司 | 一种用于光模块中的光电二极管的位移对准装置、方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102005497A (zh) | 用于片上光互连的接收模块封装方法 | |
CN100403082C (zh) | 光电子封装件以及制作方法 | |
CN105185795B (zh) | 使用晶片级封装的光传感器 | |
CN104766903B (zh) | 集成模块及其形成方法 | |
CN103367382B (zh) | 一种图像传感器芯片的晶圆级封装方法 | |
CN104051953B (zh) | 光耦合器件及其形成方法 | |
CN104078479B (zh) | 图像传感器的晶圆级封装方法和图像传感器封装结构 | |
CN109239861A (zh) | 一种硅光光收发模块 | |
CN102487046A (zh) | 一种适用于芯片内光互连系统的硅基光电异质集成方法 | |
CN103137632A (zh) | 用于cmos图像传感器的内插板封装及其制造方法 | |
CN105070734A (zh) | 封装结构及封装方法 | |
CN103000648A (zh) | 大芯片尺寸封装及其制造方法 | |
WO2020237706A1 (zh) | 硅光模块的封装方法及硅光模块 | |
WO2023174186A1 (zh) | 封装结构的制作方法及封装结构 | |
CN113960715B (zh) | 封装结构的制作方法及封装结构 | |
CN103787264B (zh) | 一种应用于高速宽带光互连的硅通孔器件的制造方法及其器件 | |
US7106921B2 (en) | Optical waveguide interconnection board, method of manufacturing the same, precursor for use in manufacturing optical waveguide interconnection board, and photoelectric multifunction board | |
CN105448946A (zh) | 一种影像传感芯片封装结构与实现工艺 | |
CN103560139B (zh) | 影像传感器封装结构及其封装方法 | |
CN208444041U (zh) | 三维集成光互连芯片 | |
CN105355641A (zh) | 高像素影像传感芯片的封装结构及封装方法 | |
CN105185798B (zh) | 一种背照式图像传感器的晶圆级封装方法及其封装结构 | |
CN204991711U (zh) | 封装结构 | |
CN105118843A (zh) | 封装结构及封装方法 | |
CN105070732A (zh) | 高像素影像传感器封装结构及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110406 |