CN101996147A - 一种双口ram互斥访问的实现方法 - Google Patents
一种双口ram互斥访问的实现方法 Download PDFInfo
- Publication number
- CN101996147A CN101996147A CN2009102499121A CN200910249912A CN101996147A CN 101996147 A CN101996147 A CN 101996147A CN 2009102499121 A CN2009102499121 A CN 2009102499121A CN 200910249912 A CN200910249912 A CN 200910249912A CN 101996147 A CN101996147 A CN 101996147A
- Authority
- CN
- China
- Prior art keywords
- data
- port ram
- write
- ram
- buffer zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Multi Processors (AREA)
Abstract
本发明涉及一种双口RAM互斥访问的实现方法，所述一种双口RAM互斥访问的实现方法包括如下操作步骤：1)采用地址分区方式，将共享数据区划分成多个数据区，并制定相应软件协议；2)软件分区处理时，按照交换数据的类型将RAM的共享存储区从起始单元开始分成若干个大的数据区，数据区大小由实际的传输数据确定，每个大数据区又细分为一个数据接收区和一个数据发送区，且每个区都定义有相应的数据存取地址和控制标识；3)在本系统中，所有对外部系统的通信工作均由从机来完成，主机只需对双口RAM中相应的数据缓冲区写入要发送的数据或读取需要的数据即可。
Description
技术领域
本发明为一种双口RAM互斥访问的实现方法，属于处理器信号交换领域。
背景技术
在现代工业控制系统中，由于对系统的功能和性能要求越来越高，一般都采用高性能的处理器来实现控制功能，并将这些智能设备联网组成分布式系统，所以双口RAM作为共享存储器，在满足实时性要求高、数据量大的控制系统中得到越来越广泛地应用。
一般双口RAM都提供了两个完全独立的端口，每个端口都有自己的控制线、地址线和数据线。但当两个CPU同时对同一地址单元写入数据，或者两个CPU同时对同一地址单元操作、一个写入数据，另一个读出数据时，双口RAM会产生共享冲突问题。目前有几种防止共享冲突的方式。
1.插入等待状态的防冲突方式
该方式也称为硬件判优方式。当左右端口同时对同一地址的RAM存储单元进行存取时，双口RAM内部的仲裁单元将会给出BUSY信号，具体来说，BUSYL、BUSYR信号的正常状态为高电平。当左侧端口对一存储单元进行存取时，若右侧端口也对该存储单元进行操作，则芯片内部的仲裁单元会使信号BUSYR为低，直到左侧端口操作完成后再将BUSYR恢复为高电平。设计中可以利用BUSY信号作为CPU的等待状态输入，并利用该信号使CPU在操作过程中插入等待状态，避免两端同时对双口RAM进行操作。
2.中断防冲突方式
该方式也称为中断判优方式，芯片具有两套中断逻辑。通过两个INT引脚分别接收到两个CPU的中断引脚上，以实现CPU的握手。
双口RAM中最高地址的两个存储单元可以作为邮箱使用。在双口RAM的数据传送中，两端的CPU都把双口RAM作为自己存储器的一部分。当两个CPU需要数据传送时，假设左端CPUL向右端CPUR传送。首先CPUL将需要传送的数据存放到双口RAM某段约定的地址单元中，然后向双口RAM的右端口的邮箱进行写操作，用以向CPUR发出一个中断。这样CPUR就进入其相应的中断服务子程序。将约定地址单元的数据读出，然后对双口RAM右端口的邮箱进行写操作，用以清除该中断。这样通过邮箱向对方传递自己使用存储单元的状态来达到防止冲突之目的。
3.信号量防冲突方式
该方式也称为令牌判优方式。在此方式中有信号锁存逻辑，CY7C056V内部提供了八个相互独立的锁存逻辑单元，最多可将RAM空间分成八个区段。这些锁存逻辑单元独立于双口RAM存储区，并不能控制RAM区、封锁两端CPU的读/写操作，而是被作为命令，只提供指示逻辑，由两端CPU按约定的规则，轮流地占用它们划定的RAM区。各区的大小及地址由软件自由设定，且左右端操作完全一样，只要不超过令牌的限制次数即可。当左右端同时申请同一令牌时，令牌逻辑裁定谁先占用，从而保证只有一个端口获取令牌。而在占用令牌期间，CPU可以按最高速无等待存取数据。这对实现高速、多CPU数据采集与处理系统无疑是非常有利的。但是，为了避免令牌方式争用出错，应尽可能使两端CPU分时占用同一RAM区。
它们分别存在以下缺点：
信号量防冲突方式：在两个CPU共享内存空间时，如果双口RAM主要用于两个CPU之间交换数据，则交换的实时性很难用软件来保证。
发明内容
本发明的目的是解决两端CPU在操作双口RAM中，避免产生冲突。即不允许两个CPU同时对同一地址单元写入数据；或者两个CPU同时对同一地址单元一个写入数据，另一个读出数据。
本发明的技术方案为：
一种双口RAM互斥访问的实现方法，所述一种双口RAM互斥访问的实现方法包括如下操作步骤：
1)采用地址分区方式，将共享数据区划分成多个数据区，并制定相应软件协议；
2)软件分区处理时，按照交换数据的类型将RAM的共享存储区从起始单元开始分成若干个大的数据区，数据区大小由实际的传输数据确定。每个大数据区又细分为一个数据接收区和一个数据发送区，且每个区都定义有相应的数据存取地址和控制标识；
3)开始写入双RAM数据，读取双RAM接收缓冲区的写指针，将数据写入基地址加上写指针对应的双RAM单元，接收缓冲区写指针加1，判断写指针，如果写指针是最后一位，对写指针回零，否则结束写入数据；
4)开始读取双RAM数据，读取双RAM接收缓冲区的写指针和读指针进行判断，读指针与写指针不相等，从基地址加上读指针对应的双RAM单元读取数据，接收缓冲区读指针加1，判断读指针，如果读指针是最后一位，对读指针回零，否则结束读取数据；读指针与写指针相等结束操作。
所述的双口RAM互斥访问的实现方法，其特征在于，双口RAM所对外部系统的通信工作均由从机来完成，主机只对双口RAM中相应的数据缓冲区写入要发送的数据或读取需要的数据。
将双口RAM划分成两个区域，其中一个区域只允许一方向双口RAM写入数据，另一方只允许读取数据，不允许有写操作。
在上述每个交换区中设置一对缓冲，这两个缓冲区的大小、结构相同，在其中一个缓冲区被占用的情况下，可以访问另一缓冲区；
通信双方通过判断两个交换缓冲区的状态选择相应的缓冲区。
每个缓冲区采用一种计数值来判断数据的状态。
双口通信双方在各自的缓冲区首尾两端各设置了完全相同计数值；主写设备在更新缓冲区时，要同时更新两个计数值；当通信对方读取缓冲区数据后，要检查这两个计数值是否一致，如果一致则认为计数值正确。
所述的一种双口RAM互斥访问的实现方法在此基础上在缓冲区设置了控制标志；该占用标志只允许主写设备设置，其它设备只读。
从机在读数据时，先检查哪个缓冲区被占用；优先读取未被占用的缓冲区。在系统的数据传输过程中，为了提高系统通信的可靠性，在缓冲区末端添加了数据校验和；双方通过该方式可以检查缓冲区的数据是否正确。
本发明的优点在于：
1、将共享数据区按一定的标准划分成若干个数据并制定相应的软件协议，使得主、从机以适当的时序读写数据，从而避免对同一单元的竞争，提高实时性；
2、主、从机根据缓冲区数据存取基地址及读、写指针，对相应单元进行读、写操作，整个缓冲区等效于一个环形数据；
3、在两缓冲区的机制下，不同操作通过算法获得应访问的缓冲区。这样可以保证每次读取的数据是完整的。这样可以避免读取的数据是不同时间段写入的可能性；
4、有效避免了双RAM接口数据流冲突。
附图说明
图1为写双口RAM数据程序流程图；
图2为读双口RAM数据程序流程图；
图3为双口RAM分区管理图；
图4计数值分布。
具体实施方式
安全级控制保护系统完成数据通讯、信号输入、数据处理、保护和控制运算、符合逻辑和触发信号输出等功能。它一般由运算、通讯和输入输出单元构成。在信号输入和输出过程中，通常采用高性能嵌入式处理器构成的主从式系统完成相应功能。主从式系统设计的关键是主机与从机之间的数据通信。随着双口RAM功能的不断成熟和完善，现在很多采用双口RAM来实现这些数据交互。
由于安全级系统对程序确定性的严格要求，本系统不采用中断机制。在插入等待状态的防冲突方式中，利用双口RAM的BUSY信号线，虽然可以保证左右两个端口能可行地完成数据的传送。但当两个端口对同一地址单元同时存取数据时，其中一个端口要处于等待状态。对于实时性和确定性要求很高的系统来说，插入等待状态会降低数据交换率，这在一定程度上会影响系统的实时性和确定性。为了尽可能地避免出现等待状态，结合系统周期执行的特点，在对双口RAM编程时，采用了地址分区方式。即将共享数据区按一定的标准划分成若干个数据并制定相应的软件协议，使得主、从机以适当的时序读写数据，从而避免对同一单元的竞争，提高实时性。
在安全级控制系统中，主、从机之间需要交换的数据主要是运算单元和通讯单元进行双向通信的数据。软件分区处理时，按照交换数据的类型将双口RAM的共享存储区从起始单元开始分成若干个大的数据区。数据区大小由实际的传输数据确定。每个大数据区又细分为一个数据接收缓冲区和一个数据发送缓冲区，且每个缓冲区都定义有相应的数据存取地址和控制标志。主、从机根据缓冲区数据存取地址及控制标志，对相应单元进行读、写操作，整个缓冲区等效于一个环形数据。若缓冲区大小设置合理，当新数据覆盖旧数据时，旧数据已经处理，既不会遗漏数据又节省了存储单元。
在本系统中，所有对外部系统的通信工作均由从机来完成。考虑到整个系统的数据处理流程及时序要求，在软件设计中，数据接收和发送则是在软件的主流程内部维持一个无限循环，将接收发送程序驻留在此循环中，通过查询发送缓冲区的读、写指针，实时发送数据。从机通过两类通信协议实现与采集模块和网络设备的数据通信。主机只需对双口RAM中相应的数据缓冲区写入要发送的数据或读取需要的数据即可。鉴于主、从机对这两种类型数据的存取操作程序类似，在此只给出从机写入和读取双口RAM数据的程序流程图，分别如图1和图2所示。其中，Base为系统数据接收缓冲区数据存取基地址。
由图1所示，开始写入双RAM数据，读取双RAM接收缓冲区的写指针，将数据写入基地址加上写指针对应的双RAM单元，接收缓冲区写指针加1，判断写指针，如果写指针是最后一位，对写指针回零，否则结束写入数据；
由图2所示开始读取双RAM数据，读取双RAM接收缓冲区的写指针和读指针进行判断，读指针与写指针不相等，从基地址加上读指针对应的双RAM单元读取数据，接收缓冲区读指针加1，判断读指针，如果读指针是最后一位，对读指针回零，否则结束读取数据；读指针与写指针相等结束操作。
由图1和图2可知，采用地址分区方式后，主从机对双口RAM的软件控制变得较为简单。同时，为了验证地址分区方式避免双口RAM地址争用现象的有效性，在系统的数据传输过程中，用示波器监测双口RAM左口端口BUSY引脚的电平。发现无等待状态信号出现，这表明对双口RAM的软件分区处理模式的确是一种比较理想的处理方法。
(1)简化分区管理：本方案在软件分区管理的基础上，将双口RAM划分成主机主写交换区和从机主写交换区两个区域。主机主写区只允许主机向双口RAM写入数据，从机只允许读取数据，不允许有写操作；同理，从机主写区只允许从机写入数据，主机只允许读取数据。这样可以避免双口RAM的访问冲突。如图3所示。
(2)采用两缓冲结构：为了实现每次操作的数据完整的，在上述交换区中设置两缓冲区，每个缓冲区的大小、结构完全一样。在一个缓冲区被占用的情况下，可以访问另一缓冲区。例如当从机读取主机主写交换区数据时，发现1号缓冲区已经被占用，即主机正在向该缓冲区写入数据，它将转去读取2号缓冲区数据。这样可以保证每次读取的数据是完整的，避免读取的数据是不同时间段写入的可能性。
(3)缓冲区采用循环计数来判断数据的状态：引入双缓冲后，会出现更新双缓冲区数据的问题。因此需要通过某种机抽来判断哪个缓冲区里的数据是新的、哪个缓冲区里的数据是旧的。本方法采用了计数值的方案，该计数值由主写设备维护，在更新缓冲区数据时同时更新计数值。
下面以主机主写区读写操作为例来描述：在主机主写区里的缓冲区都填入了主机维护的计数值。主机在向双口RAM写数据时，根据计数值，按照算法得到哪个缓冲区为新，哪个缓冲区为旧。
(1)在缓冲区首尾各设置计数值：采用循环计数值判断新旧后，要求这个计数有比较高的可靠性。因此在缓冲区首尾两端各设置了计数值，这两个计数值是相同的。主写设备在更新缓冲区时，要同时更新两个计数值。当通信对方读取缓冲区数据后，要检查这两个计数值是否一致，如果一致则认为计数值正确。如图4所示。
(2)在缓冲区中设置控制标志：由于缓冲区采用了计数值判断新旧据区，在很大程序上可以避免主从双方同时对同一缓冲区操作的可能性。但是会出现主写区在更新缓冲区时还未结束时，主读设备会根据已更新的计数值也去访问该缓冲区，造成潜在的访问冲突。因此本方法在此基础上又在双缓冲区设置了控制标志。该标志只允许主写设备设置，其它设备只读。
(3)在缓冲区最末端添加数据校验和：为了提高系统通信的可靠性，在缓冲区末端添加了数据校验和。双方通过该方式可以检查缓冲区的数据是否是确。有关结构请参见图4。
通信双方各自拥有一个主写交换区的软件分区管理的方式。这种纯软件的方式，不需要硬件引出Busy线和中断信号，减少了硬件设计的介入。不采用读取Busy线，避免了访问时的等待处理，保证了时间确定性。不采用中断机制，保证了操作流程的确定性；
采用了双缓冲结构。避免了访问双口RAM的延迟等待，更重要的是保证了访问数据彼此之间的完整性。不会出现同一缓冲区存在不同时间段写入的数据；
采用了首尾两端各设置计数值。采用缓冲区计数值，可以有效检查出双缓冲区之间的新旧关系。首尾两端各设备相同的计数值，更进一步保证了操作缓冲区之间流程的正确性和计数值的可靠性。因为很难通过单个计数值来判断该值在操作过程的正确性。另外，如果两端计数不一致，也可以反映访问缓冲区时整个流程存在问题；
缓冲区设置了主写占用标志。由于采用两个缓冲区，有可能出现主写设备更新缓冲区时，只更新了首计数，还没来得及完成整个缓冲区更新的情况下，读设备正好根据新更新的部分计数值而认为该缓冲区是新的，从而访问这个缓冲区。这样会带来的潜在访问冲突。即一方写一方读。而设置了主写占用标志，可以避免读设备访问正在被主写设备操作的缓冲区。从而进一步解决访问冲突的问题；
数据区更新。通信双方每周期更新缓冲区中的数据，包括计数值和校验码。其中计数值由本地维护。可以通过读取计数值，按照判断算法获得通信对方是否正常，实现通信监视功能。
Claims (10)
1.一种双口RAM互斥访问的实现方法，所述一种双口RAM互斥访问的实现方法包括如下操作步骤：
1)采用地址分区方式，将共享数据区划分成多个数据区，并制定相应软件协议；
2)软件分区处理时，按照交换数据的类型将RAM的共享存储区从起始单元开始分成若干个大的数据区，数据区大小由实际的传输数据确定，每个大数据区又细分为一个数据接收区和一个数据发送区，且每个区都定义有相应的数据存取地址和控制标识；
3)开始写入双RAM数据，读取双RAM接收缓冲区的写指针，将数据写入基地址加上写指针对应的双RAM单元，接收缓冲区写指针加1，判断写指针，如果写指针是最后一位，对写指针回零，否则结束写入数据；
4)开始读取双RAM数据，读取双RAM接收缓冲区的写指针和读指针进行判断，读指针与写指针不相等，从基地址加上读指针对应的双RAM单元读取数据，接收缓冲区读指针加1，判断读指针，如果读指针是最后一位，对读指针回零，否则结束读取数据；读指针与写指针相等结束操作。
2.根据权利要求1所述的双口RAM互斥访问的实现方法，其特征在于，双口RAM所对外部系统的通信工作均由从机来完成，主机只对双口RAM中相应的数据缓冲区写入要发送的数据或读取需要的数据。
3.根据权利要求1所述的一种双口RAM互斥访问的实现方法，其特征在于：将双口RAM划分成两个区域，其中一个区域只允许一方向双口RAM写入数据，另一方只允许读取数据，不允许有写操作。
4.根据权利要求3所述的一种双口RAM互斥访问的实现方法，其特征在于：每个交换区中设置一对缓冲，这两个缓冲区的大小、结构相同，在其中一个缓冲区被占用的情况下，可以访问另一缓冲区。
5.根据权利要求4所述的一种双口RAM互斥访问的实现方法，其特征在于：通信双方通过判断两个交换缓冲区的状态选择相应的缓冲区。
6.根据权利要求5所述的一种双口RAM互斥访问的实现方法，其特征在于：每个缓冲区采用一种计数值来判断数据的状态。
7.根据权利要求6所述的一种双口RAM互斥访问的实现方法，其特征在于：双口通信双方在各自的缓冲区首尾两端各设置了完全相同计数值；主写设备在更新缓冲区时，要同时更新两个计数值；当通信对方读取缓冲区数据后，要检查这两个计数值是否一致，如果一致则认为计数值正确。
8.根据权利要求7所述的一种双口RAM互斥访问的实现方法，其特征在于：所述的一种双口RAM互斥访问的实现方法在此基础上在缓冲区设置了控制标志，该占用标志只允许主写设备设置，其它设备只读。
9.根据权利要求8所述的一种双口RAM互斥访问的实现方法，其特征在于：从机在读数据时，先检查哪个缓冲区被占用，优先读取未被占用的缓冲区。
10.根据权利要求9所述的一种双口RAM互斥访问的实现方法，其特征在于：在系统的数据传输过程中，为了提高系统通信的可靠性，在缓冲区末端添加了数据校验和，双方通过该方式检查缓冲区的数据是否正确。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102499121A CN101996147B (zh) | 2009-08-25 | 2009-12-04 | 一种双口ram互斥访问的实现方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910091595.5 | 2009-08-25 | ||
| CN200910091595A CN101655824A (zh) | 2009-08-25 | 2009-08-25 | 一种双口ram互斥访问的实现方法 |
| CN2009102499121A CN101996147B (zh) | 2009-08-25 | 2009-12-04 | 一种双口ram互斥访问的实现方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101996147A true CN101996147A (zh) | 2011-03-30 |
| CN101996147B CN101996147B (zh) | 2012-05-02 |
Family
ID=41710118
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910091595A Pending CN101655824A (zh) | 2009-08-25 | 2009-08-25 | 一种双口ram互斥访问的实现方法 |
| CN2009102499121A Active CN101996147B (zh) | 2009-08-25 | 2009-12-04 | 一种双口ram互斥访问的实现方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910091595A Pending CN101655824A (zh) | 2009-08-25 | 2009-08-25 | 一种双口ram互斥访问的实现方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN101655824A (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102541775A (zh) * | 2012-01-12 | 2012-07-04 | 航天科工深圳（集团）有限公司 | 双口ram替代系统及采用该系统实现数据传输的方法 |
| CN104407996A (zh) * | 2014-11-05 | 2015-03-11 | 广西科技大学鹿山学院 | 数据总线宽度不相等的双口ram读写与仲裁控制器 |
| CN106227681A (zh) * | 2016-06-15 | 2016-12-14 | 北京和信瑞通电力技术股份有限公司 | 一种新型防冲突的双口ram访问方法 |
| CN108011704A (zh) * | 2016-11-01 | 2018-05-08 | 中芯国际集成电路制造(上海)有限公司 | 半双工通信装置及其通信方法、半双工通信的装置 |
| CN108319557A (zh) * | 2017-12-15 | 2018-07-24 | 天津津航计算技术研究所 | 一种具有数据重传功能的数据缓存器及其读写方法 |
| CN110209612A (zh) * | 2019-06-05 | 2019-09-06 | 中国核动力研究设计院 | 一种基于多状态的dpram访问方法及系统 |
| CN110543440A (zh) * | 2019-08-13 | 2019-12-06 | 中国航空工业集团公司西安飞行自动控制研究所 | 一种双口地址总线的软件寻址方法及装置 |
| CN110580201A (zh) * | 2018-06-07 | 2019-12-17 | 南京南瑞继保电气有限公司 | 一种双cpu多中断双口ram共享内存方法 |
| CN111221754A (zh) * | 2020-02-24 | 2020-06-02 | 山东华芯半导体有限公司 | 一种自带防读写冲突功能的存储装置 |
| CN111506528A (zh) * | 2020-06-01 | 2020-08-07 | 上海中广核工程科技有限公司 | 一种存储数据访问方法、通信设备 |
| CN112859714A (zh) * | 2021-02-22 | 2021-05-28 | 广州科方生物技术股份有限公司 | 基于arm+fpga的化学发光分析平台控制系统及方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102043590B (zh) * | 2010-11-26 | 2012-12-19 | 北京北方烽火科技有限公司 | 一种dpram访问控制系统 |
| US20120143836A1 (en) * | 2010-12-01 | 2012-06-07 | International Business Machines Corporation | Validation of access to a shared data record subject to read and write access by multiple requesters |
| CN102075291B (zh) * | 2010-12-17 | 2013-01-23 | 北京控制工程研究所 | 一种实现遥测数据接收完整性的方法 |
| CN102402220B (zh) * | 2011-01-21 | 2013-10-23 | 南京航空航天大学 | 基于负荷分担式的容错飞行控制系统的故障检测方法 |
| CN103077125B (zh) * | 2012-12-13 | 2015-09-16 | 北京锐安科技有限公司 | 一种高效利用存储空间的自适应自组织塔式缓存方法 |
| CN103064901B (zh) * | 2012-12-18 | 2017-02-22 | 中兴通讯股份有限公司 | 一种ram、网络处理系统和一种ram查表方法 |
| CN104679667B (zh) * | 2013-11-28 | 2017-11-28 | 中国航空工业集团公司第六三一研究所 | 高效采样端口缓冲管理方法 |
| CN103778071A (zh) * | 2014-01-20 | 2014-05-07 | 华为技术有限公司 | 缓存的空间分配方法及装置 |
| CN104104095A (zh) * | 2014-07-23 | 2014-10-15 | 中冶南方工程技术有限公司 | 一种网络无功补偿系统及电网补偿方法 |
| CN105573931B (zh) * | 2015-12-05 | 2019-10-15 | 中国航空工业集团公司洛阳电光设备研究所 | 一种双口ram的访问方法及装置 |
| CN105653477A (zh) * | 2015-12-21 | 2016-06-08 | 南京亚派科技股份有限公司 | 一种基于双口ram的fpga内部硬核与软核通信的方法 |
| CN106933759B (zh) * | 2015-12-30 | 2019-11-15 | 南车株洲电力机车研究所有限公司 | 一种基于cpci背板的中断通信方法 |
| CN106933755B (zh) * | 2015-12-30 | 2020-05-22 | 南车株洲电力机车研究所有限公司 | 一种基于cpci背板的轮询通信方法 |
| CN107463520B (zh) * | 2017-08-14 | 2020-04-28 | 中国航空无线电电子研究所 | 一种基于可编程逻辑的双口ram防冲突方法 |
| CN107544927B (zh) * | 2017-09-19 | 2020-06-23 | 中国核动力研究设计院 | 一种双口ram跟随访问方法 |
| CN109992539B (zh) * | 2019-03-13 | 2023-03-10 | 苏州盛科通信股份有限公司 | 双主机协同工作装置 |
| CN111290715B (zh) * | 2020-02-24 | 2023-04-28 | 山东华芯半导体有限公司 | 一种基于分区实现的安全存储装置 |
| CN111506512B (zh) * | 2020-04-24 | 2021-04-23 | 上海燧原智能科技有限公司 | 调试信息的处理方法、装置、电子设备、存储介质及系统 |
| CN111818092A (zh) * | 2020-08-14 | 2020-10-23 | 苏州海德汛互联网技术有限公司 | 一种网络安全物理隔离器及信息交换方法 |
| CN112783117B (zh) * | 2020-12-29 | 2022-05-10 | 浙江中控技术股份有限公司 | 一种安全控制应用与常规控制应用间数据隔离的方法及装置 |
-
2009
- 2009-08-25 CN CN200910091595A patent/CN101655824A/zh active Pending
- 2009-12-04 CN CN2009102499121A patent/CN101996147B/zh active Active
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102541775A (zh) * | 2012-01-12 | 2012-07-04 | 航天科工深圳（集团）有限公司 | 双口ram替代系统及采用该系统实现数据传输的方法 |
| CN104407996A (zh) * | 2014-11-05 | 2015-03-11 | 广西科技大学鹿山学院 | 数据总线宽度不相等的双口ram读写与仲裁控制器 |
| CN104407996B (zh) * | 2014-11-05 | 2017-06-30 | 广西科技大学鹿山学院 | 数据总线宽度不相等的双口ram读写与仲裁控制器 |
| CN106227681A (zh) * | 2016-06-15 | 2016-12-14 | 北京和信瑞通电力技术股份有限公司 | 一种新型防冲突的双口ram访问方法 |
| CN108011704A (zh) * | 2016-11-01 | 2018-05-08 | 中芯国际集成电路制造(上海)有限公司 | 半双工通信装置及其通信方法、半双工通信的装置 |
| CN108011704B (zh) * | 2016-11-01 | 2020-10-09 | 中芯国际集成电路制造(上海)有限公司 | 半双工通信装置及其通信方法、半双工通信的装置 |
| CN108319557A (zh) * | 2017-12-15 | 2018-07-24 | 天津津航计算技术研究所 | 一种具有数据重传功能的数据缓存器及其读写方法 |
| CN110580201A (zh) * | 2018-06-07 | 2019-12-17 | 南京南瑞继保电气有限公司 | 一种双cpu多中断双口ram共享内存方法 |
| CN110580201B (zh) * | 2018-06-07 | 2022-07-22 | 南京南瑞继保电气有限公司 | 一种双cpu多中断双口ram共享内存方法 |
| CN110209612A (zh) * | 2019-06-05 | 2019-09-06 | 中国核动力研究设计院 | 一种基于多状态的dpram访问方法及系统 |
| CN110209612B (zh) * | 2019-06-05 | 2021-04-13 | 中核控制系统工程有限公司 | 一种基于多状态的dpram访问方法及系统 |
| CN110543440A (zh) * | 2019-08-13 | 2019-12-06 | 中国航空工业集团公司西安飞行自动控制研究所 | 一种双口地址总线的软件寻址方法及装置 |
| CN110543440B (zh) * | 2019-08-13 | 2023-05-23 | 中国航空工业集团公司西安飞行自动控制研究所 | 一种双口地址总线的软件寻址方法及装置 |
| CN111221754A (zh) * | 2020-02-24 | 2020-06-02 | 山东华芯半导体有限公司 | 一种自带防读写冲突功能的存储装置 |
| CN111506528A (zh) * | 2020-06-01 | 2020-08-07 | 上海中广核工程科技有限公司 | 一种存储数据访问方法、通信设备 |
| CN111506528B (zh) * | 2020-06-01 | 2022-01-11 | 上海中广核工程科技有限公司 | 一种存储数据访问方法、通信设备 |
| CN112859714A (zh) * | 2021-02-22 | 2021-05-28 | 广州科方生物技术股份有限公司 | 基于arm+fpga的化学发光分析平台控制系统及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101996147B (zh) | 2012-05-02 |
| CN101655824A (zh) | 2010-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101996147B (zh) | 一种双口ram互斥访问的实现方法 | |
| EP0458516B1 (en) | Memory access bus arrangement | |
| JP2002510079A (ja) | メモリ・インタフェース間で読み書きの順序付けられた実行を強制する方法と装置 | |
| CN102436431B (zh) | 总线系统和其死锁避免电路 | |
| CN102724035B (zh) | 一种加密卡的加解密方法 | |
| CN101840390B (zh) | 适用于多处理器系统的硬件同步电路结构及其实现方法 | |
| CN101477512B (zh) | 一种处理器系统及其访存方法 | |
| CN112035388B (zh) | 一种基于PCI-e通道的高性能加解密方法 | |
| CN209149287U (zh) | 大数据运算加速系统 | |
| CN106095604A (zh) | 一种多核处理器的核间通信方法及装置 | |
| CN109783416A (zh) | Spi从设备和i2c从设备共用gpio的方法、电路和电子设备 | |
| TW201423663A (zh) | 資料傳輸之系統與方法 | |
| CN102035658A (zh) | 一种高速1553b光纤总线ip核 | |
| CN103455371A (zh) | 用于优化的管芯内小节点间消息通信的方法和系统 | |
| CN102866923A (zh) | 对称多核的高效一致性侦听过滤装置 | |
| CN104503948A (zh) | 支持多核网络处理架构的紧耦合自适应协处理系统 | |
| CN106484657A (zh) | 一种可重构的信号处理器asic架构及其重构方法 | |
| CN102419739A (zh) | 多主总线仲裁共享装置以及仲裁方法 | |
| CN103218343A (zh) | 采用数据驱动机制多处理器间数据通信电路 | |
| CN100587680C (zh) | 管理分离总线上总线代理之间的数据流的方法和系统 | |
| CN100432968C (zh) | 存储器直接存取装置及其数据传输方法 | |
| CN109840241B (zh) | 一种异构双核处理器核间通讯电路 | |
| CN109285580A (zh) | 数据预处理装置、方法及异步双端随机存取存储器系统 | |
| US20070136559A1 (en) | METHOD AND SYSTEM OF COMMUNICATING BETWEEN PEER PROCESSORS IN SoC ENVIRONMENT | |
| CN101446820B (zh) | 运动控制器数据通讯及其中断调度的方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 100084 No. 1, Nongda South Road, No. 9, bright city, Silicon Valley, Beijing, Haidian District Patentee after: Beijing Guangli Nuclear Power Co., Ltd. Patentee after: China General Nuclear Power Corporation Address before: 100084 No. 1, Nongda South Road, No. 9, bright city, Silicon Valley, Beijing, Haidian District Patentee before: Beijing Guangli Nuclear Power Co., Ltd. Patentee before: China Guangdong Nuclear Power Group Co., Ltd. |