CN101995774A - 监测dmr性能的方法 - Google Patents

监测dmr性能的方法 Download PDF

Info

Publication number
CN101995774A
CN101995774A CN2009100567675A CN200910056767A CN101995774A CN 101995774 A CN101995774 A CN 101995774A CN 2009100567675 A CN2009100567675 A CN 2009100567675A CN 200910056767 A CN200910056767 A CN 200910056767A CN 101995774 A CN101995774 A CN 101995774A
Authority
CN
China
Prior art keywords
wafer
dmr
data
critical size
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009100567675A
Other languages
English (en)
Other versions
CN101995774B (zh
Inventor
覃柳莎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009100567675A priority Critical patent/CN101995774B/zh
Publication of CN101995774A publication Critical patent/CN101995774A/zh
Application granted granted Critical
Publication of CN101995774B publication Critical patent/CN101995774B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开了一种监测DMR性能的方法:计算当前晶圆的关键尺寸数据与基准数据间的皮尔森相关系数的平方,如果所述皮尔森相关系数的平方大于预设门限值,对当前晶圆执行曝光流程之后的刻蚀流程,否则,返回本方法的起始位置重新执行;判断当前晶圆刻蚀流程后的各项关键尺寸是否均符合预设的标准范围,如果是,继续利用所述DMR对其它待加工晶圆进行加工;否则,返回本方法的起始位置开始重新执行。本发明是实力提供的监测DMR性能的方法,监测DMR性能的方法,能够及时发现曝光及Etch过程中影响CD的因素发生的变化并根据新的加工条件重新生成DMR,确保了通过DMR提高wafer的CDU这一机制的有效性,进而能够避免由于继续使用原先的DMR而导致的最终wafer的CDU的降低。

Description

监测DMR性能的方法
技术领域
本发明涉及集成电路加工制造技术,具体涉及监测曝光能量分布程式(Dose Mapper Recipe,DMR)性能的方法。
背景技术
目前,集成电路技术已经进入超大规模集成电路时代,随着集成电路的工艺尺寸越来越精细,对于从晶圆(wafer)加工到各种后续处理工艺都提出了更高更细致的技术要求。其中,wafer的多晶硅薄膜(Poly)的关键尺寸均匀度(Critical Dimensional Uniformity,CDU)正日益成为Poly刻蚀(Etch)过程中的重要参数,所述的关键尺寸是否均匀,会在很大程度上影响wafer的产量(yield)以及最终加工得到的门电路的工作性能,因此各集成电路制造工艺商都在努力寻找提高CDU的方法。
在对wafer进行加工的工艺流程中,需要多次进行曝光和Etch,所述每次的曝光过程都会对poly的关键尺寸(CD)产生影响,因此,目前广泛采用的方法是在每次对wafer进行曝光时,采用针对该流程预先生成的DMR对曝光能量进行控制,来补偿后续Etch过程造成的CD不均匀,从而提高wafer的CDU。
这种方法在实际应用中,又具体分为几种实现方式:
1)一种方法是对于同一批次的所有wafer,一旦设定某个曝光流程的DMR之后,统一采用该DMR对所有wafer进行曝光处理,并且,定期或者在每次对wafer加工设备进行维护或更换之后重新生成新的DMR。
2)另一种方法是在设定某个曝光流程的DMR之后,按照该DMR对wafer进行曝光,并且在每个wafer曝光后进一步检测曝光后得到的wafer中的指定参数的值是否符合预设的加工工艺标准范围,如果符合则继续进行后续的Etch流程,否则重新生成新的DMR。
然而,上述两种方法均存在着较大的潜在风险,原因在于:
所述的两种方法都无法在影响CD的因素发生变化时及时根据最新的加工环境生成新的DMR,其中,所述影响CD的因素发生变化既有可能是内因(比如不同wafer之间内在的个体差异),也有可能是外因(比如外部加工环境或加工条件的细微变动),具体来说:
所述第一种方法没有考虑到同一批次的多个wafer之间所存在的个体差异,而这些个体差异也同样会对最终得到的CD造成影响;其次,在对同一批次的多个wafer进行加工的过程中,即使前后两片wafer曝光后完全相同,且相继进行加工的时间间隔不长(或者在此期间内并未对wafer加工设备进行维护或更换),但是,影响CD的众多参数中的部分或全部仍然可能发生改变——比如两个wafer在各自曝光之后的Etch流程中Etch气体的浓度、压力、流量或速度等的变动,或者wafer加工设备本身的系统误差造成的加工条件的微小差异,这些都有可能出现在前后两片wafer的加工过程中,从而使得采用同一DMR的两片wafer加工后得到的CDU差异却很大;因此,这种方法忽略了同一批次的wafer加工过程中各种影响CD因素可能出现的动态变化,因此此时通过DMR提高加工得到的wafer的CDU的机制可能失效——即,无法保证采用该方法加工得到的wafer具有较高的CDU,使得最终得到的wafer的合格率和工作性能都很难满足要求。
而采用所述第二种方法对同一批次的多个wafer进行加工时,虽然可以在一定程度上检测出由于wfaer个体差异和两次加工时加工条件的差异所造成的差别并进行补偿(即根据此时的加工条件重新生成DMR),但是仍然存在一定的缺陷:
影响最终得到的CDU的因素很多且这些因素并非只在曝光阶段发挥作用,如前所述,即使曝光后完全相同的两片wafer,分别执行Etch之后也可能由于Etch过程中的差异而具有不同的CDU——比如两次Etch过程中,Etch气体的浓度、压力、流量或速度等发生改变。该方法只在曝光后测量指定参数的值是否符合预设的加工工艺标准范围,无法检测出由于曝光后的Etch过程所导致的CDU降低,从而无法及时调整此时的DMR,因此此时通过DMR提高加工得到的wafer的CDU的机制仍然可能失效,从而采用这种方法加工得到的wafer仍旧难以具备较高的CDU,相应的其合格率和工作性能也难以得到保证。
发明内容
本发明提供一种监测DMR性能的方法,能够在加工环境中影响CD的因素发生变化时及时根据最新的加工环境生成新的DMR,确保通过DMR提高wafer的CDU这一机制的有效性。
为达到上述目的,本发明的技术方案具体是这样实现的:
一种监测曝光能量分布程式DMR性能的方法,该方法包括:
任选一片待加工晶圆,采用各处相同且均匀分布的曝光能量对其整片进行曝光并继续执行后续的刻蚀流程;
采集该晶圆在刻蚀后的关键尺寸数据,根据预设算法生成当前曝光及刻蚀流程对应的DMR;
另选一片待加工晶圆作为基准晶圆,将所述基准晶圆作为当前晶圆,利用生成的DMR对其进行曝光,测量曝光后该晶圆的关键尺寸数据并作为基准数据进行保存;
计算当前晶圆的关键尺寸数据与基准数据间的皮尔森相关系数的平方,如果所述皮尔森相关系数的平方大于预设门限值,所述预设门限值大于0小于1,则对当前晶圆执行曝光流程之后的刻蚀流程,并测量该晶圆经过刻蚀流程后的关键尺寸;否则,返回本方法的起始位置开始重新执行;
判断当前晶圆经过刻蚀流程后的各项关键尺寸是否均符合预设的加工工艺标准范围,如果是,选择新的待加工晶圆作为当前晶圆,利用生成的DMR对当前晶圆进行曝光,测量曝光后该晶圆的关键尺寸数据,返回执行所述计算当前晶圆的关键尺寸数据与基准数据间的皮尔森相关系数的平方的步骤;否则,返回本方法的起始位置开始重新执行。
所述计算当前晶圆的关键尺寸数据与基准数据间的皮尔森相关系数的平方的方法包括:
根据公式
Figure B2009100567675D0000041
计算当前晶圆的关键尺寸数据与基准数据间的皮尔森相关系数的平方;其中,rxy为所述皮尔森相关系数,两组数据的样本个数相同且等于n,n为大于1的自然数;xi为基准数据中的第i个样本点,yi为当前晶圆的关键尺寸数据中的第i个样本点,1≤i≤n且i为自然数。
由上述的技术方案可见,本发明实施例的这种监测DMR性能的方法,利用所述DMR对wafer进行曝光得到基准数据,之后将利用所述DMR对待加工wafer进行曝光后得到的当前CD数据与基准数据进行相关性计算,能够检测出当前条件下能否继续使用生成的DMR对wafer进行曝光处理,一旦当前CD数据与基准数据的相关性指数小于等于预设门限值,就重新生成新的DMR;同时,若当前CD数据与基准数据的相关性指数大于预设门限值,还能够在执行曝光后的Etch流程之后进一步检测Etch之后得到的CD是否符合预设的加工工艺标准范围,并在所述Etch之后得到的CD不符合预设的加工工艺标准范围时发起重新生成新的DMR的流程,因此,该方法能够及时发现曝光及Etch过程中影响CD的因素发生的变化并根据新的加工条件重新生成DMR,从而确保了通过DMR提高wafer的CDU这一机制的有效性,进而能够避免此时由于继续使用原先的DMR而导致的最终wafer的CDU的降低。
附图说明
图1为本发明实施例中监测DMR性能的方法的流程示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白,以下参照附图并举实施例,对本发明进一步详细说明。
本发明实施例提供一种监测DMR性能的方法,用于wafer加工工艺的每个曝光及Etch流程当中,如图1所示,其中包括:
步骤101:任选一片待加工wafer,采用各处相同且均匀分布的曝光能量对其整片进行曝光并继续执行后续的Etch流程;
步骤102:采集该wafer在Etch后的CD数据,根据预设算法生成当前曝光及Etch流程对应的DMR;
对于一批待加工wafer,由于需要首先生成加工该批wafer时使用的DMR,因此需要先通过样本wafer采集相关数据,而具体生成DMR的方法不是本发明关注的重点,且目前各集成电路加工制造商都有各自的DMR生成算法,故此处不进行详细介绍。
步骤103:另选一片待加工wafer作为基准wafer,将所述基准wafer作为当前wafer,利用生成的DMR对其进行曝光,测量曝光后该wafer的CD数据并作为基准数据进行保存;
步骤104:计算当前wafer的CD数据与基准数据间的皮尔森相关系数(Pearson Correlation Coefficient,PCC)的平方,如果所述PCC的平方大于预设门限值,则执行步骤105,否则,返回步骤101,所述预设门限值大于0小于1;
所述PCC,是用于度量一组数据相对于另一组数据的相关性或偏离程度的指标,其取值范围为0到1,越接近1表示两组数据的相关性越强(即两组数据的接近程度越高),其计算公式为:
r xy = nΣ x i y i - Σ x i Σ y i nΣ x i 2 - ( Σ x i ) 2 nΣ y i 2 - ( Σ y i ) 2 - - - ( 1 )
其中,rxy即为所述PCC,两组数据的样本个数相同且等于n,n为大于1的自然数;xi为基准数据中的第i个样本点,yi为当前wafer的CD数据中的第i个样本点,1≤i≤n且i为自然数。
容易理解,对于基准wafer,此时所述当前wafer的CD数据即是基准数据,因此所述PCC的平方必定等于1,从而所述PCC的平方必定大于预设门限值,因而继续执行步骤105。
此外,需要说明的是,所述预设门限值越接近于1,则表示继续使用当前DMR的要求越高——即,要求当前wafer的CD数据与基准数据越接近,所述门限值需要根据所述wafer加工的精度及性能等要求确定,例如可以为0.85、0.87、0.89、0.91、0.93、0.95或0.97等,本发明实施例中不做具体限定。
步骤105:对当前wafer执行所述曝光流程之后的Etch流程,并测量该wafer经过Etch流程后的CD;
步骤106:判断当前wafer经过Etch流程后的各项CD是否均符合预设的加工工艺标准范围,如果是,则继续执行步骤107,否则返回步骤101。
如果当前wafer经过Etch流程后的各项CD均符合预设的加工工艺标准范围,表示步骤102中生成的DMR满足加工工艺的要求(即CDU符合工艺要求),从而可以利用该DMR继续对其他的待加工wafer进行加工;而如果各项CD中的部分或全部不符合预设的加工工艺标准范围,则表示步骤102中生成的DMR已经不能满足加工工艺的要求,意味着此时影响CD的因素已经部分或全部发生了变化,因而需要重新生成新的DMR。
步骤107:选择新的待加工wafer作为当前wafer,利用生成的DMR对当前wafer进行曝光,测量曝光后该wafer的CD数据,返回执行步骤104。
由步骤107与步骤104的关系可知,当步骤107选择新的待加工wafer作为当前wafer并返回步骤104之后,此时当前wafer已经不再是基准wafer,因此其测量得到的CD数据与基准数据计算出的PCC的平方既有可能大于所述门限值,也有可能小于所述门限值。如果此时PCC的平方小于所述门限值,表示该wafer曝光后的CD数据偏离基准数据较远,意味着此时影响CD的因素已经部分或全部发生了变化,从而先前得到的DMR不再适用于对当前wafer进行加工,需要重新根据此时的加工环境和加工条件重新生成新的DMR,相应地,步骤104中判断出PCC的平方一旦小于等于所述门限值时,就返回步骤101重新执行本流程,从而得到新的DMR。
由上述可见,本发明实施例提供的监测DMR性能的方法,利用所述DMR对wafer进行曝光得到基准数据,之后将利用所述DMR对待加工wafer进行曝光后得到的当前CD数据与基准数据进行相关性计算,能够检测出当前条件下能否继续使用生成的DMR对wafer进行曝光处理,一旦当前CD数据与基准数据的相关性指数小于等于预设门限值,就重新生成新的DMR;同时,若当前CD数据与基准数据的相关性指数大于预设门限值,还能够在执行曝光后的Etch流程之后进一步检测Etch之后得到的CD是否符合预设的加工工艺标准范围,并在所述Etch之后得到的CD不符合预设的加工工艺标准范围时发起重新生成新的DMR的流程,因此,该方法能够及时发现曝光及Etch过程中影响CD的因素发生的变化并根据新的加工条件重新生成DMR,从而确保了通过DMR提高wafer的CDU这一机制的有效性,进而能够避免此时由于继续使用原先的DMR而导致的最终wafer的CDU的降低。

Claims (2)

1.一种监测曝光能量分布程式DMR性能的方法,其特征在于,该方法包括:
任选一片待加工晶圆,采用各处相同且均匀分布的曝光能量对其整片进行曝光并继续执行后续的刻蚀流程;
采集该晶圆在刻蚀后的关键尺寸数据,根据预设算法生成当前曝光及刻蚀流程对应的DMR;
另选一片待加工晶圆作为基准晶圆,将所述基准晶圆作为当前晶圆,利用生成的DMR对其进行曝光,测量曝光后该晶圆的关键尺寸数据并作为基准数据进行保存;
计算当前晶圆的关键尺寸数据与基准数据间的皮尔森相关系数的平方,如果所述皮尔森相关系数的平方大于预设门限值,所述预设门限值大于0小于1,则对当前晶圆执行曝光流程之后的刻蚀流程,并测量该晶圆经过刻蚀流程后的关键尺寸;否则,返回本方法的起始位置开始重新执行;
判断当前晶圆经过刻蚀流程后的各项关键尺寸是否均符合预设的加工工艺标准范围,如果是,选择新的待加工晶圆作为当前晶圆,利用生成的DMR对当前晶圆进行曝光,测量曝光后该晶圆的关键尺寸数据,返回执行所述计算当前晶圆的关键尺寸数据与基准数据间的皮尔森相关系数的平方的步骤;否则,返回本方法的起始位置开始重新执行。
2.根据权利要求1所述的方法,其特征在于,所述计算当前晶圆的关键尺寸数据与基准数据间的皮尔森相关系数的平方的方法包括:
根据公式
Figure F2009100567675C0000011
计算当前晶圆的关键尺寸数据与基准数据间的皮尔森相关系数的平方;其中,rxy为所述皮尔森相关系数,两组数据的样本个数相同且等于n,n为大于1的自然数;xi为基准数据中的第i个样本点,yi为当前晶圆的关键尺寸数据中的第i个样本点,1≤i≤n且i为自然数。
CN2009100567675A 2009-08-20 2009-08-20 监测dmr性能的方法 Active CN101995774B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100567675A CN101995774B (zh) 2009-08-20 2009-08-20 监测dmr性能的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100567675A CN101995774B (zh) 2009-08-20 2009-08-20 监测dmr性能的方法

Publications (2)

Publication Number Publication Date
CN101995774A true CN101995774A (zh) 2011-03-30
CN101995774B CN101995774B (zh) 2012-05-30

Family

ID=43786083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100567675A Active CN101995774B (zh) 2009-08-20 2009-08-20 监测dmr性能的方法

Country Status (1)

Country Link
CN (1) CN101995774B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109003919A (zh) * 2018-07-11 2018-12-14 上海华力微电子有限公司 一种晶圆制程工艺参数的反馈方法
CN109324483A (zh) * 2017-07-31 2019-02-12 台湾积体电路制造股份有限公司 制造半导体结构的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW401587B (en) * 1998-10-02 2000-08-11 United Microelectronics Corp Method for monitoring the dosage/focus/leveling
JP3997066B2 (ja) * 2001-08-20 2007-10-24 株式会社日立製作所 電子線を用いたプロセス変動監視システムおよび方法
TW509975B (en) * 2001-09-19 2002-11-11 United Microelectronics Corp Method to predict the exposure energy
CN101458454B (zh) * 2007-12-14 2010-09-29 上海华虹Nec电子有限公司 可同时监控光刻曝光条件和套刻精度的方法
CN102023488A (zh) * 2009-09-09 2011-04-20 中芯国际集成电路制造(上海)有限公司 监测光刻工艺曝光机的能量偏移的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109324483A (zh) * 2017-07-31 2019-02-12 台湾积体电路制造股份有限公司 制造半导体结构的方法
CN109003919A (zh) * 2018-07-11 2018-12-14 上海华力微电子有限公司 一种晶圆制程工艺参数的反馈方法
CN109003919B (zh) * 2018-07-11 2020-11-03 上海华力微电子有限公司 一种晶圆制程工艺参数的反馈方法

Also Published As

Publication number Publication date
CN101995774B (zh) 2012-05-30

Similar Documents

Publication Publication Date Title
US6368884B1 (en) Die-based in-fab process monitoring and analysis system for semiconductor processing
US20100004882A1 (en) Fault detection and classification method for wafer acceptance test parameters
KR101380515B1 (ko) 반도체 제조의 fab 프로세스를 개선하기 위한 툴 기능의 신규한 설계
US8156460B2 (en) Method of estimating a leakage current in a semiconductor device
Zhang et al. Fault detection strategy based on weighted distance of $ k $ nearest neighbors for semiconductor manufacturing processes
CN102412168B (zh) 晶片缺陷的检测方法及系统
CN104020724A (zh) 告警监控方法和装置
CN102201324A (zh) 半导体制造方法与系统
CN106444365A (zh) 晶圆刻蚀的控制方法及晶圆制造方法
US20110093226A1 (en) Fault detection and classification method for wafer acceptance test parameters
US8380478B2 (en) Statistical evaluation of circuit robustness separating local and global variation
CN102299044A (zh) 工艺控制系统及其实现方法
US7962234B2 (en) Multidimensional process window optimization in semiconductor manufacturing
CN115453356B (zh) 一种动力设备运行状态监测分析方法、系统、终端及介质
CN107885028B (zh) Opc建模中次分辨率辅助图形确定的方法
CN101995774B (zh) 监测dmr性能的方法
CN108776421A (zh) 测试掩模版制造方法
CN103499902B (zh) 一种基板的全距调控方法和装置
US7200459B1 (en) Method for determining optimal photolithography overlay targets based on process performance and yield in microelectronic fabrication
CN102955363A (zh) 光学临近效应修正在线监控的方法
CN105093815B (zh) 器件设计尺寸的提取方法
CN111651948A (zh) 参数化的电路单元延时估算模型、其建模方法和系统
CN104850756A (zh) 一种结合多代路径通量分析与敏感性分析的机理简化方法
CN110349951A (zh) 消除天线效应的方法
Zhou et al. Virtual metrology of WAT value with machine learning based method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant