CN101980360B - 半导体结构及其制作方法 - Google Patents

半导体结构及其制作方法 Download PDF

Info

Publication number
CN101980360B
CN101980360B CN201010282954.8A CN201010282954A CN101980360B CN 101980360 B CN101980360 B CN 101980360B CN 201010282954 A CN201010282954 A CN 201010282954A CN 101980360 B CN101980360 B CN 101980360B
Authority
CN
China
Prior art keywords
chip
intraconnections
semiconductor structure
wiring layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010282954.8A
Other languages
English (en)
Other versions
CN101980360A (zh
Inventor
王盟仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201010282954.8A priority Critical patent/CN101980360B/zh
Publication of CN101980360A publication Critical patent/CN101980360A/zh
Application granted granted Critical
Publication of CN101980360B publication Critical patent/CN101980360B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开一种半导体结构及其制作方法。半导体结构是在下层芯片的背面外围设置导热通孔以及散热层，以提高后续组装的散热片的接合强度，并且可通过导热通孔与散热层提供良好的热传导路径，以增进半导体结构的散热效率。一种制作此半导体结构的方法也被提出。

Description

半导体结构及其制作方法
技术领域
本发明涉及一种半导体结构及其制作方法，且特别是涉及一种应用穿硅导孔进行芯片堆叠的半导体结构及其制作方法。
背景技术
在现今的资讯社会中，使用者均是追求高速度、高品质、多功能性的电子产品。就产品外观而言，电子产品的设计是朝向轻、薄、短、小的趋势迈进。因此，电子封装技术发展出诸如堆叠式芯片封装等多芯片封装技术。
堆叠式芯片封装是利用垂直堆叠的方式将多个集成电路(IntegratedCircuit，IC)芯片封装于同一封装结构中，如此可提升封装密度以使封装结构小型化，且可利用立体堆叠的方式缩短芯片之间的信号传输的路径长度，以提升芯片之间信号传输的速度，并可将不同功能的芯片组合于同一封装体中。其中，穿硅导孔(Through Silicon Via，TSV)可提供芯片与芯片间的垂直导通路径，为目前实现三维集成电路制作工艺整合的关键技术。
另一方面，随着IC芯片的内部线路的集成度(integration)不断地攀升，芯片所产生的热能也不断增加。为了使芯片能够维持正常运作，必须将芯片维持在较佳的工作温度下，以避免温度过高造成芯片效能下降或损坏。现有堆叠式芯片封装结构通常具有散热片，散热片底部通过粘着胶与下层芯片表面接合，并且覆盖上层芯片。
然而，在已知的芯片制作工艺中，芯片的表面上会覆盖有一层保护层，其热传导效率低，会阻碍芯片内部的热量传导至外界。即使，在堆叠式芯片封装结构的下层芯片上设置了散热片，此保护层同样会阻碍下层芯片与散热片之间的热传导，而影响堆叠式芯片封装结构的可靠度。
发明内容
本发明的目的在于提供一种半导体结构，具有良好的散热效率以及可靠度。
本发明也提供一种制作前述的半导体结构的方法。
为具体描述本发明的内容，在此提出一种半导体结构，其包括一第一芯片、一第一布线层(wiring layer)、一第二布线层、多个凸块接垫以及一散热层。第一芯片具有一主动面以及相对于主动面的一背面，且第一芯片具有多个穿硅导孔(through silicon via，TSV)。第一布线层配置于第一芯片的主动面。第一布线层包括一第一内连线，且第一内连线连接该穿硅导孔的一端。第二布线层配置于第一芯片的背面。第二布线层包括一第二内连线以及一导热通孔。第二内连线连接该穿硅导孔的另一端，而导热通孔与第二内连线电性绝缘并且接触第一芯片的背面。凸块接垫配置于第二布线层上，且凸块接垫分别连接至第二内连线。散热层配置于第二布线层上，且位于凸块接垫以外的位置上。散热层连接至导热通孔。
在本发明的一实施例中，所述半导体结构更包括一第二芯片配置于第一芯片上方；以及，多个第一导电凸块分别配置于凸块接垫上，且第二芯片经由第一导电凸块电连接至第二内连线。
在本发明的一实施例中，所述半导体结构更包括一线路载板承载第一芯片；以及，多个第二导电凸块配置于第一布线层与线路载板之间，用以电连接第一布线层与线路载板。
在本发明的一实施例中，所述半导体结构更包括多个焊球配置于线路载板的底部。
在本发明的一实施例中，所述半导体结构更包括一散热片配置于第一芯片上，并且覆盖第二芯片。散热片热接合至散热层。在此，热接合一词是指可使两元件之间达成良好的热传导的接合方式，其间可能存在其他的导热粘着材。
举例而言，所述半导体结构可包括一第一导热胶配置于散热片与散热层之间，或是一第二导热胶配置于散热片与第二芯片之间。此外，所述散热层可接地，以屏蔽电磁干扰。
在此更提出一种半导体结构的制作方法，包括下列步骤。首先，提供一半导体晶片，其中半导体晶片具有一主动面。半导体晶片内具有多个穿硅导孔，且半导体晶片的主动面上具有一第一布线层。第一布线层包括一第一内连线，其例如是后段制作工艺内连线，且第一内连线连接该穿硅导孔的一端。接着，由主动面的对侧来薄化半导体晶片，以暴露出该穿硅导孔的另一端以及半导体晶片的一背面。然后，形成一第二布线层于半导体晶片的背面。第二布线层内具有一第二内连线以及一导热通孔，其中第二内连线连接该穿硅导孔的另一端，而导热通孔与第二内连线电性绝缘并且接触半导体晶片的背面。接着，形成多个凸块接垫以及一散热层，其中凸块接垫分别连接至第二内连线，而散热层连接至导热通孔。
在本发明的一实施例中，形成前述凸块接垫以及散热层的方法包括：先全面形成一电镀种子层于第二布线层上，此电镀种子层电连接至第二内连线以及导热通孔。接着，形成一光掩模于电镀种子层上，以在电镀种子层上定义出多个接垫区域以及一散热区域。然后，通过电镀种子层进行一电镀制作工艺，以在接垫区域内形成所述多个凸块接垫，并且在散热区域内形成所述散热层。之后，移除光掩模以及被光掩模覆盖的电镀种子层。
在本发明的一实施例中，所述半导体结构的制作方法更包括：倒装接合多个第二芯片至半导体晶片，其中每一第二芯片经由多个第一导电凸块电连接至所对应的凸块接垫。
在本发明的一实施例中，所述半导体结构的制作方法更包括：在倒装接合第二芯片至半导体晶片之后，裁切半导体晶片，以得到多个相互分离的第一芯片。
在本发明的一实施例中，所述半导体结构的制作方法更包括：倒装接合第一芯片至一线路载板，其中第一芯片的穿硅导孔分别经由多个第二导电凸块电连接至线路载板。
在本发明的一实施例中，所述半导体结构的制作方法更包括：配置一散热片于第一芯片上。散热片覆盖第二芯片，并且热接合至散热层。
基于上述，本发明在作为下层芯片的第一芯片的背面外围设置导热通孔以及散热层，有助于提高后续组装的散热片的接合强度，并且可通过导热通孔与散热层提供良好的热传导路径，以增进半导体结构的散热效率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1绘示依照本发明的一实施例的一种半导体结构；
图2A-图2K绘示依照本发明的一实施例的一种半导体结构的制作方法。
主要元件符号说明
100：半导体结构
110：第一芯片
110’：半导体晶片
110a：第一芯片的主动面
110b：第一芯片的背面
112：穿硅导孔
112a：穿硅导孔的一端
112b：穿硅导孔的另一端
120：第一布线层
122：第一内连线
130：第二布线层
130a：金属层
130b：介电层
132：第二内连线
134：导热通孔
139：介电层的开口
140：电镀种子层
140a：铜层
140b：镍/金叠层
142：凸块接垫
144：散热层
150：第二芯片
162：第一底胶
164：第二底胶
170：线路载板
182：第一导电凸块
184：第二导电凸块
190：散热片
192：第一导热胶
194：第二导热胶
210：光掩模
212：接垫区域
214：散热区域
具体实施方式
图1绘示依照本发明的一实施例的一种半导体结构。如图1所示，半导体结构100包括一第一芯片110，其中第一芯片110的内部具有多个穿硅导孔112。第一芯片110的主动面110a上配置有一第一布线层120。此处的第一布线层120包括一第一内连线122，其例如是晶片制作工艺中的后段制作工艺(back end ofline，BEOL)所形成的内连线。此第一内连线122例如连接于该穿硅导孔112的一端112a与第一芯片110下方的第二导电凸块184之间。此外，第一芯片110内还可能存在其他的主动或被动元件(未绘示)，因此第一内连线122也可连接该些主动或被动元件。
第二布线层130配置于第一芯片110的背面110b。第二布线层130包括一第二内连线132以及多个导热通孔134，其中第二内连线132连接该穿硅导孔112的另一端112b，而导热通孔134与第二内连线132电性绝缘并且接触第一芯片110的背面110b。在此，导热通孔134主要作为热传导之用。
第二布线层130上设置有多个凸块接垫142。该些凸块接垫142分别连接至第二内连线132。此外，第二布线层130上还具有一散热层144其位于凸块接垫142以外的位置上，且散热层144连接至导热通孔134。
第二芯片150配置于第一芯片110上方，并通过多个第一导电凸块182连接到凸块接垫142上，使第二芯片150经由第一导电凸块182、凸块接垫142以及第二内连线132，连接到第一芯片110的穿硅导孔112，以达成第二芯片150与第一芯片110之间的电连接。为了保护第一导电凸块182，第二芯片150与第二布线层130之间可填充一第一底胶162，使第一底胶162包覆第一导电凸块182。
如图1所示，前述的结构可架构于一线路载板170上。此线路载板170例如是一般的印刷电路板、陶瓷基板、金属基板或是适用的其他各类型的载板，用以承载第一芯片110。多个第二导电凸块184配置于第一布线层120与线路载板170之间，用以电连接第一布线层120与线路载板170。为了保护第二导电凸块184，第一布线层120与线路载板170之间可填充一第二底胶164，使第二底胶164包覆第二导电凸块184。此外，线路载板170的底部可配置多个焊球186，以作为整体半导体结构100连接到外部电路的路径。
第一芯片110上可设置一散热片190，以提高散热效率。散热片190覆盖第二芯片150并接合至第一芯片110上的散热层144，以使第一芯片110与第二芯片150运作时产生的热得以通过散热片190散逸至外界环境。为了固定散热片190并提高散热片190与第一芯片110以及第二芯片150之间的热传导效率，可分别在散热片190与散热层144之间配置一第一导热胶192，以及在散热片190与第二芯片150之间配置一第二导热胶194。
本实施例在第二布线层130中设置了导热通孔134，用以使第一芯片110产生的大部分的热不会受到第二布线层130内的介电材质的阻挡，而可经由导热通孔134传递至散热层144以及散热片190。换言之，本实施例的半导体结构100相较于已知的结构具有较佳的散热效率以及运作可靠度。
此外，本实施例的散热层144可与凸块接垫142同时制作，即散热层144与凸块接垫142具有相同的材质。例如，凸块接垫142表层为具有良好接着湿润性(wettable)的镍/金叠层140b，同样散热层144表层也具有此镍/金叠层140b，而可提高散热片190与散热层144之间的接合性(solderability)。
再者，本实施例还可以将散热层144接地，使得连接到散热层144的散热片190具有可屏蔽电磁干扰的功能，以避免内部的第一芯片110以及第二芯片150受到外界杂讯的干扰。
下文进一步提出前述半导体结构100的制作方法。
需先说明的是，现行针对多芯片堆叠在基板上的TSV封装技术而言，通常选用三种方式来进行封装：第一种方式是先将具有穿硅导孔的下层晶片暂时配置于一载具上，并将其薄化使得穿硅导孔裸露。接着，在尚未切割下层晶片的情况下，进行上层芯片对下层晶片的接合。之后，才对下层晶片进行切割，并将堆叠的芯片结构接合至线路载板上。第二种方式，则是将内埋穿硅导孔且单体化的下层芯片倒装接合在线路载板上并加以点胶保护，利用研磨的技术将下层芯片薄化，并且使穿硅导孔裸露出来。待对穿硅导孔进行表面处理后，再进行上层芯片对下层芯片的堆叠封装。第三种方式，则是先完成所有下层晶片的制作工艺，此时的穿硅导孔已裸露并且晶片厚度已薄化。之后，再以倒装的方式将单体化的下层芯片接合至线路载板，待点胶完成后再进行上层芯片与下层芯片的堆叠。无论是前述那一种制作工艺都适用于本发明提出的半导体结构。
图2A-图2K绘示依照本发明的一实施例的一种半导体结构的制作方法。对照前述三种制作方式，本实施例不再逐一详述已知的各个步骤细节。例如，本实施例省略了至程中可能使用的载具，至于图面中绘示的芯片(或晶片)在其他实施例中也可能是晶片(或芯片)，此端视实际制作方式的选择。
首先，如图2A所示，提供一半导体晶片110’。此半导体晶片110’作为堆叠结构中的下层晶片，用以在后续切割制作工艺后形成前述图1的第一芯片110。半导体晶片110’具有主动面110a，且半导体晶片110’内具有多个穿硅导孔112。此外，半导体晶片110’的主动面110a上具有第一布线层120。第一布线层120包括第一内连线(例如是BEOL内连线)122，且第一内连线122连接该穿硅导孔112的一端112a。
接着，如图2B所示，由主动面110a的对侧来薄化半导体晶片110’，以暴露出该穿硅导孔112的另一端112b以及半导体晶片110’的一背面110b。然后，如图2C所示，形成第二布线层130于半导体晶片110’的背面110b。第二布线层130内具有第二内连线132以及导热通孔134。第二内连线132连接该穿硅导孔112的另一端112b，而导热通孔134与第二内连线132电性绝缘并且接触半导体晶片110’的背面110b。在此，第二布线层130可为单一或是多个金属层130a与介电层130b堆叠而成的多层结构，其中最上层的介电层130b具有多个开口139，以暴露出第二内连线132以及导热通孔134。
之后，如图2D所示，全面形成一电镀种子层140于第二布线层130上。电镀种子层140经由开口139电连接至第二内连线132以及导热通孔134。接着，如图2E所示，形成一光掩模210于电镀种子层140上，以在电镀种子层140上定义出多个接垫区域212以及一散热区域214，其中接垫区域212对应于第二内连线132，而散热区域214对应于导热通孔134。并且，如图2F所示，通过电镀种子层140进行一电镀制作工艺，以在接垫区域212内形成多个凸块接垫142，同时在散热区域214内形成一散热层144。凸块接垫142分别连接至第二内连线132，而散热层144连接至导热通孔134。在此处的电镀制作工艺中，为了提高凸块接垫142以及散热层144相对于后续接合的第二导电凸块184以及散热片190的接合性，可以选择依据电镀形成铜层140a与镍/金叠层140b，其中金层作为电镀结构的最表层，具有良好的湿润性(wettable)，因而有助于提高后续接合的效果。
然后，如图2G所示，移除光掩模210以及被光掩模210覆盖的电镀种子层140。图2G所绘示的结构为半导体结构100的半成品，可采晶片形态出货，或是切割后，以单体化的芯片型态出货。
承续图2G所示的步骤，以下说明以晶片型态的半成品继续进行芯片堆叠步骤的制作工艺。
如图2H所示，倒装接合多个第二芯片150至半导体晶片110’，其中每一第二芯片150经由第一导电凸块182电连接至所对应的凸块接垫142。此外，本实施例可以选择形成第一底胶162于每一第二芯片与第二布线层130之间，使第一底胶162包覆第一导电凸块182。此填胶的步骤可以在倒装接合第二芯片150至半导体晶片110’之前或之后实施。即，第一底胶162可在每一第二芯片150接合至半导体晶片110’之前被预先形成于第二布线层130上，或是在每一第二芯片150接合至半导体晶片110’之后被填入第二芯片150与第二布线层130之间。
接着，如图2I所示，在倒装接合第二芯片150至半导体晶片110’之后，裁切半导体晶片110’，以得到多个相互分离的第一芯片110。
然后，如图2J所示，倒装接合第一芯片110至线路载板170，其中第一芯片110的穿硅导孔112分别经由第二导电凸块184电连接至线路载板170。此外，本实施例也可以选择形成第二底胶164于第一芯片110与线路载板170之间，以包覆第二导电凸块184。第二底胶164可在第一芯片110接合至线路载板170之前被预先形成于线路载板170上，或是在第一芯片110接合至线路载板170之后被填入第一芯片110与线路载板170之间。
另外，如图2K所示，可以配置散热片190于第一芯片110上，以大致完成半导体结构100的制作，其中散热片190覆盖第二芯片150，并且热接合至散热层144。此处的热接合指可使两元件之间达成良好的热传导的接合方式，其间可能存在其他的导热粘着材。例如，散热片190与散热层144之间可配置第一导热胶192，以及散热片190与第二芯片150之间可配置第二导热胶194。
本实施例的半导体结构的制作方法较接近于前述的第一种制作方式。然而，实际上，本发明并不受限于此。本技术领域中具有通常知识者在参照本实施例的揭露内容之后，当可依据实际的制作工艺需求来调整、省略或是增加任何可能的步骤，以得到本发明的半导体结构。
当然，前述实施例中所揭露的属于已知部分的技术内容并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可依据当时的技术水平作些许的更动与润饰。本发明的保护范围应以附上的权利要求所界定的为准。

Claims (12)

1.一种半导体结构，包括：
第一芯片，具有一主动面以及相对于该主动面的一背面，且该第一芯片具有多个穿硅导孔；
第一布线层，配置于该第一芯片的该主动面，该第一布线层包括一第一内连线，且该第一内连线连接该穿硅导孔的一端；
第二布线层，配置于该第一芯片的该背面，该第二布线层包括一第二内连线以及一导热通孔，该第二内连线连接该穿硅导孔的另一端，而该导热通孔与该第二内连线电性绝缘并且接触该第一芯片的该背面；
多个凸块接垫，配置于该第二布线层上，且该些凸块接垫分别连接至该第二内连线；以及
散热层，配置于该第二布线层上，且位于该些凸块接垫以外的位置上，该散热层连接至该导热通孔。
2.如权利要求1所述的半导体结构，还包括：
第二芯片，配置于该第一芯片上方；以及
多个第一导电凸块，分别配置于该些凸块接垫上，该第二芯片经由该些第一导电凸块电连接至该第二内连线。
3.如权利要求2所述的半导体结构，还包括：
线路载板，承载该第一芯片；以及
多个第二导电凸块，配置于该第一布线层与该线路载板之间，用以电连接该第一布线层与该线路载板。
4.如权利要求3所述的半导体结构，还包括：
多个焊球，配置于该线路载板的底部。
5.如权利要求2所述的半导体结构，还包括：
散热片，配置于该第一芯片上，并且覆盖该第二芯片，该散热片热接合至该散热层。
6.如权利要求1所述的半导体结构，其中该散热层接地。
7.一种半导体结构的制作方法，包括：
提供一半导体晶片，其中该半导体晶片具有一主动面，该半导体晶片内具有多个穿硅导孔，该半导体晶片的该主动面上具有一第一布线层，该第一布线层包括一第一内连线，且该第一内连线连接该穿硅导孔的一端；
由该主动面的对侧来薄化该半导体晶片，以暴露出该穿硅导孔的另一端以及该半导体晶片的一背面；
形成一第二布线层于该半导体晶片的该背面，该第二布线层内具有一第二内连线以及一导热通孔，该第二内连线连接该穿硅导孔的该另一端，而该导热通孔与该第二内连线电性绝缘并且接触该半导体晶片的该背面；以及
形成多个凸块接垫以及一散热层，该些凸块接垫分别连接至该第二内连线，该散热层连接至该导热通孔。
8.如权利要求7所述的半导体结构的制作方法，其中形成该些凸块接垫以及该散热层的方法包括：
全面形成一电镀种子层于该第二布线层上，该电镀种子层电连接至该第二内连线以及该导热通孔；
形成一光掩模于该电镀种子层上，以在该电镀种子层上定义出多个接垫区域以及一散热区域；
通过该电镀种子层进行一电镀制作工艺，以在该些接垫区域内形成该些凸块接垫，并且在该散热区域内形成该散热层；以及
移除该光掩模以及被该光掩模覆盖的该电镀种子层。
9.如权利要求7所述的半导体结构的制作方法，还包括：
倒装接合多个第二芯片至该半导体晶片，其中每一第二芯片经由多个第一导电凸块电连接至所对应的该些凸块接垫。
10.如权利要求9所述的半导体结构的制作方法，还包括：
在倒装接合该些第二芯片至该半导体晶片之后，裁切该半导体晶片，以得到多个相互分离的第一芯片。
11.如权利要求10所述的半导体结构的制作方法，还包括：
倒装接合该第一芯片至一线路载板，其中该第一芯片的该些穿硅导孔分别经由多个第二导电凸块电连接至该线路载板。
12.如权利要求11所述的半导体结构的制作方法，还包括：
配置一散热片于该第一芯片上，该散热片覆盖该第二芯片，并且热接合至该散热层。
CN201010282954.8A 2010-09-15 2010-09-15 半导体结构及其制作方法 Active CN101980360B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010282954.8A CN101980360B (zh) 2010-09-15 2010-09-15 半导体结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010282954.8A CN101980360B (zh) 2010-09-15 2010-09-15 半导体结构及其制作方法

Publications (2)

Publication Number Publication Date
CN101980360A CN101980360A (zh) 2011-02-23
CN101980360B true CN101980360B (zh) 2012-08-29

Family

ID=43600856

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010282954.8A Active CN101980360B (zh) 2010-09-15 2010-09-15 半导体结构及其制作方法

Country Status (1)

Country Link
CN (1) CN101980360B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130082365A1 (en) 2011-10-03 2013-04-04 International Business Machines Corporation Interposer for ESD, EMI, and EMC
US20130093073A1 (en) * 2011-10-17 2013-04-18 Mediatek Inc. High thermal performance 3d package on package structure
TWI509712B (zh) * 2012-01-20 2015-11-21 Dawning Leading Technology Inc 晶片尺寸封裝結構及其晶片尺寸封裝方法
US9252054B2 (en) * 2013-09-13 2016-02-02 Industrial Technology Research Institute Thinned integrated circuit device and manufacturing process for the same
CN105990304A (zh) * 2015-02-25 2016-10-05 扬智科技股份有限公司 芯片封装结构及其制造方法
CN108281404A (zh) 2015-04-30 2018-07-13 华为技术有限公司 一种集成电路管芯及制造方法
CN108400117A (zh) * 2017-02-06 2018-08-14 钰桥半导体股份有限公司 三维整合的散热增益型半导体组件及其制作方法
CN108400118A (zh) * 2017-02-06 2018-08-14 钰桥半导体股份有限公司 三维整合的半导体组件及其制作方法
DE102019215503A1 (de) 2019-10-10 2021-04-15 Vitesco Technologies GmbH Leistungshalbleiterbauteil sowie Verfahren zur Herstellung eines Leistungshalbleiterbauteils

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2662455Y (zh) * 2003-08-25 2004-12-08 威盛电子股份有限公司 电气封装体
CN1956193A (zh) * 2005-10-27 2007-05-02 全懋精密科技股份有限公司 埋入式芯片封装结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8159065B2 (en) * 2009-03-06 2012-04-17 Hynix Semiconductor Inc. Semiconductor package having an internal cooling system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2662455Y (zh) * 2003-08-25 2004-12-08 威盛电子股份有限公司 电气封装体
CN1956193A (zh) * 2005-10-27 2007-05-02 全懋精密科技股份有限公司 埋入式芯片封装结构

Also Published As

Publication number Publication date
CN101980360A (zh) 2011-02-23

Similar Documents

Publication Publication Date Title
CN101980360B (zh) 半导体结构及其制作方法
TWI445152B (zh) 半導體結構及其製作方法
US10497616B2 (en) Embedded 3D interposer structure
US10867897B2 (en) PoP device
US10354984B2 (en) Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
JP5183949B2 (ja) 半導体装置の製造方法
KR101715761B1 (ko) 반도체 패키지 및 그 제조방법
KR101830904B1 (ko) 리세스된 반도체 기판
CN106449434B (zh) 半导体封装方法、半导体封装和堆叠半导体封装
US8343808B2 (en) Method of making stackable semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
KR102404058B1 (ko) 반도체 패키지
US20120126401A1 (en) Stackable semiconductor assembly with bump/base/flange heat spreader and electromagnetic shielding
JP6669586B2 (ja) 半導体装置、半導体装置の製造方法
US20140319668A1 (en) High thermal performance 3d package on package structure
US20080142954A1 (en) Multi-chip package having two or more heat spreaders
US10121736B2 (en) Method of fabricating packaging layer of fan-out chip package
US10950554B2 (en) Semiconductor packages with electromagnetic interference shielding layer and methods of forming the same
US10937761B2 (en) Semiconductor device package and method for manufacturing the same
CN107393836B (zh) 芯片封装方法及封装结构
US7291924B2 (en) Flip chip stacked package
CN111128914A (zh) 一种低翘曲的多芯片封装结构及其制造方法
TWI436470B (zh) 封裝製程及封裝結構
KR20210078891A (ko) 반도체 소자 및 이를 구비한 반도체 패키지
CN114171506A (zh) 多层堆叠存储器封装结构及封装方法
US10115673B1 (en) Embedded substrate package structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant