CN101959291A - 一种无线局域网卡芯片的时钟管理方法 - Google Patents

一种无线局域网卡芯片的时钟管理方法 Download PDF

Info

Publication number
CN101959291A
CN101959291A CN2009100888002A CN200910088800A CN101959291A CN 101959291 A CN101959291 A CN 101959291A CN 2009100888002 A CN2009100888002 A CN 2009100888002A CN 200910088800 A CN200910088800 A CN 200910088800A CN 101959291 A CN101959291 A CN 101959291A
Authority
CN
China
Prior art keywords
clock
clk
wlan
gate
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009100888002A
Other languages
English (en)
Other versions
CN101959291B (zh
Inventor
刘鹏
赵彦光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing CEC Huada Electronic Design Co Ltd
Original Assignee
Beijing CEC Huada Electronic Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing CEC Huada Electronic Design Co Ltd filed Critical Beijing CEC Huada Electronic Design Co Ltd
Priority to CN200910088800A priority Critical patent/CN101959291B/zh
Publication of CN101959291A publication Critical patent/CN101959291A/zh
Application granted granted Critical
Publication of CN101959291B publication Critical patent/CN101959291B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种无线局域网卡芯片的时钟管理方法。无线局域网络工作特点要求无线局域网卡芯片在保证正常数据传输的同时具有低功耗的工作特性。因此，要求在进行无线局域网卡芯片设计时充分采用低功耗芯片设计方法。本发明提出一种无线局域网卡芯片的时钟管理方法，达到降低芯片工作功耗的目的。

Description

一种无线局域网卡芯片的时钟管理方法
技术领域
本发明涉及无线局域网领域，对无线局域网卡芯片内部时钟进行管理，是网卡低功耗设计最重要的技术之一。
背景技术
由于无线局域网的接入设备具有携带方便、供电有限的工作特点，这就要求这些接入设备的无线网卡芯片具有耗电低的工作特性。因此，无线网卡芯片低功耗设计方法是各个无线局域网卡芯片设计厂家必须面对的共同课题。其中无线网卡中时钟管理是降低动态功耗的主要手段之一。
发明内容
本发明提供了一种无线局域网卡芯片的时钟管理方法，以期对整个芯片内部的时钟进行管理和调度，从而降低芯片功耗。
在时钟管理的设计中，主要采用了门控策略来控制时钟的正常运行和关断。通过系统寄存器配置门控可以直接关闭所有时钟，也可以让部分或全部电路的门控起作用，控制非常灵活。其中基带接收电路的时钟管理更为灵活，通过寄存器配置可以实现高、中、低三种程度的节能。
在时钟管理模块中，内部通过2个PLL生成不同时钟域的时钟，在时钟最终输出时，采用门控电路进行控制，当相应的电路需要工作时，门控时钟打开，当相应电路不需要工作时，门控时钟关闭，从而使不需要工作的电路停止无谓的翻转，降低其动态功耗。
为了测试需要，所有输出时钟在测试模式下，都由测试时钟接管，从而控制全局电路。
附图说明
图1是时钟模块clkg的时钟整体分布图。
图2是时钟模块clkg的内部时钟结构图。
具体实施方式
以下结合附图，具体说明本发明。
图1是时钟模块clkg生成的时钟在整个电路中的分布图，其中带阴影的模块为模拟电路模块。
输入clkg模块的时钟有四个：dft_clk、clk_in_40、EXTTAP_Tck、clk_usb_phy。其中dft_clk只用来做测试用，在测试模式下，clkg模块所有的输出时钟都为该时钟；clk_usb_phy为USB-PHY模块输出的时钟，该时钟通过clkg模块控制，然后输出给usb controller模块usb-function；EXTTAP_Tck为jtag测试电路的输入时钟，该时钟通过clkg模块控制后，输出给jtag电路；clk_in_40为系统的主时钟，该时钟为clkg内部两个PLL提供输入时钟，同时还为芯片时钟域电路提供时钟。
clkg模块输出的时钟都是经过控制的时钟：clk_12m时钟为PLL生成的时钟分频后提供给USB-PHY；sec_inter_clk、ccmp_wpi_clk、tkip_wep_clk三个时钟为提供给芯片安全模块的受控时钟；clk_60m、phy_clk_pad_i提供给usb controller模块usb-function；clk_40m_tx_11a、clk_20m_tx_11a、clk_40m_rx_11a、clk_20m_rx_11a、clk_44m_tx_11b、clk_44m_rx_11b、clk_44m、clk_fft是提供给基带的可控时钟；clk_40m为长开时钟，即不受门控影响，芯片工作时，该时钟一直处于翻转状态，该时钟为usb-function模块、Maclle模块、8051模块、基带模块提供时钟；clk_dac时钟和clk_adc时钟主要为AFE(AD/DA)模块提供时钟；
图1中输出时钟只有clk_44m、clk_40m、clk_20m、clk_60m、phy_clk_pad_i、clk_12m以及送给jtag电路的时钟不受时钟门控的管理，当电路开始工作，这些时钟就一直翻转，其它时钟都是在时钟门控的管理下，根据工作情况翻转或静止。
图2是clkg模块内部的详细结构图，40MHZ的时钟clk_in_40为系统的主体时钟，不仅是两个PLL的输入，也作为系统时钟域源时钟。clk_in_40时钟主要为以下时钟提供源时钟：
clk_40m
clk_40m_tx_11a、clk_40m_rx_11a
sec_inter_clk、ccmp_wpi_clk、tkip_wep_clk
其中clk_40m不受门控限制，直接提供给时钟域常开电路，其他时钟都由门控电路控制其是否需要工作。例如clk_40m_tx_11a和clk_40m_rx_11a，在芯片处于发送状态下，发送通路的时钟clk_40m_tx_11a需要工作，则门控电路开启，让时钟输出，而接收通路clk_40m_rx_11a不需要工作，则门控电路关闭，不需要时钟输出。
clk_in_40时钟通过分频，最终得到三个20MHZ输出时钟clk_20m、clk_20m_tx_11a、clk_20m_rx_11a，其中clk_20m为常开时钟，提供给基带中不能关断时钟的电路，clk_20m_tx_11a和clk_20m_rx_11a则根据需要，在门控电路的控制下，开启和关闭。
PLL1产生88MHZ的时钟，然后分频得到44MHZ时钟，最终输出3个时钟：clk_44m、clk_44m_tx_11b、clk_44m_rx_11b。其中clk_44m为常开时钟，提供给基带中不能关断时钟的电路，clk_44m_tx_11b、clk_44m_rx_11b则根据需要，在门控电路的控制下，开启和关闭。
PLL2产生120MHZ时钟，分频得到60MHZ和12MHZ时钟，最终生成的时钟为clk_60m和clk_12m。其中clk_60m送给usb congtroller模块usb-function，clk_12m送给USB-PHY模块。这两个时钟需要常开，没有门控电路控制。
输出时钟clk_jtag和phy_clk_pad_i都是简单经过clkg模块，增加测试时钟可控制的模式即可。
clk_adc和clk_dac时钟都是由上述部分时钟选择得到，向AFE模块提供时钟。
clk_fft时钟也是由上述时钟通过选择输出给基带模块。
上述描述的门控电路在在缺省状态下不起作用，输出时钟永远有效，只有配置相应的寄存器，允许门控起作用，该门控才能发挥作用。相应的寄存器有两级，第一级寄存器可以总控所有门控电路，该寄存器可以直接关闭所有门控电路的时钟输出，默认情况下，该寄存器对门控电路无效，即不会使门控电路关断时钟；第二级寄存器分别对应与不同的门控单元，这些寄存器默认情况下使门控失效，即允许时钟一直通过，只有在进行配置后，才允许门控电路起作用，门控电路并在各自相应模块给出的门控信号下，开启或者关断时钟。
在设计中，为了在DFT模式下，dft的时钟能接管正常时钟，采用MUX对时钟做了处理。为了防止PLL失效后，还能对内部逻辑进行测试，通过clk_test_en对时钟做了处理，当该信号有效时，系统的时钟由外部测试管腿提供。
以上公开的仅为本发明的几个具体实施例，但本发明的保护范围并不局限于此，任何本领域的技术人员能思之的变化都应落在本发明的保护范围内。

Claims (3)

1.一种无线局域网卡芯片的时钟管理方法，其特征在于，无线局域网卡芯片采用时钟管理模块对所有时钟进行管理，该模块采用门控电路方法，采用系统级的门控使能和模块级的自适应门控使能相结合，时钟管理模块通过生成不同时钟域的时钟，在时钟输出时，采用门控使能电路进行控制，当相应的电路需要工作时，门控时钟打开，当相应电路不需要工作时，门控时钟关闭，从而使不需要工作的电路停止翻转，达到降低功耗的目的；其中：
所述系统级的门控使能采用系统级寄存器对时钟进行总控制，该寄存器可以直接关闭所有门控时钟的输出；
所述模块级的自适应门控使能分别对应不同的模块，在总控系统寄存器使能的情况下控制相应各功能模块门控电路是否起作用。
2.如权利要求1所述的无线局域网卡芯片的时钟管理方法，其特征在于，各个功能模块提供给对应门控电路打开门控时钟的条件，时钟管理模块根据系统级寄存器的配置情况和各个功能模块提供的打开门控时钟条件判断何时开启或关闭相应的门控时钟。
3.如权利要求1所述的无线局域网卡芯片的时钟管理方法，其特征在于所述门控使能电路在缺省状态下不起作用，输出时钟永远有效，只有配置相应的寄存器，允许门控起作用，该门控才发挥作用。
CN200910088800A 2009-07-16 2009-07-16 一种无线局域网卡芯片的时钟管理方法 Expired - Fee Related CN101959291B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910088800A CN101959291B (zh) 2009-07-16 2009-07-16 一种无线局域网卡芯片的时钟管理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910088800A CN101959291B (zh) 2009-07-16 2009-07-16 一种无线局域网卡芯片的时钟管理方法

Publications (2)

Publication Number Publication Date
CN101959291A true CN101959291A (zh) 2011-01-26
CN101959291B CN101959291B (zh) 2012-10-03

Family

ID=43486301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910088800A Expired - Fee Related CN101959291B (zh) 2009-07-16 2009-07-16 一种无线局域网卡芯片的时钟管理方法

Country Status (1)

Country Link
CN (1) CN101959291B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105468128A (zh) * 2014-07-30 2016-04-06 比亚迪股份有限公司 Soc内部功耗的管理方法和管理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050021864A1 (en) * 2003-01-21 2005-01-27 Itay Sherman 4X design for wireless local area network throughput enhancement
CN2785272Y (zh) * 2004-12-21 2006-05-31 江苏华山光电有限公司 全光网650nm信息系统的光网卡
CN101071633A (zh) * 2007-04-23 2007-11-14 北京中星微电子有限公司 一种降低存储器功耗的方法及系统
CN101078950A (zh) * 2006-05-26 2007-11-28 中国科学院计算技术研究所 用于片上系统中知识产权核和功能模块的功耗降低方法
CN101465740A (zh) * 2007-12-21 2009-06-24 北京中电华大电子设计有限责任公司 一种支持pci接口的wlan网卡芯片

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050021864A1 (en) * 2003-01-21 2005-01-27 Itay Sherman 4X design for wireless local area network throughput enhancement
CN2785272Y (zh) * 2004-12-21 2006-05-31 江苏华山光电有限公司 全光网650nm信息系统的光网卡
CN101078950A (zh) * 2006-05-26 2007-11-28 中国科学院计算技术研究所 用于片上系统中知识产权核和功能模块的功耗降低方法
CN101071633A (zh) * 2007-04-23 2007-11-14 北京中星微电子有限公司 一种降低存储器功耗的方法及系统
CN101465740A (zh) * 2007-12-21 2009-06-24 北京中电华大电子设计有限责任公司 一种支持pci接口的wlan网卡芯片

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105468128A (zh) * 2014-07-30 2016-04-06 比亚迪股份有限公司 Soc内部功耗的管理方法和管理装置

Also Published As

Publication number Publication date
CN101959291B (zh) 2012-10-03

Similar Documents

Publication Publication Date Title
CN104581898B (zh) 多模终端的省电方法及装置
CN100474333C (zh) 一种实现高速大容量智能卡时钟管理的单元及方法
CN101493717B (zh) 一种用于soc的动态多时钟低功耗ahb总线的设计方法
US8816741B2 (en) State retention power gated cell
US7284138B2 (en) Deep power saving by disabling clock distribution without separate clock distribution for power management logic
CN105302222A (zh) 电子装置中的功率闸控
WO2021227602A1 (zh) 一种有源天线处理单元、工作状态的切换方法及装置
US20100153759A1 (en) Power gating technique to reduce power in functional and test modes
Hattori et al. A power management scheme controlling 20 power domains for a single-chip mobile processor
Höppner et al. A power management architecture for fast per-core DVFS in heterogeneous MPSoCs
Paul et al. An energy harvesting wireless sensor node for IoT systems featuring a near-threshold voltage IA-32 microcontroller in 14nm tri-gate CMOS
CN101959291B (zh) 一种无线局域网卡芯片的时钟管理方法
KR20090099846A (ko) 액티브 클럭 쉴딩 구조의 회로 및 이를 포함하는 반도체집적 회로
Fujigaya et al. A 28nm High-κ metal-gate single-chip communications processor with 1.5 GHz dual-core application processor and LTE/HSPA+-capable baseband processor
CN109669524A (zh) 芯片的上电复位电路
US7447929B2 (en) Countering power resonance
KR20060021361A (ko) 컴퓨팅 시스템 및 내장형 컴퓨팅 시스템 구성 방법
US7992024B2 (en) Firewall/isolation cells for ultra low power products
US20220171718A1 (en) Shunt-series and series-shunt inductively peaked clock buffer, and asymmetric multiplexer and de-multiplexer
Beigné et al. Fine-grain DVFS and AVFS techniques for complex SoC design: An overview of architectural solutions through technology nodes
CN103888090B (zh) 功率放大装置及应用该功率放大装置的无线信号传送器
US9312834B1 (en) Low leakage flip-flop circuit
CN104217747A (zh) 快闪存储器及快闪存储器基准源电路开关方法
Inoue Design constraint of fine grain supply voltage control LSI
US20140281601A1 (en) Power boundary cell operation in multiple power domain integrated circuits

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: 102209 Beijing, Beiqijia, the future of science and technology in the south area of China electronic network security and information technology industry base C building,

Patentee after: Beijing CEC Huada Electronic Design Co., Ltd.

Address before: 100102 Beijing City, Chaoyang District Lize two Road No. 2, Wangjing science and Technology Park A block five layer

Patentee before: Beijing CEC Huada Electronic Design Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121003

Termination date: 20200716