CN101958342A - 栅结构及其制造方法 - Google Patents
栅结构及其制造方法 Download PDFInfo
- Publication number
- CN101958342A CN101958342A CN2009100576138A CN200910057613A CN101958342A CN 101958342 A CN101958342 A CN 101958342A CN 2009100576138 A CN2009100576138 A CN 2009100576138A CN 200910057613 A CN200910057613 A CN 200910057613A CN 101958342 A CN101958342 A CN 101958342A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- phosphorus concentration
- layer
- unformed silicon
- mixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种栅结构,包括:在沟槽中形成的栅氧;在栅氧之上成长的第一层掺磷浓度低或不掺杂的多晶硅或无定型硅,所述第一层掺磷浓度低或不掺杂的多晶硅或无定型硅的掺磷浓度为0~4E19atm/cm3;在所述第一层掺磷浓度低或不掺杂的多晶硅或无定型硅之上成长的第二层掺磷浓度高的多晶硅,所述第二层掺磷浓度高的多晶硅的掺磷浓度为1.0E20~10E20atm/cm3。本发明还公开了该栅结构的制造方法。本发明能改善栅氧的漏电特性,提高器件的性能。
Description
技术领域
本发明属于半导体制造技术领域,特别涉及一种栅结构及其制造方法。
背景技术
在目前的半导体工艺中,有这样一种工艺,如图1所示,其处理的过程是,在硅片上先形成沟槽,然后进行氧化,生成一层氧化膜作为栅氧,之后再生长一层掺磷的多晶硅或无定型硅,用多晶硅或无定型硅填满整个沟槽。在整个沟槽填满后再进行回刻,将没有沟槽处的多晶硅或无定型硅全部刻掉,而在沟槽里留下的多晶硅或无定型硅就用来作为栅极,而无定型硅会在经过后续的高温工艺后会变为多晶硅。上述栅氧工艺的处理基本上是一种单层膜单浓度结构。
为了提高器件的速度,就要求增加多晶硅或无定型硅中掺磷的浓度来降低多晶硅或无定型硅的电阻,但当掺磷超过一定的浓度,而且掺磷多晶硅或无定型硅超过一定厚度(由于沟槽要求全部填满)时,回刻之后的表面形状就有许多的凹陷,这种凹陷会带来两方面的问题:
1.如果发生在栅氧化膜的附近,那么此处的栅氧化膜就会在回刻中受到损伤,并且此处多晶硅或无定型硅的凹陷在后续工艺中还会带来其他问题,如后续离子注入会透过该处,造成器件性能的变化大,工艺稳定性差。
2.当凹陷发生在沟槽的中心时,使沟槽中心本来较深的凹陷变得更深,当栅接触孔落在沟槽中时,会带来接触孔性能的不稳定,甚至在后来生成金属膜时形成空洞,影响器件的性能。
而且,利用单层膜栅结构制作器件,当该单层膜的掺杂浓度高时,经过后续工艺后,该多晶硅栅-栅氧-基板的界面容易漏电,在高性能器件设计中栅氧的漏电特性不能满足要求。
为了解决以上问题1和问题2,中国实用新型专利ZL 02261131.2公开了一种多层膜设计结构,具体是在栅氧化膜成长之后,依次成长一层掺磷浓度低的多晶硅、一层掺磷浓度高的多晶硅、一层掺磷浓度低或不掺磷的多晶硅,第一层掺磷浓度低的多晶硅在回刻后表面比较平整,以保证栅氧化膜附近在回刻后不出现凹陷,使栅不受到损伤,在第三层掺磷浓度低或不掺磷的多晶硅的回刻速率低,减少回刻后沟槽中心的凹陷深度,使之在后来成长金属膜时不形成空洞,同时通过调整第一、第二多晶硅的掺磷浓度和厚度,可以保证在回刻后获得等同的栅极电阻。但该专利在对该栅氧的漏电问题没有提出具体的研究和解决方案。
发明内容
本发明要解决的技术问题是改善栅氧的漏电特性,提高器件的性能。
为解决上述技术问题,本发明的栅结构,包括:在沟槽中形成的栅氧;在栅氧之上的第一层掺磷浓度低或不掺杂的多晶硅,所述第一层掺磷浓度低或不掺杂的多晶硅的掺磷浓度为0~4E19atm/cm3;在所述第一层掺磷浓度低或不掺杂的多晶硅之上的第二层掺磷浓度高的多晶硅,所述第二层掺磷浓度高的多晶硅的掺磷浓度为1.0E20~10E20atm/cm3。
为解决上述技术问题,本发明还提供了上述栅结构的制造方法,包括以下步骤:
一.完成沟槽刻蚀,并经过表面处理后,利用热氧化先完成栅氧化膜的淀积;
二.进行第一层掺磷低或不掺杂的多晶硅或无定型硅的淀积,所述第一层掺磷浓度低或不掺杂的多晶硅或无定型硅的掺磷浓度为0~4E19atm/cm3;
三.进行第二层掺磷浓度高的多晶硅或无定型硅的淀积,所述第二层掺磷浓度高的多晶硅或无定型硅的掺磷浓度为1.0E20~10E20atm/cm3,第二层掺磷浓度高的多晶硅或无定型硅淀积后让多晶硅或无定型硅填满沟槽;
四.利用干法刻蚀将硅表面的需要去除的多晶硅或无定型硅全部刻掉,得到沟槽中填满多晶硅或无定型硅的栅结构。
可以在进行第二层掺磷浓度高的多晶硅或无定型硅的淀积之后,还进行第三层低掺磷或不掺杂的多晶硅或无定型硅的淀积,第三层低掺磷或不掺杂的多晶硅或无定型硅的掺磷浓度为0~1E20atm/cm3,然后再利用干法刻蚀将硅表面的需要去除的多晶硅或无定型硅全部刻掉,得到沟槽中填满多晶硅或无定型硅的栅结构。
本发明由于改变了目前半导体栅氧工艺制作的结构,直接与栅氧接触的是含杂质浓度最低或不掺杂的多晶硅或无定型硅,掺磷浓度低于4E19atm/cm3,通过处理可使得在直接与栅氧接触的硅在回刻后表面比较平整,以保证栅氧附近在回刻后不出现凹陷,减少对栅氧的损伤,同时由于直接与栅氧接触的是含杂质浓度最低或不掺杂的多晶硅或无定型硅,掺磷浓度低于4E19atm/cm3,也有抑制其上的高掺杂的晶硅中的杂质扩散的作用,从而改善栅氧的漏电特性,提高器件的性能。
附图说明
下面结合附图及具体实施方式对本发明作进一步详细说明。
图1是单层膜栅结构示意;
图2是本发明的栅结构及其制造方法示意图;
图3是本发明的栅结构同单层膜结构的栅氧漏电特性比较示意图。
具体实施方式
本发明的栅结构一实施方式如图2所示,包括:在沟槽中形成的栅氧;在栅氧之上的第一层掺磷浓度低或不掺杂的多晶硅或无定型硅50,所述第一层掺磷浓度低或不掺杂的多晶硅或无定型硅50的掺磷浓度为0~4E19atm/cm3,即可以不掺杂,厚度200埃~2500埃;在所述第一层掺磷浓度低或不掺杂的多晶硅或无定型硅50之上的第二层掺磷浓度高的多晶硅或无定型硅51,所述第二层掺磷浓度高的多晶硅或无定型硅51的掺磷浓度为1.0E20~10E20atm/cm3,厚度由器件的沟槽宽度决定。
上述栅结构,第一层掺磷低或不掺杂的多晶硅或无定型硅在干法刻蚀中刻蚀速率相对慢,在回刻后表面比较平整,能保证栅氧附近在回刻后不出现凹陷,减少对栅氧的损伤,同时该第一层掺磷低或不掺杂的多晶硅或无定型硅也有抑制其上的第二层掺磷浓度高的多晶硅中的杂质扩散的作用,从而改善多晶硅栅-栅氧-硅基之间的界面状态,从而改善栅氧的漏电特性,提高器件的性能。第二层掺磷浓度高的多晶硅或无定型硅用于获得低的栅电阻,以满足器件的性能要求。
本发明的栅结构的制造方法一实施方式如图2所示。其工艺步骤包括:
一.完成沟槽3刻蚀,并经过表面处理后,利用热氧化先完成栅氧化膜的淀积;
二.完成第一层掺磷低或不掺杂的多晶硅或无定型硅50的淀积,第一层掺磷浓度低或不掺杂的多晶硅或无定型硅50的掺磷浓度为0~4E19atm/cm3,即可以不掺杂,厚度200埃~2500埃;
三.完成第二层掺磷浓度高的多晶硅或无定型硅51的淀积,所述第二层掺磷浓度高的多晶硅或无定型硅51的掺磷浓度为1.0E20~10E20atm/cm3,厚度由器件的沟槽宽度决定,其要求是第二层掺磷浓度高的多晶硅或无定型硅51淀积后能让多晶硅或无定型硅能填满沟槽;
四.完成第三层低掺磷或不掺杂的多晶硅或无定型硅52的淀积,第三层低掺磷或不掺杂的多晶硅或无定型硅52的掺磷浓度为0~1E20atm/cm3,厚度根据工艺要求设计,但一般在2000埃至5000埃可获得明显效果;
五.利用干法刻蚀将硅表面的需要去除的多晶硅或无定型硅全部刻掉,得到沟槽中填满多晶硅或无定型硅的栅结构。
本发明的栅结构的制造方法,在沟槽中形成栅氧后,采用多层膜结构来填充沟槽,用来作为MOS器件的栅的材料,其多层膜是两层以上的多晶硅或无定型硅,直接与栅氧接触的是含杂质浓度最低或不掺杂的多晶硅或无定型硅,掺磷浓度低于4E19atm/cm3,其上为一层高掺杂的多晶硅或一层高掺杂的多晶硅与一层低掺杂的多晶硅的组合,然后通过干法刻蚀将未被掩盖的、位于硅片表面的多晶硅无定型硅刻蚀掉,得到只有沟槽中填满多晶硅无定型硅的栅极结构。本发明由于改变了目前半导体栅氧工艺制作的结构,直接与栅氧接触的是含杂质浓度最低或不掺杂的多晶硅或无定型硅,掺磷浓度低于4E19atm/cm3,通过处理可使得在直接与栅氧接触的硅在回刻后表面比较平整,以保证栅氧附近在回刻后不出现凹陷,减少对栅氧的损伤,同时由于直接与栅氧接触的是含杂质浓度最低或不掺杂的多晶硅或无定型硅,掺磷浓度低于4E19atm/cm3,也有抑制其上的高掺杂的晶硅中的杂质扩散的作用,从而改善栅氧的漏电特性,提高器件的性能。如图3所示,图中1为本发明的栅结构的栅氧漏电特性曲线,2为单层膜结构的栅氧漏电特性曲线,可见本发明改善了栅氧的漏电特性。
第三层低掺磷或不掺杂多晶硅无定型硅的回刻速率低,可以减少回刻后沟槽中心的凹陷深度,使之在后来成长金属膜时不形成空洞。
本发明的栅结构的制造方法的一较佳实施例,以沟槽深度为1.0~2.0μm,沟槽宽度为0.8~1.3μm的情况为例。在N+衬底上成长N型外延,利用介质膜或光刻胶做掩膜完成沟槽的刻蚀后(需要时还要进行一牺牲氧化以得到好的栅氧特性),然后进行氧化,生成一层氧化膜作为栅氧,然后进入掺杂多晶硅的淀积工艺:
成膜方案:低压化学气相淀积;
化学反应式SiH4+PH3→Si+P+3H2;
成长压力1.85Torr,温度520°~540℃;
生成第一层不掺杂多晶硅,厚度800埃;
生成第二层掺磷浓度高的多晶硅,其掺磷浓度为3E20atm/cm3,厚度6500埃;
生成第三层不掺杂多晶硅,厚度为4000埃。
Claims (9)
1.一种栅结构,其特征在于,包括:在沟槽中形成的栅氧;在栅氧之上的第一层掺磷浓度低或不掺杂的多晶硅,所述第一层掺磷浓度低或不掺杂的多晶硅的掺磷浓度为0~4E19atm/cm3;在所述第一层掺磷浓度低或不掺杂的多晶硅之上的第二层掺磷浓度高的多晶硅,所述第二层掺磷浓度高的多晶硅的掺磷浓度为1.0E20~10E20atm/cm3。
2.根据权利要求1所述的栅结构,其特征在于,所述第二层掺磷浓度高的多晶硅的掺磷浓度为3E20atm/cm3。
3.根据权利要求1所述的栅结构,其特征在于,所述第一层掺磷浓度低或不掺杂的多晶硅的厚度为800埃,所述第二层掺磷浓度高的多晶硅的厚度6500埃。
4.一种权利要求1所述的栅结构的制造方法,其特征在于,包括以下步骤:
一.完成沟槽刻蚀,并经过表面处理后,利用热氧化先完成栅氧化膜的淀积;
二.进行第一层掺磷低或不掺杂的多晶硅或无定型硅的淀积,所述第一层掺磷浓度低或不掺杂的多晶硅或无定型硅的掺磷浓度为0~4E19atm/cm3;
三.进行第二层掺磷浓度高的多晶硅或无定型硅的淀积,所述第二层掺磷浓度高的多晶硅或无定型硅的掺磷浓度为1.0E20~10E20atm/cm3,第二层掺磷浓度高的多晶硅或无定型硅淀积后让多晶硅或无定型硅填满沟槽;
四.利用干法刻蚀将硅表面的需要去除的多晶硅或无定型硅全部刻掉,得到沟槽中填满多晶硅或无定型硅的栅结构。
5.根据权利要求4所述的栅结构的制造方法,其特征在于,在进行第二层掺磷浓度高的多晶硅或无定型硅的淀积之后,还进行第三层低掺磷或不掺杂的多晶硅或无定型硅的淀积,第三层低掺磷或不掺杂的多晶硅或无定型硅的掺磷浓度为0~1E20atm/cm3,然后再利用干法刻蚀将硅表面的需要去除的多晶硅或无定型硅全部刻掉,得到沟槽中填满多晶硅或无定型硅的栅结构。
6.根据权利要求4所述的栅结构的制造方法,其特征在于,第一层掺磷低或不掺杂的多晶硅或无定型硅的厚度为200埃~2500埃。
7.根据权利要求6所述的栅结构的制造方法,其特征在于,第一层掺磷低或不掺杂的多晶硅或无定型硅的厚度为800埃。
8.根据权利要求5所述的栅结构的制造方法,其特征在于,第三层低掺磷或不掺杂的多晶硅或无定型硅的厚度为1000埃至5000埃。
9.根据权利要求8所述的栅结构的制造方法,其特征在于,第三层低掺磷或不掺杂的多晶硅或无定型硅的厚度为4000埃。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100576138A CN101958342A (zh) | 2009-07-20 | 2009-07-20 | 栅结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100576138A CN101958342A (zh) | 2009-07-20 | 2009-07-20 | 栅结构及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101958342A true CN101958342A (zh) | 2011-01-26 |
Family
ID=43485577
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009100576138A Pending CN101958342A (zh) | 2009-07-20 | 2009-07-20 | 栅结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101958342A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103035684A (zh) * | 2012-05-23 | 2013-04-10 | 上海华虹Nec电子有限公司 | 栅结构及其制造方法 |
CN103035502A (zh) * | 2012-08-01 | 2013-04-10 | 上海华虹Nec电子有限公司 | Igbt栅极沟槽多晶硅的填充方法 |
-
2009
- 2009-07-20 CN CN2009100576138A patent/CN101958342A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103035684A (zh) * | 2012-05-23 | 2013-04-10 | 上海华虹Nec电子有限公司 | 栅结构及其制造方法 |
CN103035502A (zh) * | 2012-08-01 | 2013-04-10 | 上海华虹Nec电子有限公司 | Igbt栅极沟槽多晶硅的填充方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102386067B (zh) | 有效抑制自掺杂效应的外延生长方法 | |
CN103247529B (zh) | 一种沟槽场效应器件及其制作方法 | |
CN107155377A (zh) | 使用离子注入制造太阳能电池发射极区 | |
TW201528344A (zh) | 使用離子佈植製造的太陽電池射極區域 | |
US20220238748A1 (en) | Solar cell and preparation method therefor, method for processing n-type doped silicon film, and semiconductor device | |
US10263135B2 (en) | Method for producing a solar cell involving doping by ion implantation and depositing an outdiffusion barrier | |
CN109065641A (zh) | 使用自对准注入和封盖制造太阳能电池发射极区 | |
Wehmeier et al. | Boron-doped PECVD silicon oxides as diffusion sources for simplified high-efficiency solar cell fabrication | |
CN103050405B (zh) | 一种dmos器件及其制作方法 | |
CN115332366A (zh) | 一种背钝化接触异质结太阳电池及其制备方法 | |
CN110265487A (zh) | 用于太阳能电池的无气泡的多晶硅 | |
CN114883185A (zh) | 一种高电流密度的igbt芯片制作方法 | |
CN101958342A (zh) | 栅结构及其制造方法 | |
CN106449850A (zh) | 一种高效硅基异质结双面电池及其制备方法 | |
CN103325825B (zh) | 超结mosfet | |
CN114497260B (zh) | 用于制造异质结太阳能电池的方法及异质结太阳能电池 | |
CN108110051B (zh) | 一种带沟槽结构的双极型晶体管及其制作方法 | |
CN101859699A (zh) | 多晶硅淀积工艺 | |
CN103035684A (zh) | 栅结构及其制造方法 | |
CN114005907A (zh) | 一种Topcon电池的制造方法 | |
CN107749396A (zh) | 一种扩散制结晶体硅太阳电池用的等离子刻边方法 | |
CN103000519B (zh) | 去除超级结高压器件外延沉积过程中产生的硅脊的方法 | |
CN113921661A (zh) | 用于制造异质结太阳能电池的方法及异质结太阳能电池 | |
CN104752307B (zh) | 一种浅沟槽隔离结构及其制造方法 | |
CN101692434A (zh) | 绝缘体上硅的深槽隔离结构的填充方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110126 |
|
RJ01 | Rejection of invention patent application after publication |