CN101958150B - 存储器装置及其操作方法 - Google Patents

存储器装置及其操作方法 Download PDF

Info

Publication number
CN101958150B
CN101958150B CN201010229172.8A CN201010229172A CN101958150B CN 101958150 B CN101958150 B CN 101958150B CN 201010229172 A CN201010229172 A CN 201010229172A CN 101958150 B CN101958150 B CN 101958150B
Authority
CN
China
Prior art keywords
subclass
numeralization
decoding
critical voltage
coding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010229172.8A
Other languages
English (en)
Other versions
CN101958150A (zh
Inventor
陈重光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101958150A publication Critical patent/CN101958150A/zh
Application granted granted Critical
Publication of CN101958150B publication Critical patent/CN101958150B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种存储器装置及其操作方法。存储器装置包括多个多阶存储单元及控制器。控制器依据目标编译码将输入资料进行编码以产生多个编码子集，并将上述编码子集存入上述多阶存储单元。之后，控制器可从上述多阶存储单元读取资料，且进行错误校正程序以将所读取的资料校正并回复成回复资料，并根据上述目标编译码解码上述的回复资料。由此，以扩大上述多阶存储单元的临界电压分布之间的感测窗。

Description

存储器装置及其操作方法
技术领域
本发明是有关于一种存储器装置及其操作方法，且特别是有关于一种具有多阶存储单元(Multi-Level Cell；MLC)的闪存的存储器装置及其操作方法。
背景技术
闪存(flash memory)，是非挥发性存储器的一种，不需电力来维持其所储存的资料。闪存可分为或非门闪存(NOR Flash Memory)和与非门闪存(NAND Flash Memory)两种。此外，依据每个存储单元所能储存的位的数目的多寡，闪存被区分为单层存储单元(Single Level Cell，SLC)闪存和多阶存储单元(Multi Level Cell，MLC)闪存。其中“单层”是指每个存储单元只能记录一位的资料；而“多阶”则是指每个存储单元能记录多个位的资料。因每个多阶存储单元会较单层存储单元储存更多位的资料，故多阶存储单元得依据更多不同的临界电压分布(threshold voltagedistributions)来区分其资料所代表的值。
随着资料储存量的增加，多阶存储单元中所储存的各个临界电压之间的感测窗(sensing window)越来越小。而当感测窗越小时，各临界电压分布所对应的储存资料的型态会越不容易鉴别。图1描绘已知的多阶存储单元的临界电压分布图。图2描绘另一已知的多阶存储单元的临界电压分布图。请同时参照图1与图2，图1与图2的横轴表示多阶存储单元的临界电压，其纵轴则表示多阶存储单元的数目。图1所对应的每个多阶存储单元会储存2位的资料，故在图1中会有四个临界电压分布V1-V4，其中两相邻的临界电压分布之间的感测窗为SW1。图2所对应的每个多阶存储单元则会储存4位的资料，故在图1中会有十六个临界电压分布W1-W16，其中两相邻的临界电压分布之间的感测窗为SW2。如图所示，临界电压分布V1及V4之间所对应的临界电压差与临界电压分布W1及W16之间所对应的临界电压差相等，故临界电压分布W1-W16会较临界电压分布V1-V4来的密集，进而使得感测窗SW2小于感测窗SW1。由此可得知，单一个多阶存储单元能存入越多位的闪存，其临界电压分布之间的感测窗会越小。故对单一个多阶存储单元能储存较多位的闪存来说，其发生写入错误或读取错误的机率会较高。因此，如何降低多阶储存闪存中因感测窗变小而造成的写入错误或读取错误实为一急需解决的重要问题。
发明内容
本发明提供一种存储器装置的操作方法，可降低因临界电压分布太过密集所造成的存储器写入或读取错误的发生机率。
本发明提供一种存储器装置，其利用错误校正的功能来定义可略过临界电压分布，以加大上述存储器装置的多阶存储单元的临界电压分布之间的感测窗。
本发明提出一种操作存储器的方法。上述的存储器包括多个多阶存储单元(Multi-Level Cell；MLC)。上述的操作存储器的方法包括下述步骤：首先，从多个编译码中选出一个目标编译码。接着，依据目标编译码，对输入资料进行编码，以产生多个编码化子集。其中，上述的编码化子集与多个多阶存储单元的多个临界电压分布(threshold voltagedistributions)相关。依据一预设数值，将上述的临界电压分布定义为多个可略过临界电压分布和多个可保留临界电压分布。依据上述的可略过临界电压分布和上述的可保留临界电压分布，产生一感测参考码。之后，将目标编译码、感测参考码以及编码化子集储存至上述的存储器。
本发明提出一种操作存储器的方法，存储器包括多个多阶存储单元，操作存储器的方法包括下述步骤：依据多个编译码，对输入资料进行编码，以产生多个编码资料集。其中每一个编码资料集是依据上述的编译码中一对应的编译码所产生的。将每个编码资料集分成多个编码化子集，而上述的编码化子集与上述的多阶存储单元的多个临界电压分布相关。依据一预设数值，将上述的临界电压分布定义为多个可略过临界电压分布和多个可保留临界电压分布。从多个编译码中选出一个目标编译码。其中相较于其它未被选择的编译码，上述的目标编译码对应最多的可略过临界电压分布。依据目标编译码所对应的可略过临界电压分布和可保留临界电压分布，产生一感测参考码。最后，将目标编译码、感测参考码以及上述的编码化子集储存至上述的存储器。
本发明提出一种存储器装置，包括多个多阶存储单元以及控制器。控制器耦接上述的多阶存储单元。上述的多阶存储单元适于储存资料。控制器包括一编码器以及一计算电路。控制器从多个编译码中选出一个目标编译码。编码器依据目标编译码对输入资料进行编码以产生多个编码化子集。上述的编码化子集与上述的多阶存储单元的多个临界电压分布相关。控制器依据一预设数值将上述的临界电压分布定义为多个可略过临界电压分布和多个可保留临界电压分布。计算电路依据上述的可略过临界电压分布和上述的可保留临界电压分布产生一感测参考码。控制器将目标编译码、感测参考码以及上述的编码化子集储存至上述的存储器。
本发明提出一种存储器装置，包括多个多阶存储单元以及控制器。控制器耦接上述的多阶存储单元。上述的多阶存储单元适于储存资料。控制器包括编码器以及计算电路。其中编码器依据多个编译码，对输入资料进行编码，以产生多个编码资料集。每一个编码资料集是依据上述的编译码中一对应的编译码所产生的。控制器将每个编码资料集分成多个编码化子集。上述的编码化子集与上述的多阶存储单元的多个临界电压分布相关。控制器依据一预设数值将上述的临界电压分布定义为多个可略过临界电压分布和多个可保留临界电压分布。控制器从多个编译码中选出一个目标编译码。相较于其它未被选择的编译码，目标编译码对应最多的可略过临界电压分布。计算电路依据目标编译码所对应的可略过临界电压分布和可保留临界电压分布，产生一感测参考码。控制器将目标编译码、感测参考码以及编码化子集储存至上述的存储器。
在本发明的一实施例中，上述的控制器将与可略过临界电压分布相关的编码化子集重新定义为多个可忽略编码化子集，并将与可保留临界电压分布相关的编码化子集重新定义为多个原始编码化子集。控制器在将可忽略编码化子集储存至存储器之前，将可忽略编码化子集的资料值转换成可保留临界电压分布的一个或多个的资料值。
在本发明的一实施例中，上述的目标编译码是依据输入资料从上述的编译码选出。
在本发明的一实施例中，上述每一个编译码为一个伴码方法的索引。
在本发明的一实施例中，上述的控制器依据上述的编码化子集产生一错误校正码，且控制器将错误校正码储存至存储器。
在本发明的一实施例中，上述的存储器装置还包括一解码器、一感测参考系统以及一错误校正电路。感测参考系统具有多个感测参考集，而每一感测参集有多个参考位准，用以区分从存储器所读取的资料。控制器从存储器读取目标编译码和感测参考码。控制器依据感测参考码，从上述的感测参考集中选出一个感测参考集。控制器依据所选出的感测参考集的多个参考位准，从存储器读取上述的编码化子集和错误校正码。错误校正电路依据错误校正码，对所读取的编码化子集进行一错误校正程序，以将所读取的上述的编码化子集校正并回复成回复资料。解码器依据所读取的目标编译码，将上述的回复资料译码成解译资料。
在本发明的一实施例中，上述的预设数值是依据上述错误校正程序的一错误校正上限值决定。
在本发明的一实施例中，上述的存储器包括一第一区块、一第二区块以及一第三区块，第一区块包括上述的多阶存储单元以储存所有的上述的编码化子集，目标编译码储存在第二区块，而感测参考码储存在第三区块。
在本发明的一实施例中，上述的临界电压分布的每一实例分别与上述的编码化子集的一个编码化子集对应。
基于上述，本发明利用将输入资料进行编码，增加存储器中的可略过临界电压分布，以扩大上述多阶存储单元的临界电压分布之间的感测窗。
附图说明
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下，其中：
图1描绘已知的多阶存储单元的临界电压分布图。
图2描绘另一已知的多阶存储单元的临界电压分布图。
图3A是依照本发明一实施例的存储器装置的功能方块图。
图3B是图3A的存储器装置的存储器的功能方块图。
图4为本发明一实施例的编码资料集的示意图。
图5为本发明一实施例的储存资料集的示意图。
图6-图8用以表示不同的资料所对应的临界电压分布。
图9为一表格，用以表示输入资料、编码资料集和储存资料集的各临界电压分布所对应的资料值。
图10为基于图8所示的临界电压分布的一感测参考码的示例图。
图11是依照本发明的一实施例的操作存储器的方法的流程图。
图12为本发明一实施例输入资料的示意图。
图13为一表格，用以说明本发明一实施例控制器选择目标编译码的方式。
图14为本发明另一实施例的操作存储器的方法的流程图。
图15为本发明一实施例的读取存储器的方法的流程图。
具体实施方式
请参照图3A和图3B，图3A是依照本发明一实施例的存储器装置100的功能方块图，而图3B是存储器装置100的存储器120的功能方块图。存储器装置100具有控制器110、存储器120、读取/程序化电路136以及感测参考系统180。在本实施例中，存储器120具有第一区块121、第二区块122、第三区块123以及第四区块124。存储器120的第一区块121具有多个多阶存储单元(Multi-Level Cell；MLC)126。每一多阶存储单元126用以储存二位或更多位的资料。例如，在下述本发明一实施例中，每一多阶存储单元122会储存四位的资料。然而，本发明并不以此为限。每一多阶存储单元126储存编码化子集502。此外，第二区块122储存目标编译码504，第三区块123储存感测参考码506，而第四区块124储存错误校正码(Error Correction Code，ECC)508。读取/程序化电路136用以从存储器120读取资料，并程序化(亦即“写”)存储器120。感测参考系统180依据感测参考码506提供参考准位(reference levels)给读取/程序化电路136，以使读取/程序化电路136依据上述的参考准位感测来自存储器120的读出信号。
控制器110耦接于存储器120，用以对存储器120进行资料的写入、读取与擦除等运作。控制器110具有计算电路116、编码器130、错误校正电路140以及解码器150。控制器110会接收输入资料DA，而控制器110的编码器130会依据目标编译码504将输入资料DA编码，以产生编码资料集(encoded data set)DB。控制器110的错误校正电路140则会进一步地的编码资料集DB进行处理，以产生感测参考码506。包括编码化子集502、错误校正码508、目标编译码504以及感测参考码506的储存资料集DC会被写入存储器120的区块121-124。详言之，编码化子集502会被写入至第一区块121的多阶存储单元126，目标编译码504会被写入至第二区块122，感测参考码506会被写入至第三区块123，而错误校正码508会被写入至第四区块124。
在本发明一实施例中，在编码器130对输入资料DA进行编码之前，编码器130会从伴码表(scramble table)113的多个编译码132当中选出一个编译码132作为目标编译码(target reference code)504。之后，编码器130再依据目标编译码504所对应的伴码方法(scrambling method)对输入资料DA进行编码，以产生编码化子集502。
上述实施例中，编码器130会先选出目标编译码504，之后再对输入资料DA进行编码。而在本发明的另一实施例中，编码器130则会先依据上述多个编译码132，逐次地对输入资料DA进行编码，以产生多个编码资料集DB。其中，每一编码资料集DB是依据上述编译码132中一对应的编译码132产生。之后，编码资料集DB被输入至计算电路116，以使计算电路116计算每一编码资料集DB的每一个临界电压分布的实例(instances)数。之后，控制器110再从所产生的多个编码资料集DB中，择一地输出其中的一个编码资料集DB。在此一实施例中，控制器110所输出的编码资料集DB其所对应的编译码132即为上述的目标编译码504。
请参考图4和图5。图4为本发明一实施例的编码资料集DB的示意图，图5为本发明一实施例的储存资料集DC的示意图。控制器110会依据每个多阶存储单元126所能储存的资料的长度，将编码资料集DB区分为多个编码化子集(encoded subsets)402。举例来说，倘若每个多阶存储单元126可以储存四位的资料，则控制器110会以每四位为单位将编码资料集DB分成上述多个编码化子集402。在此情况下，每个编码化子集402的资料长度为四位，而含有四位的资料。相似地，储存资料集DC具有多个编码化子集502，每个编码化子集502对应一个编码化子集402。错误校正电路140所产生的储存资料集DC具有多个编码化子集502。储存资料集DC的每个编码化子集502的资料长度亦为四位，而含有四位的资料。在本实施例中，控制器110重新定义编码资料集DB的哪些编码化子集402为可忽略编码化子集而哪些编码化子集402为原始编码化子集。至于如何定义哪些编码化子集402是属于可略过编码化子集，而哪些是属于原始编码化子集，下面将会有进一步的说明。
请再参考图3A和图5，每一个编码化子集502会被记录到一个多阶存储单元126当中。此外，储存资料集DC除了上述的编码化子集502之外，另具有上述的目标编译码504、感测参考码506以及错误校正码(ErrorCorrection Code)508。如上述，目标编译码504是选自上述伴码表113的多个编译码132，而编码器130会依据目标编译码504所对应的伴码方法对输入资料DA进行编码，以产生编码资料集DB。错误校正码508则是由错误校正电路140所产生，用以对读取自存储器120的第一区块121的多阶存储单元126的资料进行错误校正。感测参考码506由计算电路116所产生，而被用以从感测参考系统180的多个参考集182中选出一个参考集182。每一个参考集182有多个参考位准，用以区分从存储器120的多阶存储单元126中所读取的资料。
请参考图6-图8。图6用以表示倘若控制器110直接地将输入资料DA储存至存储器120时，上述多阶存储单元126的临界电压分布(thresholdvoltage distributions)；图7用以表示当输入资料DA经过扮码处理后，多阶存储单元126的临界电压分布；而图8用以表示当储存资料集DC储存至存储器120时，多阶存储单元126的临界电压分布。图6-图8的横轴皆表示多阶存储单元126的临界电压，而纵轴皆则表示各临界电压分布的实例(instances)的数目。其中，临界电压分布的每一实例会对应至多阶存储单元126其中的一个多阶存储单元126，且此一对应的多阶存储单元126的临界电压会落在其所属临界电压分布的范围内。
在本实施例中，因每个多阶存储单元126会储存四位的资料，故输入资料DA会对应16(即24)个临界电压分布A1-A16(如图6所示)。其中，临界电压分布A1-A16的每一个临界电压分布分别对应至一资料值。请同时参考图6和图9。图9为一表格，用以表示输入资料DA、编码资料集DB和储存资料集DC的各临界电压分布所对应的资料值。其中，上述的每一资料值以四个位表示，而临界电压分布A1-A16所对应的资料值分别为“0000”、“0001”、“0010”、“0011”、“0100”、“0101”、“0110”、“0111”、“1000”、“1001”、“1010”、“1011”、“1100”、“1101”、“1110”和“1111”。相似地，编码器130所产生的编码资料集DB也会对应16个临界电压分布B1-B16。其中，临界电压分布B1-B16所对应的资料值分别为“0000”、“0001”、“0010”、“0011”、“0100”、“0101”、“0110”、“0111”、“1000”、“1001”、“1010”、“1011”、“1100”、“1101”、“1110”和“1111”。临界电压分布B1-B16的每一实例会对应至编码资料集DB的一个编码化子集402。与输入资料DA和编码资料集DB不同地，储存资料集DC所对应的临界电压分布的数目会少于16个。例如在本实施例中，储存资料集DC只对应10个临界电压分布C1-C10。其中，临界电压分布C1-C10所对应的资料值分别为“0000”、“0001”、“0011”、“0100”、“0101”、“0110”、“1010”、“1100”、“1101”和“1111”。此外，临界电压分布C1-C16的每一实例会对应至编码资料集DC的一个编码化子集502。
请参考图3A和图8-图9，控制器110会依据多阶存储单元126的临界电压，来判断多阶存储单元126所储存的资料为何。举例来说，倘若有一多阶存储单元126其临界电压落在临界电压分布C4的范围内，则控制器110会判断此一多阶存储单元126所储存的资料为“0100”。又例如，倘若有一多阶存储单元126其临界电压落在临界电压分布C9的范围内，则控制器110会判断此一多阶存储单元126所储存的资料为“1101”。
请参考图7，预设数值P1被用来将临界电压分布B1-B16进行分类。详言之，控制器110依据预设数值P1将每个临界电压分布B1-B16定义为一个可略过临界电压分布或定义为一个可保留临界电压分布。其中每个可略过临界电压分布的实例数会小于预设数值P1，而每个可保留临界电压分布的实例数会大于或等于预设数值P1。举例来说，临界电压分布B3、B8、B9、B10、B12和B15因其实例数小于预设数值P1，故会被定义为可略过临界电压分布。至于临界电压分布B1、B2、B4-B7、B11、B13、B14和B16因其实例数大于或等于预设数值P1，故会被定义为可保留临界电压分布。此外，控制器110将每个与可略过临界电压分布B3、B8、B9、B10、B12或B15相关的编码化子集402重新定义为可忽略编码化子集。再者，控制器110将每个与可保留临界电压分布B1、B2、B4-B7、B11、B13、B14和B16相关的编码化子集402重新定义为原始编码化子集。在本实施例中，在将上述可忽略编码化子集储存至多阶存储单元126之前，控制器110会将上述与可略过临界电压分布B3、B8、B9、B10、B12或B15相关的所有可忽略编码化子集的资料值转换成上述可保留临界电压分布B1、B2、B4～B7、B11、B13、B14和B16的一个或多个的资料值。举例来说，在本发明一实施例中，与可略过临界电压分布B3、B8、B9、B10、B12或B15相关的所有可忽略编码化子集的资料值可转换成可保留临界电压分布B1的资料值“0000”。因此，储存资料集DC所对应的临界电压分布C1-C10的数目会小于编码资料集DB所对应的临界电压分布B1-B16的数目。
控制器110依据错误校正电路140所执行的错误校正程序的错误校正上限值，设定上述的预设数值P1。详言之，上述错误校正程序的错误校正上限值会大于或等于可略过临界电压分布B3、B8、B9、B10、B12和B15的实例数的和(sum)。因此，当误校正电路140对读取自多阶存储单元126的资料进行上述的错误校正程序时，所读取的资料中的错误都会被校正，而可被回复成原始的资料。
须注意地，上述图6-图8中的临界电压分布所对应的资料值仅是示范性的说明。在各临界电压分布能被用以区别多阶存储单元126所储存的资料的前提下，临界电压分布所对应的资料值可以被调整。例如，在本发明另一实施例中，临界电压分布A1-A16所对应的资料值分别为“1000”、“1001”、“1010”、“1011”、“1100”、“1101”、“1110”、“1111”、“0000”、“0001”、“0010”、“0011”、“0100”、“0101”、“0110”和“0111”。
请再参考图3A-3B和图5。如上所述，控制器110产生储存资料集DC，而储存资料集DC具有分别被写入至区块121-124的编码化子集502、目标编译码504、感测参考码506以及错误校正码508。之后，当控制器110从存储器120的第一区块121读取编码化子集502之前，控制器110分别从第二区块122和第三区块123读取目标编译码504和感测参考码506。控制器110会依据从第二区块122所读取的目标编译码504，从感测参考系统180选择对应的一个参考集182。如图8所示，被选出的参考集182具有多个参考位准V1-V9，用以区分从存储器120所读取的资料。读取/程序化电路136会根据上述的参考位准V1-V9，区分所读取的资料。此外，控制器110亦会由使用感测参考码506，找出哪些临界电压分布是所述的可略过临界电压分布。请参考图10，图10为基于图8所示的临界电压分布的一感测参考码的示例图，其中感测参考码的第三、第八、第九、第十、第十二和第十五个位为“0”以表示临界电压分布B3、B8、B9、B10、B12和B15为可略过临界电压分布，且感测参考码的第一、第二、第四-第七、第十一、第十三、第十四和第十五个位为“1”以表示临界电压分布B1、B2、B4-B7、B11、B13、B14和B16为可保留临界电压分布。
当控制器110从存储器120读取资料时，储存在第四区块124的误校正码508以及储存在第一区块121的多阶存储单元126的编码化子集502会同步地被读取，而错误校正电路140会依据所读取的错误校正码508对所读取出来的编码化子集502执行错误校正程序，以将所读取的编码化子集502校正并回复成回复资料。
请参考图6-图8。相较于输入资料DA和编码资料集DB会分别地对应16个临界电压分布，储存资料集DC所对应的临界电压分布的数目则为10个。因此，储存资料集DC所对应的感测窗WC会大于输入资料DA和编码资料集DB所对应的感测窗WA和WB。又因感测窗WC会大于感测窗WA和WB，故当控制器110在读取存储器120所储存的资料时，可以更准确地判断多阶存储单元126所储存的资料为何，进而降低资料读取的错误。
请参考图11，图11是依照本发明的一实施例的操作存储器的方法的流程图。首先，在步骤S1102中，控制器110的编码器130会分别依据上述多个编译码132对输入资料DA进行编码，以产生多个编码资料集DB。其中，每一个编译码132为一个伴码方法的索引(index)，用以改变临界电压分布的实例的数目。此外，每一编码资料集DB为依据上述多个编译码132中对应的一个编译码132而产生的。接着，在步骤S1104中，控制器110将上述编码资料集DB的每一个编码资料集DB分成多个编码化子集402(如图4所示)。其中，上述编码化子集402与上述多阶存储单元126的临界电压分布相关。以图4和图7为例，在本发明一实施例中，上述多个编码资料集DB当中的一个编码资料集DB的多个编码化子集402与临界电压分布B1-B16相关，且每一个编码化子集402对应临界电压分布的一个实例。之后，在步骤S1106中，控制器110依据预设数值P1将任一个临界电压分布定义为一个可略过临界电压分布或一个可保留临界电压分布。当上述临界电压分布中的任一临界电压分布的实例的数目小于预设数值P1时，控制器110会将此临界电压分布定义为可略过临界电压分布；而当上述临界电压分布中的任一临界电压分布的实例的数目大于或等于预设数值P1时，控制器110会将此临界电压分布定义为可保留临界电压分布。例如，图7中的临界电压分布B3、B8、B9、B10、B12和B15会被定义为可略过临界电压分布，而临界电压分布B1、B2、B4～B7、B11、B13、B14和B16会被定义为可略过临界电压分布。此外，控制器110将与可略过临界电压分布相关的那些编码化子集402重新定义为多个可忽略编码化子集，并将与可保留临界电压分布相关的那些编码化子集402重新定义为多个原始编码化子集。然后，在步骤S1108中，控制器110会从上述多个编译码132中选出目标编译码504。其中，目标编译码504与未被选出的其它编译码132相较，目标编译码504会对应最多的可略过临界电压分布，且其所对应的感测窗也会最大。换言之，未被选出的其它编译码132所对应的可略过临界电压分布的数目会小于目标编译码504所对应的可略过临界电压分布的数目，且所对应的感测窗也较小。接着，在步骤S1110中，控制器110依据目标编译码504所对应的可略过临界电压分布和可保留临界电压分布，产生感测参考码506。接着，在步骤S1112中，控制器110将编码化子集502、目标编译码504、感测参考码506以及错误校正码508分别储存至存储器120的第一区块121、第二区块122、第三区块123和第四区块124。
在本发明一实施例中，在将可忽略编码化子集储存至存储器120之前，控制器110将所有的可忽略编码化子集其与可略过临界电压分布相关的资料值，转换为上述可保留临界电压分布的一个或多个的资料值。举例来说，如图7所示，可略过临界电压分布B3、B8、B9、B10、B12或B15的可忽略编码化子集可被全部转换成可保留临界电压分布B1的资料值“0000”。
请参考图12和图13。图12为本发明一实施例输入资料DA的示意图。图13为一表格，用以说明本发明一实施例控制器110选择目标编译码504的方式。在本实施例中，控制器110会先分别依据上述多个编译码132对输入资料DA进行编码，以产生多个编码资料集DB，之后再选出目标编译码504。在本实施例中，输入资料DA的资料长度为4096位，而被区分为1024个资料子集302。每个资料子集302的资料长度为4位，而具有4位的资料。控制器130会将输入资料DA至少区分为第一区段DA1和第二区段DA2。第一区段DA1和第二区段DA2各具有多个资料子集302。图13中的第一栏用以表示各种资料储存状态。在本实施例中，因每个多阶存储单元126会储存四位的资料，故会有十六种资料储存状态。此外，每一资料子集302皆会对应一种资料储存状态，而图12中的第二栏则表示输入资料DA的资料子集302分布于各资料储存状态的数目。以资料储存状态“0000”和“0001”为例，输入资料DA具有63个其资料储存状态为“0000”的资料子集302，并具有45个其资料储存状态为“0001”的资料子集302。图12中的第三栏和第四栏则分别表示第一区段DA1和第二区段DA2的资料子集302分布于各资料储存状态的数目。为方便说明的缘故，在本实施例中仅以四个编译码132所对应的编码方式来作说明。控制器110会从四个编译码132中选出一个作为目标编译码504。然而，须说明的，这些编码方式以及编译码的数目仅为示例性的说明，本发明的编码方式以及编译码的数目并不以此为限。在本实施例中，上述四个编译码132所对应的编码方式是皆被设定为不会对第一区段DA1的资料子集302进行编码，而只会对第二区段DA2的资料子集302进行编码。第一种编码方式是将第二区段DA2的每个资料子集302中的第一个位和第二个位进行反相(invert)处理，而获得第一编码区段DA2(1)。第一编码区段DA2(1)会与第一区段DA1合并，而成为第一编码资料集DB1。第一编码资料集DB1也会具有多个编码化子集402(如图4所示)，而每一编码化子集402是从对应的一个资料子集302转换过来的。其中，第一区段DA1的每一个资料子集302不经过转换而直接地成为第一编码资料集DB1的一个编码化子集402，至于第二区段DA1的每一个资料子集302则经上述第一个位和第二个位的反相处理后，而形成一个对应的编码化子集402。请参考图12，表格的第5栏和第9栏即分别表示第一编码区段DA2(1)和第一编码资料集DB1的编码化子集402分布于各资料储存状态的数目。
相似地，第二种编码方式是将第二区段DA2的每个资料子集302中的第三个位和第四个位进行反相处理，而获得第二编码区段DA2(2)；第三种编码方式是将第二区段DA2的每个资料子集302中的第一个位和第三个位进行反相处理，而获得第三编码区段DA2(3)；第四种编码方式是将第二区段DA2的每个资料子集302中的第二个位和第四个位进行反相处理，而获得第四编码区段DA2(4)。第二编码区段DA2(2)、第三编码区段DA2(3)和第四编码区段DA2(4)会分别与第一区段DA1合并，而成为第二编码资料集DB2、第三编码资料集DB3和第四编码资料集DB4。请参考图12，表格的第6栏-第8栏分别表示第二编码区段DA2(2)、第三编码区段DA2(3)和第四编码区段DA2(4)的编码化子集402分布于各资料储存状态的数目，而表格的第10栏-第12栏分别表示第二编码资料集DB2、第三编码资料集DB3和第四编码资料集DB4的编码化子集402分布于各资料储存状态的数目。在本实施例中，假设上述的预设数值P1为40。在此情况下，第一编码资料集DB1会对应四个可略过临界电压分布，第二编码资料集DB2会对应一个可略过临界电压分布，第三编码资料集DB3会对应五个可略过临界电压分布，而第四编码资料集DB4会对应一个可略过临界电压分布。因相较于其它编译码132，第三编码资料集DB3所对应的编译码132会对应最多的可略过临界电压分布，故控制器110会选择第三编码资料集DB3所对应的编译码132作为目标编译码504。
请参考图14，图14是本发明的另一实施例的操作存储器的方法的流程图。首先，在步骤S1402中，控制器110会从上述多个编译码132中选出一个编译码132作为目标编译码504。之后，在步骤S1404中，控制器110的编码器130依据目标编译码504，对输入资料DA进行编码，以产生多个编码化子集402。其中，上述编码化子集402与多阶存储单元126的多个临界电压分布相关。以图4和图7为例，在本发明一实施例中，编码资料集DB的多个编码化子集402与临界电压分布B1-B16相关，且每一个编码化子集402对应临界电压分布的一个实例。之后，在步骤S1406中，控制器110依据预设数值P1，将任一临界电压分布定义为一个可略过临界电压分布或一个可保留临界电压分布。当上述临界电压分布中的任一临界电压分布的实例的数目小于预设数值P1时，控制器110会将此临界电压分布定义为可略过临界电压分布；而当上述临界电压分布中的任一临界电压分布的实例的数目大于或等于预设数值P1时，控制器110会将此临界电压分布定义为可保留临界电压分布。例如，临界电压分布B3、B8、B9、B10、B12和B15会被定义为可略过临界电压分布，而临界电压分布B1、B2、B4-B7、B11、B13、B14和B16会被定义为可保留临界电压分布。此外，控制器110将与可略过临界电压分布相关的每一个编码化子集重新定义为一个可忽略编码化子集，并将与可保留临界电压分布相关的每一个编码化子集重新定义为一个原始编码化子集。然后，在步骤S1408中，控制器110依据编码结果，定义感测参考码。之后，在步骤S1410中，控制器110将编码化子集502、目标编译码504、感测参考码506以及错误校正码508分别储存至存储器120的第一区块121、第二区块122、第三区块123和第四区块124。
在本发明一实施例中，在将可忽略编码化子集储存至存储器120之前，控制器110将所有的可忽略编码化子集其与可略过临界电压分布相关的资料值，转换为上述可保留临界电压分布的一个或多个的资料值。举例来说，如图7所示，可略过临界电压分布B3、B8、B9、B10、B12或B15的可忽略编码化子集可被全部转换成可保留临界电压分布B1的资料值“0000”。
在本发明的一实施例中，当控制器110进行步骤S1402，而从上述多个编译码132中选出目标编译码504时，控制器110会先对输入资料DA进行分析，以选出最合适的伴码方法以及其相对的编译码132以作为目标编译码504。请参考图13，在本实施例中，控制器110会先分析输入资料DA，以获得第一区段DA1和第二区段DA2的资料子集302分布于各资料储存状态的数目。之后，控制器110会依据区段DA1和第二区段DA2的资料子集302分布于各资料储存状态的数目，推算出上述编码资料集DB1-DB4的编码化子集402分布于各资料储存状态的数目。详言之，在上述编码区段DA2(1)-DA2(4)以及上述编码资料集DB1-DB4尚未被产生的时候，控制器110即可依据第二区段DA2的资料子集302分布于各资料储存状态的数目，来推算各编码区段DA2(1)-DA2(4)的编码化子集402分布于各资料储存状态的数目。举例来说，第二区段DA2中其资料储存状态为“0000”的资料子集302的数目，会等于第一编码区段DA2(1)中其资料储存状态为“1100”的编码化子集402的数目，也会等于第二编码区段DA2(2)中其资料储存状态为“0011”的编码化子集402的数目，亦会等于第三编码区段DA2(3)中其资料储存状态为“1010”的编码化子集402的数目，并会等于第四编码区段DA2(4)中其资料储存状态为“0101”的编码化子集402的数目。当控制器110取得各编码区段DA2(1)-DA2(4)的编码化子集402分布于各资料储存状态的数目后，控制器110会将各编码区段DA2(1)-DA2(4)所对应的数目分别与第一区段DA1所对应的数目相加，而推算出各编码资料集DB1-DB4的编码化子集402分布于各资料储存状态的数目。如此一来，在尚未产生上述编码区段DA2(1)-DA2(4)以及上述编码资料集DB1-DB4的时候，控制器110即可推算出哪一种编码方式(或编译码)会对应最多的可略过临界电压分布，进而选出目标编译码504。举例来说，倘若上述的预设数值P1在本实施例中亦为40，则控制器110在产生第三编码资料集DB3之前，会先选出第三编码资料集DB3所对应的编译码132作为目标编译码504。之后，编码器130再依据目标编译码504，产生第三编码资料集DB3，以作为输出至错误校正电路140的编码资料集DB。
相较于上述各实施例储存资料的流程，本发明一实施例的资料读取流程则可参考图15。当控制器110要读取存储器120的多阶存储单元126所储存的资料之前，控制器110会先从第二区块122和第二区块123分别读取目标编译码504以及感测参考码506(步骤S1502)。接着，控制器110依据感测参考码506从感测参考系统180选出感测参考集182(步骤S1504)。之后，控制器110依据感测参考码506定义哪些临界电压分布是可略过临界电压分布(步骤S1506)。接着，编码化子集502和错误校正码508分别从第一区块121和第二区块122被读出(步骤S1508)。然后，错误校正电路140会依据错误校正码508对所读出的编码化子集502进行一错误校正程序，以将被读出的编码化子集502校正并回复为回复资料(步骤S1510)。最后，解码器150依据所读取的目标编译码504译码上述的回复资料，以产生经译码过的资料DE，以输出原本的输入资料DA(步骤S1512)。
综上所述，本发明由错误校正的功能，来定义多阶存储单元的可略过临界电压分布和可保留临界电压分布。当可略过临界电压分布越多时，即表示对应的感测窗会越大。由此，可以更准确地判断多阶存储单元所储存的资料为何，进而降低资料读取错误的机率。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求范围所界定的为准。

Claims (16)

1.一种操作存储器的方法，该存储器包括多个多阶存储单元，该方法包括下述步骤：
从多个编译码中选出一个目标编译码；
依据该目标编译码，对输入资料进行编码，以产生多个编码化子集，所述编码化子集与所述多阶存储单元的多个临界电压分布相关；
依据一预设数值，将所述临界电压分布定义为多个可略过临界电压分布和多个可保留临界电压分布；
依据所述可略过临界电压分布和所述可保留临界电压分布，产生一感测参考码；
将该目标编译码、该感测参考码以及所述编码化子集储存至该存储器；
将与所述可略过临界电压分布相关的所述编码化子集重新定义为多个可忽略编码化子集；
将与所述可保留临界电压分布相关的所述编码化子集重新定义为多个原始编码化子集；以及
在将所述可忽略编码化子集储存至该存储器之前，将所述可忽略编码化子集的资料值转换成所述可保留临界电压分布的一个或多个的资料值。
2.如权利要求1所述的操作存储器的方法，还包括：
依据所述编码化子集，产生一错误校正码；以及
将该错误校正码储存至该存储器。
3.如权利要求2所述的操作存储器的方法，还包括：
从该存储器读取该目标编译码和该感测参考码；
依据该感测参考码，从一感测参考系统的多个感测参考集中选出一个感测参考集；
依据所选出的该感测参考集的多个参考位准，从该存储器读取所述编码化子集和该错误校正码；
依据该错误校正码，对所读取的编码化子集进行一错误校正程序，以将所读取的所述编码化子集校正并回复成回复资料；以及
依据所读取的该目标编译码，将该回复资料译码成解译资料。
4.如权利要求3所述的操作存储器的方法，其中该预设数值是依据该错误校正程序的一错误校正上限值决定。
5.如权利要求1所述的操作存储器的方法，其中该存储器包括一第一区块、一第二区块以及一第三区块，该第一区块包括所述多阶存储单元以储存所有的所述编码化子集，该目标编译码储存在该第二区块，而该感测参考码储存在该第三区块。
6.一种操作存储器的方法，该存储器包括多个多阶存储单元，该方法包括下述步骤：
依据多个编译码，对输入资料进行编码，以产生多个编码资料集，其中每一个编码资料集是依据所述编译码中一对应的编译码所产生的；
将每个编码资料集分成多个编码化子集，所述编码化子集与所述多阶存储单元的多个临界电压分布相关；
依据一预设数值，将所述临界电压分布定义为多个可略过临界电压分布和多个可保留临界电压分布；
从多个编译码中选出一个目标编译码，其中相较于其它未被选择的编译码，该目标编译码对应最多的可略过临界电压分布；
依据该目标编译码所对应的所述可略过临界电压分布和所述可保留临界电压分布，产生一感测参考码；以及
将该目标编译码、该感测参考码以及所述编码化子集储存至该存储器；
将与所述可略过临界电压分布相关的所述编码化子集重新定义为多个可忽略编码化子集；
将与所述可保留临界电压分布相关的所述编码化子集重新定义为多个原始编码化子集；以及
在将所述可忽略编码化子集储存至该存储器之前，将所述可忽略编码化子集的资料值转换成所述可保留临界电压分布的一个或多个的资料值。
7.如权利要求6所述的操作存储器的方法，还包括：
依据所述编码化子集，产生一错误校正码；以及
将该错误校正码储存至该存储器。
8.如权利要求7所述的操作存储器的方法，还包括：
从该存储器读取该目标编译码和该感测参考码；
依据该感测参考码，从一感测参考系统的多个感测参考集中选出一个感测参考集；
依据所选出的该感测参考集的多个参考位准，从该存储器读取所述编码化子集和该错误校正码；
依据该错误校正码，对所读取的编码化子集进行一错误校正程序，以将所读取的所述编码化子集校正并回复成回复资料；以及
依据所读取的该目标编译码，将该回复资料译码成解译资料。
9.如权利要求8所述的操作存储器的方法，其中该预设数值是依据该错误校正程序的一错误校正上限值决定。
10.一种存储器装置，包括：
多个多阶存储单元，适于储存资料；以及
一控制器，耦接所述多阶存储单元，该控制器包括一编码器以及一计算电路；
其中该控制器从多个编译码中选出一个目标编译码，该控制器的该编码器依据该目标编译码对输入资料进行编码以产生多个编码化子集，而所述编码化子集与所述多阶存储单元的多个临界电压分布相关，该控制器依据一预设数值将所述临界电压分布定义为多个可略过临界电压分布和多个可保留临界电压分布，且
该控制器的该计算电路依据所述可略过临界电压分布和所述可保留临界电压分布产生一感测参考码，且该控制器将该目标编译码、该感测参考码以及所述编码化子集储存至该存储器；
其中该控制器将与所述可略过临界电压分布相关的所述编码化子集重新定义为多个可忽略编码化子集，该控制器将与所述可保留临界电压分布相关的所述编码化子集重新定义为多个原始编码化子集，且该控制器在将所述可忽略编码化子集储存至该存储器之前，将所述可忽略编码化子集的资料值转换成所述可保留临界电压分布的一个或多个的资料值。
11.如权利要求10所述的存储器装置，其中该控制器依据所述编码化子集产生一错误校正码，且该控制器将该错误校正码储存至该存储器。
12.如权利要求11所述的存储器装置，还包括一解码器、一感测参考系统以及一错误校正电路，其中该感测参考系统具有多个感测参考集，而每一所述感测参集有多个参考位准，用以区分从该存储器所读取的资料；
其中该控制器从该存储器读取该目标编译码和该感测参考码，该控制器依据该感测参考码从所述感测参考集中选出一个感测参考集，该控制器依据所选出的该感测参考集的多个参考位准从该存储器读取所述编码化子集和该错误校正码，该错误校正电路依据该错误校正码对所读取的编码化子集进行一错误校正程序以将所读取的所述编码化子集校正并回复成回复资料，且该解码器依据所读取的该目标编译码将该回复资料译码成解译资料。
13.如权利要求12所述的存储器装置，其中该预设数值是依据该错误校正程序的一错误校正上限值决定。
14.一种存储器装置，包括：
多个多阶存储单元，适于储存资料；以及
一控制器，耦接所述多阶存储单元，该控制器包括一编码器以及一计算电路；
其中该编码器依据多个编译码，对输入资料进行编码，以产生多个编码资料集，而每一个编码资料集是依据所述编译码中一对应的编译码所产生的；
其中该控制器将每个编码资料集分成多个编码化子集，而所述编码化子集与所述多阶存储单元的多个临界电压分布相关，且该控制器依据一预设数值将所述临界电压分布定义为多个可略过临界电压分布和多个可保留临界电压分布；
其中该控制器从多个编译码中选出一个目标编译码，而相较于其它未被选择的编译码，该目标编译码对应最多的可略过临界电压分布；该计算电路依据该目标编译码所对应的所述可略过临界电压分布和所述可保留临界电压分布，产生一感测参考码；且该控制器将该目标编译码、该感测参考码以及所述编码化子集储存至该存储器；
其中该控制器将与所述可略过临界电压分布相关的所述编码化子集重新定义为多个可忽略编码化子集，该控制器将与所述可保留临界电压分布相关的所述编码化子集重新定义为多个原始编码化子集，且该控制器在将所述可忽略编码化子集储存至该存储器之前，将所述可忽略编码化子集的资料值转换成所述可保留临界电压分布的一个或多个的资料值。
15.如权利要求14所述的存储器装置，其中该控制器依据所述编码化子集产生一错误校正码，且该控制器将该错误校正码储存至该存储器。
16.如权利要求15所述的存储器装置，还包括一解码器、一感测参考系统以及一错误校正电路，其中该感测参考系统具有多个感测参考集，而每一所述感测参集有多个参考位准，用以区分从该存储器所读取的资料；
其中该控制器从该存储器读取该目标编译码和该感测参考码，该控制器依据该感测参考码从所述感测参考集中选出一个感测参考集，该控制器依据所选出的该感测参考集的多个参考位准从该存储器读取所述编码化子集和该错误校正码，该错误校正电路依据该错误校正码对所读取的编码化子集进行一错误校正程序以将所读取的所述编码化子集校正并回复成回复资料，而该解码器依据所读取的该目标编译码将该回复资料译码成解译资料。
CN201010229172.8A 2009-07-14 2010-07-14 存储器装置及其操作方法 Active CN101958150B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/502,353 2009-07-14
US12/502,353 US8386884B2 (en) 2009-07-14 2009-07-14 Memory apparatus with multi-level cells and operation method thereof

Publications (2)

Publication Number Publication Date
CN101958150A CN101958150A (zh) 2011-01-26
CN101958150B true CN101958150B (zh) 2012-12-12

Family

ID=43466100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010229172.8A Active CN101958150B (zh) 2009-07-14 2010-07-14 存储器装置及其操作方法

Country Status (3)

Country Link
US (1) US8386884B2 (zh)
CN (1) CN101958150B (zh)
TW (1) TWI428919B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8219886B1 (en) * 2006-01-20 2012-07-10 Marvell International Ltd. High density multi-level memory
JP5605238B2 (ja) 2011-01-25 2014-10-15 ソニー株式会社 メモリシステムおよびその動作方法
US8762626B2 (en) * 2011-09-12 2014-06-24 Sandisk Technologies Inc. Data modification based on matching bit patterns
CN103325412B (zh) * 2012-03-20 2016-08-03 旺宏电子股份有限公司 具有动态感测区间的集成电路及其操作方法
KR101545512B1 (ko) * 2012-12-26 2015-08-24 성균관대학교산학협력단 반도체 메모리 장치, 검증 독출 방법 및 시스템
CN103345942B (zh) * 2013-07-03 2016-03-02 上海华力微电子有限公司 解析存储器操作类型错误的方法及其装置
GB2518632A (en) * 2013-09-26 2015-04-01 Ibm Estimation of level-thresholds for memory cells
CN110660445B (zh) * 2018-06-29 2021-07-30 华邦电子股份有限公司 离群位修复方法和存储器装置
US10672469B1 (en) * 2018-11-30 2020-06-02 Macronix International Co., Ltd. In-memory convolution for machine learning
CN110008054B (zh) * 2019-02-25 2023-05-12 西南交通大学 一种用于存储器差错控制的多级读取译码的方法和装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101202105A (zh) * 2006-10-26 2008-06-18 三星电子株式会社 包括存储不同数量的位的存储单元的多位快闪存储器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7535765B2 (en) * 2004-12-09 2009-05-19 Saifun Semiconductors Ltd. Non-volatile memory device and method for reading cells
US7813170B2 (en) * 2005-11-11 2010-10-12 Kabushiki Kaisha Toshiba Semiconductor memory device capable of memorizing multivalued data
US7471568B2 (en) * 2006-06-21 2008-12-30 Macronix International Co., Ltd. Multi-level cell memory structures with enlarged second bit operation window
US7355892B2 (en) * 2006-06-30 2008-04-08 Sandisk Corporation Partial page fail bit detection in flash memory devices
US7330376B1 (en) * 2006-07-27 2008-02-12 Macronix International Co., Ltd. Method for memory data storage by partition into narrower threshold voltage distribution regions
US7710786B2 (en) * 2006-08-28 2010-05-04 Micron Technology, Inc. NAND flash memory programming
US7904788B2 (en) * 2006-11-03 2011-03-08 Sandisk Corporation Methods of varying read threshold voltage in nonvolatile memory
US7539052B2 (en) * 2006-12-28 2009-05-26 Micron Technology, Inc. Non-volatile multilevel memory cell programming
US7619918B2 (en) * 2006-12-29 2009-11-17 Intel Corporation Apparatus, method, and system for flash memory
US8117375B2 (en) * 2007-10-17 2012-02-14 Micron Technology, Inc. Memory device program window adjustment
KR101466698B1 (ko) * 2008-02-19 2014-11-28 삼성전자주식회사 메모리 장치 및 메모리 데이터 읽기 방법
US7843725B2 (en) * 2008-06-11 2010-11-30 Micron Technology, Inc. M+L bit read column architecture for M bit memory cells
US8031520B2 (en) * 2008-08-21 2011-10-04 Macronix International Co., Ltd. Method for reading and programming a charge-trap memory device compensated for an array/second-bit/neighbor-bit effect

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101202105A (zh) * 2006-10-26 2008-06-18 三星电子株式会社 包括存储不同数量的位的存储单元的多位快闪存储器

Also Published As

Publication number Publication date
US8386884B2 (en) 2013-02-26
US20110016370A1 (en) 2011-01-20
TWI428919B (zh) 2014-03-01
CN101958150A (zh) 2011-01-26
TW201103032A (en) 2011-01-16

Similar Documents

Publication Publication Date Title
CN101958150B (zh) 存储器装置及其操作方法
CN103186490B (zh) 模拟存储单元中的优化的阈值搜索
CN101183565B (zh) 存储介质中数据校验方法
TWI533304B (zh) 用於儲存資料於具有跨頁區段、多頁編碼及每頁編碼之多位準單元快閃記憶體器件中之方法及裝置
CN101573761B (zh) 具有可变读取阈值的非易失性存储器
KR101438072B1 (ko) 소거 없는 플래시 메모리의 다중 프로그래밍
CN101529525B (zh) 每单元多位的闪速存储器的概率错误校正
CN1113294C (zh) 利用错误定位码校正一个多级单元存储器的方法和装置
DE102008003113A1 (de) ECC-Steuereinheit, Speichersystem und Verfahren zur Korrektur eines Fehlers
CN111600609B (zh) 一种优化中文存储的dna存储编码方法
US20070300130A1 (en) Method of Error Correction Coding for Multiple-Sector Pages in Flash Memory Devices
CN110708076B (zh) 一种基于混合模型的dna存储编解码方法
US20160350179A1 (en) Decoding method, memory storage device and memory control circuit unit
US20080316070A1 (en) Encoding of Data Words Using Three or More Level Levels
KR20070054659A (ko) 에러율을 최적화하기 위한 멀티-비트 플래시 셀의 상태인코딩
CN1653554A (zh) 通过使用关于所存储数据的质量的信息来增加错误校正码的效率和操作多电平存储系统
CN103827833A (zh) 存储数据的系统和方法
EP2447842A1 (en) Method and system for error correction in a memory array
US20140053043A1 (en) Interference-Aware Assignment of Programming Levels in Analog Memory Cells
JP2014120196A (ja) 縮退故障を有するメモリセル内にビットを記憶するための技術
DE102008003267A1 (de) Hybridflashspeicherbauelement, Speichersystem und Verfahren zum Steuern von Fehlern in einem Hybridflashspeicherbauelement
CN113345521A (zh) 一种采用大片段dna存储的编码与恢复方法
CN101256521B (zh) 提高闪存资料存取可靠性的方法
CN101276645B (zh) 采用三电平单元的存储装置及相关的管理方法
CN106788455B (zh) 一种基于包的最优局部可修复系统码的构造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant