CN101950009A

CN101950009A - 三相智能型互感器校验仪

Info

Publication number: CN101950009A
Application number: CN 201010258619
Authority: CN
Inventors: 丁心志; 王作松; 毕志周; 王赋; 郑易谷; 杨晴
Original assignee: Yunnan Electric Power Test and Research Institute Group Co Ltd
Current assignee: Yunnan Electric Power Test and Research Institute Group Co Ltd
Priority date: 2010-08-20
Filing date: 2010-08-20
Publication date: 2011-01-19

Abstract

三相智能型互感器校验仪，本发明包括硬件部分和软件部分；硬件部分由开关电源分别连接FPGA、DSP芯片以提供电源，以FPGA为核心，DSP实时进行运算，外加信号取样、通信、显示及打印等外围电路构成三相智能型互感器校验仪；软件部分由两部分组成，第一部分为采用由DSP软件设计单元完成的数字DFT运算部分和准同步采样算法部分；第二部分为由FPGA软件设计单元完成的模拟放大电路、分压电路，比较电路、滤波电路功能实现部分和人机接口的软件设计部分。本发明设备性能优良，精度高，抗干扰能力强，重量轻，多用于三相组合式互感器的检定装置中。

Description

三相智能型互感器校验仪

技术领域

本发明涉及一种电能计量检定装置中的重要设备，特别用于35kV及以下三相组合式互感器在模拟其实际运行状态下的计量误差性能及特殊性能的电能计量检定装置。

背景技术

近年来，三相组合互感器以及三相电压互感器在35kV及以下电压系统中大量使用。2004年8月1日实施的JB/T10432-2004《三相组合互感器》和JB/T10433-2004《三相电压互感器》行业标准，规定三相组合互感器和三相电压互感器的误差试验、温升试验及相互干扰试验均应在施加三相电压和三相电流的情况下进行。而目前国内的制造厂家，技术监督检测机构和电力部门的计量中心各检测机构均没有适用于该标准规定的标准试验设备，对产品的测试都是在单相电源下用单相电流和电压标准分别进行，既不符合现行的行业标准(试验导则)要求，也与实际运行时的真实情况不符，这对电能计量贸易结算的公平公开公正性都造成损害。

发明专利200810046459.X和实用新型专利200820141162.7对高压三相组合互感器检测标准装置的构成和范围进行了说明，对三相互感器校验仪AD转换器采用MAX125和采用FFT算法进行了介绍，并没有具体对校验仪结构进行限定。

为此，研制一种智能化程度高、简单实用、高精度、便携式的三相智能型互感器校验仪，代替传统的单相互感器校验仪，就成为现实中急需解决的问题。

发明内容

本发明的目的正是为了解决现实应用中急需解决的问题而提供一种智能化程度高、简单实用、高精度、便携式的三相智能型互感器校验仪

本发明的目的是通过如下技术方案来实现的。

一种三相智能型互感器校验仪，包括硬件部分和软件部分；硬件部分由开关电源分别连接FPGA、DSP芯片以提供电源，以FPGA为核心，DSP实时进行运算，外加信号取样、通信、显示及打印等外围电路构成三相智能型互感器校验仪；软件部分由两部分组成，第一部分为采用由DSP软件设计单元完成的数字DFT运算部分和准同步采样算法部分；第二部分为由FPGA软件设计单元完成的模拟放大电路、分压电路，比较电路、滤波电路功能实现部分和人机接口的软件设计部分。

本发明FPGA软件设计单元经过光耦隔离后，连接ULN2803，达林顿管阵列来控制若干个继电器的通断，切换分压电阻，从而达到换档和控制AD芯片的启动和转换的目的。

本发明的采样数据的运算处理均设置在DSP软件设计单元内，且采用DFT算法和准同步采样算法。

本发明的DSP与外围RAM进行连接匹配，其中RAM选用CY7C1021V-12芯片。

本发明AD芯片采用高速芯片AD1674。

本发明的有益效果是，采用“高精度A/D+DSP+FPGA”的双MCU方案，这种方案的优点，在于把测量中的数据处理工作分离出来交给DSP，充分发挥了DSP的长处，而FPGA则负责可编程逻辑回路、控制人机接口及外围电路，提高了测量系统的速度和精度，加快了DSP、FPGA走进数字化测量应用领域的步伐。该校验仪不但是对传统的测试方法和手段的一次革新，而且还具有广阔的应用市场。

下面结合附图及实施例进一步阐述本发明内容。

附图说明

图1是本发明的总体结构图；

图2是系统硬件原理框图；

图3是FPGA外围电路示意图；

图4是软件工作流程图；

图5是检定三相三元件组合互感器的电压互感器误差接线图；

图6是检定三相三元件组合互感器的电流互感器互感器接线图。

具体实施方式

见图1，一种三相智能型互感器校验仪，包括硬件部分和软件部分；硬件部分，由开关电源分别连接FPGA、DSP芯片以提供电源，以FPGA为核心，DSP实时进行运算，外加信号取样、通信、显示及打印外围电路构成的三相智能型互感器校验仪的硬件设计方法；软件由两部分组成：数字DFT运算部分和准同步采样算法部分采用DSP软件设计单元完成；模拟放大电路、分压电路，比较电路、滤波电路功能实现部分和人机接口的软件设计部分由FPGA软件设计单元完成。本发明FPGA软件设计单元经过光耦隔离后，连接ULN2803，达林顿管阵列来控制若干个继电器的通断，切换分压电阻，从而达到换档和控制AD芯片的启动和转换的目的。本发明的采样数据的运算处理设置在DSP软件设计单元内，且算法采用DFT和准同步采样算法。DSP与外围RAM进行连接匹配，其中RAM选用CY7C1021V-12芯片。AD芯片采用高速芯片AD1674。

见图2、图3、图4，采样信号通过DFT计算得到信号的频谱。信号的频谱包含基波的幅值和相位信息。由于DFT变换基于三角函数的正交性，求解的基波分量不受谐波影响，也不受采样电路零漂的影响，具有极好的抗干扰能力。但是由于采样脉冲由电路板上的晶体振荡器发生，不可能与电源紧密同步，难以满足同步采样条件。在不能实现整周期采样的情况下，对采集信息进行DFT变换就会产生频谱泄漏效应和栅栏效应。当输入的信号为一个畸变的正弦信号，而采样点与基波的整周期对应时，各次谐波分量正好处于相应的频率分辨点上，根据采样定理，比采样频率低一半以下的各次谐波都可以用采样信号复制出来，这时没有频谱泄漏。但如果采样点偏离了它应该在的位置，就不能用采得的信息复制出原有信号。对信号频谱的失真称为频谱泄漏，对基波和谐波幅值的失真称为栅栏误差。从理论上说，用无穷多的采样点和无穷长的时间采样可以避免出现这些误差，但是仪器的硬件和软件成本是有限的，想要在尽量低的采样速率，尽量少的采样数和尽量少的运算次数下提高测量的准确度，利用准同步采样算法不失为一种好的选择。同时采用准同步采样算法避免电网频率不稳定和谐波对校验仪测量结果造成的偏差

本发明的总体设计如下：互感器校验仪从功能上分主要由三大部分组成：开关电源，模拟功能部分和数字功能部分。系统主要由两块电路板组成：模拟功能板和数字板。模拟功能板用数字芯片FPGA作为主控芯片，主要控制继电器的换档，模拟开关的分压和比较电路，同时负责通信、显示和打印功能。数字功能板用数字信号处理器DSP作为主控芯片，主要作为数字信号处理。系统总体框图如图1所示

系统从结构上分有硬件部分和软件部分组成，硬件部分由开关电源、模拟功能部分和数字功能部分构成，软件主要有两部分组成：DSP软件设计单元、FPGA软件设计单元。DSP单元主要用来进行数据准同步采集，并对采样的数据进行DFT分析计算。FPGA单元通过VHDL编程起到控制档位切换，程控放大，分压，比较电路、低通滤波等作用；同时还完成数据的显示、通信和打印等人机接口功能。程序采用模块化、结构化设计思想，便于移植，功能模块可以很容易的扩展，具体如图1、图2、图3所示。

一、硬件部分：

1、开关电源：

系统由两大部分组成：模拟功能部分和数字功能部分，两部分的供电都由开关电源提供。电源设计显得比较重要，这种电源工作在高频状态，损耗比较小，转换率可达80％以上，且目前市场上有成熟产品，因而在确定电源的需求后，在市场购买就可以。

2、模拟部分：

我们要把输入信号根据量程的不同进行分类，通过继电器进行切换，使其在AD采样的范围内；

在参考侧档位：

U：250V，25V，2.5V；

I：0.1A，1A，10A；

待测部分档位：

ΔU：5mv，50mv，500mv，5v，60V；

ΔIx：50uA，500uA，5mA，50mA，500mA，3A；

参考部分的档位切换由若干个继电器控制。FPGA通过控制驱动芯片ULN2803，达林顿管阵列来控制若干个继电器的通断，切换分压电阻，从而达到换档的目的。

FPGA可选用Xilinx或Altera公司的主流芯片，除了控制信号的档位切换外，通过VHDL编程还起到程控放大，分压，比较电路、低通滤波等作用。

隔离电路设计：

信号通过换档分压、放大、分压、比较以后，中间必须添加线性光耦电路，再经过下拉电路(因为经过线性光耦后地信号全为正信号，所以要通过下拉电路把信号拉下来，成为双极性送给A/D转换)、低通滤波电路送给模拟开关。

3、数字部分：

数字算法控制芯片可采用TI公司的DSP主流2系、5系或6系的主流芯片，本发明举例采用TMS320LF2407，该型号DSP芯片属于TMS320C24XX系列定点DSP，24XXDSP主要面向基于控制的应用。24XX系列DSP芯片通过集成一个高性能的DSP内核和众多的片上外设，代替了过去的MCU和昂贵的多芯片设计。以20MIPS的运算速度，24XXDSP相对于过去的16位的微处理器和微控制器，提供了超强的性能。关于各种型号芯片的详细资料请参考它们的技术手册。

DSP的内核模块是整个三相智能型互感器校验仪数据处理的核心部分，其设计必须考虑到稳定、高速以及抗干扰等各个方面。

4、DSP与外部RAM接口：

DSP与外部RAM接口主要考虑到数据位数的问题，访问速度的问题，时序的问题以及电压匹配和地址分配的问题。LF2407的数据和地址总线都是16位的，为了设计简单方便，应该选用数据和地址总线都是16位的RAM存储器。如果存储量不大的情况下可存储在FPGA内，然后是访问速度的问题，由于LF2407对外部设备访问的指令周期为25ns，所以最好选用存取时间在25ns以内的RAM，如果RAM的存取速度在25ns以外，具体来说，选用了CYPRESS公司的CY7C1021V-12，它是64Kx16的静态RAM，最高读取速度高达12ns，功耗小，完全符合设计的要求。

5、接口设计：

在设计中，考虑到产品的保密性，采用了GAL芯片，DSP通过GAL芯片控制A/D芯片的启动和转换。A/D是采用AD公司的并行高速AD1674芯片，AD1674是一种性能优越使用于工业应用的12位模数转换芯片，它采用逐次比较方式工作，具有很多突出的特点，如片内自带对用户透明的采样保持器，转换速度快(最大转换时间是10us)，具有输出三态输出缓冲器，单极性的输入范围为0～+10v，0～+20v，双极性输入为-5～+5v，-10～+10v。

二、软件部分：

傅立叶变换是一种将信号从时域变换到频域的变换形式，是信号处理领域中的重要的分析工具。离散傅立叶变换是连续傅立叶变换在离散系统中的表示形式，且能通过变换得到电压、电流的正交分量，即避免利用硬件电路在0度和90度采样，本发明基于离散傅立叶变换的基础上，采用准同步采样算法，来达到系统精度要求。

由于关于离散傅立叶变换的方法，任何一本《信号与系统》书籍中均有，在这里就不在赘述。

等间隔同步采样及其数据处理方法是目前使用微处理器的电能测量装置中普遍采用的采样方案.它的优点在于满足一定的采样要求时，理论上没有测量方法误差，此时测量误差取决于采样、A/D转换、处理器运算环节及干扰所产生的误差.但困难的是，在“实际同步采样中”，尤其在非正弦情况下，按目前现有的技术条件必须考虑同步误差，同步误差已成为进一步提高同步采样系统准确度的一个障碍.本专利采用等间隔准同步采样方案(下简称为准同步采样)，并采用相应的新算法在数字信号处理器TMS32OLF2407中进行数据处理，不仅测量装置比同步采样系统简单，并且获得了接近“理想同步采样”的测量准确度。

准同步采样是一种从同步采样演变而来的采样测量方法。在电量的数字测量方法中使用微机的等间隔同步采样是一种普遍使用的采样方法，它的优点在于当满足一定的采样要求时，理论上没有测量方法误差。但在实际同步采样中，尤其是在非正弦情况下，由于硬件锁相环路的跟踪误差，或采样频率软件自动锁定误差的存在，总是存在着同步误差。同步采样在理论上有nT＝mT0(T0为信号周期；T为采样间隔；n为采样点数；m为采样周期数)，即这时没有同步误差ΔT，而实际采样中很难达到nT＝mT0，即所采集的n个等间隔时域样本点不正好落在m(m≥1正整数)个被测信号周期内，从而产生同步误差ΔT＝(nT-mT0)/mT0。因此同步误差已经限制了同步mT0采样系统准确度的进一步提高。准同步采样方法即是在同步采样的基础上通过适当增加采样点及采用相应的算法进行数据处理的一种新技术；它比较好地解决了同步误差对测量准确度的影响问题。由于电网频率不会绝对稳定并且采样周期通常具有量化性，因此本发明采取准同步采样算法，能获得接近于“理想同步采样”的测量精度。

基本工作原理：MCU同时对参考信号和小电流电压信号进行采样，然后运用DSP进行分析和计算，之后再传输给FPGA，从而进行通信、显示及打印。同相分量和正交分量是在DFT算法获得，这样硬件电路相对简化，避免了采用模拟乘法器带来的精度和线性的损失；同时因减少了转换环节和调整环节增加了稳定性和可靠性。

模拟电路采用可编程逻辑器件构成前置放大环节，保证了对微弱信号的拾取；并选用了高性能ADC器件AD1674，该ADC器件精度高，可顺利保证对相位、幅值测量的准确度。

如图5、图6所示，校验仪各接线端子所代表的意义：

To：标准电流Io的输入端，与标准电流互感器二次电流输出端相连。

Tx：被检电流Ix的输入端，与被检电流互感器二次电流输出端相连。

a：标准电压Uo的输入端，与标准电压互感器二次电压输出端相连。

X：被检电压Ux的输入端，与被检电压互感器二次电压输出端相连。

K，D：差压，差流输入端。

GND：仪器接地端子。

其他没有进行显示的还有：

电源开关：控制仪器电源的接通和断开。

PT微型打印机：打印测试结果和化整值。

通讯口：可将测量结果传送给计算机，供计算机作误差数据处理，并打印出具各种证书。

校验仪的具体软件流程图如图4所示，在检定三相三元件组合互感器时，电压互感器误差接线图如图5所示，在检定三相三元件组合互感器时，电流互感器误差接线图如图6所示，测量时结果直接数字显示，并可为用户配上RSC232接口，方便地与计算机相联；随时测量被检互感器次级回路的阻抗或导纳的有功分量和无功分量；自动指示极性。当极性错误时，仪器能自动切断差流(差压)回路，确保仪器输入电路安全。并发出报警，提示检定人员注意。

校验仪的技术参数：

测量范围：

同相分量(％)：0.0001～200.0 分辨率：0.0001

正交分量(分)：0.001～700.0 分辨率：0.001

阻抗(Ω)：0.0001～60.0 分辨率：0.0001

导纳(ms)：0.0001～60.0 分辨率：0.0001

基本误差：

同相分量：ΔX＝±(X×1％+Y×1％±Dx)

正交分量：ΔY＝±(X×1％+Y×1％±Dy)

工作范围：

1)电流：(1％-120％)I_n

2)电压：(5％-120％)U_n

工作负荷：

1)电流：T₀对T_X＜0.12Ω cosΦ＝1

2)电压：a对x＜0.25VA (100V)。

Claims

1.一种三相智能型互感器校验仪，其特征是：包括硬件部分和软件部分；硬件部分由开关电源分别连接FPGA、DSP芯片以提供电源，以FPGA为核心，DSP实时进行运算，外加信号取样、通信、显示及打印等外围电路构成三相智能型互感器校验仪；软件部分由两部分组成，第一部分为采用由DSP软件设计单元完成的数字DFT运算部分和准同步采样算法部分；第二部分为由FPGA软件设计单元完成的模拟放大电路、分压电路，比较电路、滤波电路功能实现部分和人机接口的软件设计部分。

2.根据权利要求1所述的三相智能型互感器校验仪，其特征是：FPGA软件设计单元经过光耦隔离后，连接ULN2803，达林顿管阵列来控制若干个继电器的通断，切换分压电阻，从而达到换档和控制AD芯片的启动和转换的目的。

3.根据权利要求1所述的三相智能型互感器校验仪，其特征是：采样数据的运算处理均设置在DSP软件设计单元内，且采用DFT算法和准同步采样算法。

4.根据权利要求1所述的三相智能型互感器校验仪，其特征是：DSP与外围RAM进行连接匹配，其中RAM选用CY7C1021V-12芯片。

5.根据权利要求1所述的三相智能型互感器校验仪，其特征是，AD芯片采用高速芯片AD1674。