CN101944481A - 栅极制造方法 - Google Patents
栅极制造方法 Download PDFInfo
- Publication number
- CN101944481A CN101944481A CN2009100545820A CN200910054582A CN101944481A CN 101944481 A CN101944481 A CN 101944481A CN 2009100545820 A CN2009100545820 A CN 2009100545820A CN 200910054582 A CN200910054582 A CN 200910054582A CN 101944481 A CN101944481 A CN 101944481A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- layer
- grid
- production method
- steam oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明揭露了一种栅极制造方法，该方法包括：提供一基底；在所述基底上形成栅极，所述栅极包括介电层及位于该介电层上的导电层；对所述栅极执行腔内水蒸气氧化工艺，在所述栅极表面形成氧化层，并在所述导电层的底部角落处形成修复氧化层。该方法工艺简单，通过对所述栅极执行腔内水蒸气氧化工艺，在所述栅极上形成氧化层，能够修复栅极侧壁刻蚀损伤，并在所述导电层的底部角落处形成修复氧化层，所述修复氧化层和介电层中的顶部氧化层共同作为阻挡氧化层，避免电子穿透介电层的边缘位置，提高了存储器件的可靠性，并可节约生产成本。
Description
技术领域
本发明涉及集成电路制造领域，特别是涉及一种栅极制造方法。
背景技术
随着便携式电子设备的高速发展，对数据存储的要求越来越高。非挥发性存储器由于具有断电情况下仍能保存数据的特点，成为便携式电子设备中最主要的存储部件。和其它非挥发性存储器相比，由于闪存(flash memory)可以达到很高的芯片存储密度，并且没有引入新的材料，制造工艺和CMOS工艺兼容，因此，闪存已经成为挥发性存储器件中最重要的器件。
闪存中的氮化物只读存储器(Nitride Read Only Memory，NROM)一般采用多晶硅作为栅极的材料，其中，形成栅极的方法通常如下：
参考图1A，首先提供一基底10，接着在所述基底10上形成介电层薄膜，并在所述介电层薄膜上形成导电层薄膜，之后刻蚀所述导电层薄膜形成导电层14，并刻蚀所述介电层薄膜形成介电层，进而形成栅极。其中，所述介电层是由底部氧化层11、氮化物层12和顶部氧化层13所组成的堆栈结构(ONO结构)，底部氧化层11作为隧穿氧化层，氮化物层12作为电荷存储层，顶部氧化层13作为阻挡氧化层(block oxide)，其中，所述导电层14的材料可以是多晶硅，所述多晶硅中也可以掺入杂质离子，以减小栅极的电阻率。
由于所述刻蚀过程中采用干法刻蚀，所述干法刻蚀中的等离子会造成栅极表面的晶格结构被破坏，从而影响形成的半导体器件的性能。现有修复栅极表面刻蚀损伤的方法为快速热氧化(Rapid Thermal Oxidation，RTO)，所述快速热氧化的方法通过将所述栅极的表面暴露于高温的氧气气氛中，在所述栅极上形成如图1B所示的氧化层15结构。
NROM是利用沟道热电子注入(Channel Hot Electron Injection，CHEI)的方式编程，注入沟道的电子在横向电场的作用下加速，具有了较高的动能，通过碰撞之后有一定数量的电子运动方向变成垂直于沟道，由于在栅极上加上了高的正向偏压，产生了强的纵向电场(E-field)，这些电子就穿过了底部氧化层11，被氮化物层12收集。但是由于所述导电层14边缘(图1B中虚线所示区域)的电场比较强，而作为阻挡氧化层的顶部氧化层13的厚度是均匀的，因此，这些电子通常穿透顶部氧化层13的边缘位置，而造成NROM的阈值电压的变化值(delta Vt)较大，影响NROM的可靠性。
发明内容
本发明提供一种栅极制造方法，该方法工艺简单，通过对所述栅极执行腔内水蒸气氧化工艺，在所述栅极上形成氧化层，能够修复栅极侧壁刻蚀损伤，并在所述导电层的底部角落处形成修复氧化层，提高了NROM的可靠性。
为解决上述技术问题，本发明提供一种栅极制造方法，包括：提供一基底；在所述基底上形成栅极，所述栅极包括介电层及位于该介电层上的导电层；对所述栅极执行腔内水蒸气氧化工艺，在所述栅极表面形成氧化层，并在所述导电层的底部角落处形成修复氧化层。
可选的，所述修复氧化层为楔形。
可选的，所述介电层包括依次形成的底部氧化层、氮化物层和顶部氧化层。
可选的，所述导电层的材质为多晶硅。
可选的，所述腔内水蒸气氧化工艺中氧气的流量为4.5～12slm，氢气的流量为0.25～6slm。
可选的，所述腔内水蒸气氧化工艺中用氮气或惰性气体作为稀释气体。
可选的，所述腔内水蒸气氧化工艺的温度为850～1050摄氏度，所述腔内水蒸气氧化工艺的反应时间为5～30秒。
可选的，所述腔内水蒸气氧化工艺中环境的压力为0.8～1.33kPa。
可选的，所述氧化层的厚度为10～40埃。
与现有技术相比，本发明提供的栅极制造方法具有以下优点：
本发明通过腔内水蒸气氧化工艺修复栅极表面的刻蚀损伤，所述腔内水蒸气氧化工艺在栅极表面直接产生水蒸气，并将该水蒸气分解为OH基以及氧原子，所述氧原子与所述栅极表面的硅键合生成氧化层，修复被等离子体刻蚀破坏的晶格结构，达到修复栅极表面损伤的作用；同时，所述氧原子和所述导电层底部角落处的硅键合，在所述导电层的底部角落处形成修复氧化层，所述修复氧化层和所述介电层中的顶部氧化层共同作为阻挡氧化层，所述阻挡氧化层的厚度是渐变的，由于边缘位置的厚度较厚，可阻止电子穿透阻挡氧化层的边缘位置而造成阈值电压的变化值较大，提高了存储器件的可靠性。
此外，本发明能够在较短的时间内生成氧化层和修复氧化层，因此不会对半导体衬底上的其它膜层或结构产生影响，并且缩短了工艺的时间，提高了产量，间接地节约了生产成本。
附图说明
图1A至图1B为现有栅极制造方法的各步骤相应结构的剖面示意图；
图2为本发明实施例所提供的栅极制造方法的流程图；
图3A至图3B为本发明实施例所提供的栅极制造方法的各步骤相应结构的剖面示意图。
具体实施方式
在背景技术中已经提及，由于所述导电层边缘的电场(E-field)比较强，而利用现有的栅极制造方法所形成的阻挡氧化层的厚度是均匀的，因此，注入沟道的电子很容易穿透阻挡氧化层的边缘位置，从而造成阈值电压的变化值(deltaVt)较大，影响NROM的可靠性。
本发明的核心思想在于，提供一种栅极制造方法，该方法工艺简单，通过对所述栅极执行腔内水蒸气氧化工艺，不仅在所述栅极表面形成氧化层，还在所述导电层的底部角落处形成修复氧化层，能够修复栅极表面的刻蚀损伤，同时能够形成厚度渐变的阻挡氧化层，避免电子穿透阻挡氧化层的边缘位置，提高了NROM的可靠性。
请参考图2，其为本发明实施例所提供的栅极制造方法的流程图，结合该图，该方法包括步骤：
步骤21，首先，提供一基底；所述基底为半导体材料，其中，该基底内可以掺有杂质离子。
步骤22，在所述基底上形成栅极，所述栅极包括介电层及位于该介电层上的导电层；其中，所述导电层的材料可以是多晶硅，所述多晶硅中也可以掺入杂质离子，以减小栅极的电阻率。
步骤23，对所述栅极执行腔内水蒸气氧化工艺，在所述栅极表面形成氧化层，并在所述导电层的底部角落处形成修复氧化层；其中，所述导电层的底部角落处是指所述导电层与所述介电层的接触面之间临近所述栅极表面的位置。
本发明通过腔内水蒸气氧化工艺，在所述栅极的导电层表面直接产生水蒸气，并将该水蒸气分解为OH基以及氧原子，并利用所述氧原子的活性氧化所述栅极的表面以及导电层的底部角落处，结合所述腔内水蒸气氧化工艺的高温处理，修复被破坏的晶格结构，达到修复栅极表面损伤的目的，并在所述导电层的底部角落处形成修复氧化层，形成厚度渐变的阻挡氧化层，大大提高了存储器件的可靠性。
下面将结合剖面示意图对本发明的栅极制造方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例
参照图3A，首先提供一基底30，在所述基底30内可以掺入杂质，在所述基底30上形成有介电层薄膜，接着，通过化学气相沉积的方式在所述基底30上形成多晶硅薄膜，之后，刻蚀所述多晶硅薄膜以及所述介电层薄膜，以形成包括介电层和导电层34的栅极。其中，所述介电层可以是由底部氧化层31、氮化物层32和顶部氧化层33所形成的堆栈结构(ONO结构)，其中底部氧化层31作为隧穿氧化层，氮化物层32作为电荷存储层，顶部氧化层33作为阻挡氧化层(block oxide)。优选的，所述多晶硅中也可以掺入杂质离子，以减小栅极的电阻率。
本发明的关键步骤是，对所述栅极执行腔内水蒸气氧化工艺，在所述栅极表面形成氧化层，并在所述导电层的底部角落处形成修复氧化层，所述修复氧化层和所述介电层中的顶部氧化层共同作为阻挡氧化层，所述阻挡氧化层的厚度是渐变的，由于边缘的厚度较厚，可阻止电子穿透阻挡氧化层的边缘位置而造成阈值电压的变化值较大，提高了存储器件的可靠性。
具体请参考图3B，对所述栅极执行腔内水蒸气氧化工艺(In-Situ SteamGeneration，ISSG)，在所述栅极表面形成氧化层35，并在所述导电层34的底部角落处形成修复氧化层36。其中，所述导电层34的底部角落处是指所述导电层34与所述介电层的接触面之间临近所述栅极表面的位置。
较佳的，所述修复氧化层36为楔形。当然，在本发明的其它实施例中，修复氧化层也可为类似于楔形的其它形状，例如鸟嘴状。
具体的说，形成所述氧化层35和修复氧化层36的工艺过程如下：将所述形成有栅极的基底30传送至进行腔内水蒸气氧化工艺的反应腔，并对所述基底30加热升温；将氢气和氧气按一定的比例通入所述反应腔中，并在所述基底30的高温表面发生反应生成H2O、OH基以及具有很强活性的氧原子，所述氧原子快速与所述栅极表面发生反应，与所述栅极表面的硅的悬挂键以及硅原子结合生成氧化层35；另外，通过高温将被刻蚀破坏的晶格结构恢复。同时，所述氧原子快速与所述导电层34底部角落的多晶硅发生反应，与所述导电层34底部角落的硅的悬挂键以及硅原子结合生成修复氧化层36，所述修复氧化层36和所述介电层中的顶部氧化层33共同作为阻挡氧化层，也就是说，所述阻挡氧化层的厚度是渐变的，由于边缘的厚度较厚，可阻止电子穿透阻挡氧化层的边缘位置而造成阈值电压的变化值(delta Vt，Dvt)较大，提高了存储器件的可靠性。
在本发明实施例中，所述腔内水蒸气氧化工艺中氧气的流量为4.5～12slm，氢气的流量为0.25～6slm。优选的，在所述腔内水蒸气氧化工艺中，可以引入氮气或其它惰性气体增大反应速率。
其中，所述腔内水蒸气氧化工艺的温度为850～1050摄氏度，环境的压力为0.8～1.33kPa，该腔内水蒸气氧化工艺的反应时间为5～30秒，形成的氧化层的厚度为10～40埃。当然，本发明并不对具体的氧化层厚度和工艺时间进行限定，因为根据不同的栅极损伤以及阈值电压变化情况，需要不同厚度的氧化层，并需要不同厚度的修复氧化层，本领域技术人员通过试验即可获得经验数值。
本发明进行了较小的改进，通过所述腔内水蒸气氧化工艺，能够在较短的时间内生成氧化层35和修复氧化层36，因此不会对半导体衬底上的其它膜层或结构产生影响。
此外，在本发明实施例所提供的栅极制造方法中，该腔内水蒸气氧化工艺的反应时间仅为5至30秒，缩短了工艺的时间，提高了产量，间接地节约了生产成本。
综上所述，本发明提供一种栅极制造方法，该方法包括：提供一基底；在所述基底上形成栅极，所述栅极包括介电层及位于该介电层上的导电层；以及对所述栅极执行腔内水蒸气氧化工艺，在所述栅极表面形成氧化层，并在所述导电层的底部角落处形成修复氧化层，该方法工艺简单，通过对所述栅极执行腔内水蒸气氧化工艺，在所述栅极上形成氧化层，能够修复栅极侧壁刻蚀损伤，并在所述导电层的底部角落处形成修复氧化层，所述修复氧化层和介电层中的顶部氧化层共同作为阻挡氧化层，避免电子穿透介电层的边缘位置，提高了NROM的可靠性，并可节约生产成本。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (11)
1.一种栅极制造方法，包括：
提供一基底；
在所述基底上形成栅极，所述栅极包括介电层及位于该介电层上的导电层；
对所述栅极执行腔内水蒸气氧化工艺，在所述栅极表面形成氧化层，并在所述导电层的底部角落处形成修复氧化层。
2.如权利要求1所述的栅极制造方法，其特征在于，所述修复氧化层为楔形。
3.如权利要求1所述的栅极制造方法，其特征在于，所述介电层包括依次形成的底部氧化层、氮化物层和顶部氧化层。
4.如权利要求1至3中任意一项所述的栅极制造方法，其特征在于，所述导电层的材质为多晶硅。
5.如权利要求4所述的栅极制造方法，其特征在于，所述腔内水蒸气氧化工艺中氧气的流量为4.5～12slm。
6.如权利要求5所述的栅极制造方法，其特征在于，所述腔内水蒸气氧化工艺中氢气的流量为0.25～6slm。
7.如权利要求6所述的栅极制造方法，其特征在于，所述腔内水蒸气氧化工艺中用氮气或惰性气体作为稀释气体。
8.如权利要求7所述的栅极制造方法，其特征在于，所述腔内水蒸气氧化工艺的温度为850～1050摄氏度。
9.如权利要求8所述的栅极制造方法，其特征在于，所述腔内水蒸气氧化工艺的反应时间为5～30秒。
10.如权利要求9所述的栅极制造方法，其特征在于，所述腔内水蒸气氧化工艺中环境的压力为0.8～1.33kPa。
11.如权利要求10所述的栅极制造方法，其特征在于，所述氧化层的厚度为10至40埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100545820A CN101944481A (zh) | 2009-07-09 | 2009-07-09 | 栅极制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100545820A CN101944481A (zh) | 2009-07-09 | 2009-07-09 | 栅极制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101944481A true CN101944481A (zh) | 2011-01-12 |
Family
ID=43436406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100545820A Pending CN101944481A (zh) | 2009-07-09 | 2009-07-09 | 栅极制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101944481A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104979174A (zh) * | 2014-04-03 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的形成方法 |
| CN109616473A (zh) * | 2018-11-21 | 2019-04-12 | 长江存储科技有限责任公司 | 一种三维存储器及其制备方法 |
-
2009
- 2009-07-09 CN CN2009100545820A patent/CN101944481A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104979174A (zh) * | 2014-04-03 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的形成方法 |
| CN109616473A (zh) * | 2018-11-21 | 2019-04-12 | 长江存储科技有限责任公司 | 一种三维存储器及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101618160B1 (ko) | 불휘발성 반도체 메모리 및 불휘발성 반도체 메모리의 제조 방법 | |
| US20050224866A1 (en) | Semiconductor memory device and manufacturing method thereof | |
| US7531868B2 (en) | Non-volatile semiconductor memory device | |
| TWI413261B (zh) | 半導體裝置 | |
| US20110001179A1 (en) | Semiconductor device and manufacturing method of the same | |
| JP2007251132A (ja) | Ｍｏｎｏｓ型不揮発性メモリセル、不揮発性メモリおよびその製造方法 | |
| US7692233B2 (en) | Semiconductor device and manufacturing method thereof | |
| US9711513B2 (en) | Semiconductor structure including a nonvolatile memory cell and method for the formation thereof | |
| US20080135922A1 (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
| Maconi et al. | Impact of lateral charge migration on the retention performance of planar and 3D SONOS devices | |
| US8044455B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7449384B2 (en) | Method of manufacturing flash memory device | |
| US6960527B2 (en) | Method for fabricating non-volatile memory device having sidewall gate structure and SONOS cell structure | |
| JP5161494B2 (ja) | 半導体記憶装置 | |
| US7888209B2 (en) | Non-volatile sonos-type memory device | |
| US8097531B2 (en) | Methods of manufacturing charge trap type memory devices | |
| CN101944481A (zh) | 栅极制造方法 | |
| CN102810541B (zh) | 一种存储器及其制造方法 | |
| US6500768B1 (en) | Method for selective removal of ONO layer | |
| JP4149013B2 (ja) | 半導体装置 | |
| US7902587B2 (en) | Non-volatile memory cell | |
| KR100877483B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| JP5931611B2 (ja) | 半導体装置の製造方法 | |
| CN102237313B (zh) | 闪存器件及其制造方法 | |
| Huang et al. | Effect of substrate bias on the performance and reliability of the split-gate source-side injected flash memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110112 |