CN101944385B - 一种存储器 - Google Patents

Abstract

本发明提供一种存储器，该存储器包括第一级地址选择器、第二级地址选择器和缓存块；所述第一级地址选择器，与外部数据总线连接，还与两位地址线连接，所述两位地址线的地址位对应有未用的地址空间；所述第一级地址选择器判断所述两位地址线的地址位是否对应已用的地址空间，若是，则选择与该地址位唯一对应的第二级地址选择器，采用与该第二级地址选择器相连的数据总线进行数据交互；选择出的第二级地址选择器与两位地址线连接，判断与其连接的两位地址线的地址位是否对应已用的地址空间，若是，则选择与该地址位唯一对应的N位地址线ram，采用与该N位地址线ram相连的数据总线进行数据交互。本发明提供的存储器方案节省了存储资源。

Description

一种存储器

技术领域

本发明涉及数据处 理技术，尤其涉及一种存储器。

背景技术

参见图1，为现有技术中存储器结构示意图，该存储器包括缓存块。假设存储器的读写总线地址位addr(15:0)，即为16位地址总线；其数据位宽为32位，即16位地址线对应的每个地址空间为32位；该缓存块为16位地址线随机存取存储器(ram，random-access memory)，该16位地址线ram的寻址范围从0到65535。缓存块与16位地址线连接，通过地址线可以选择出与当前16位地址对应的地址空间，缓存块还与数据总线和读写控制线连接，在读写控制线的控制下，通过数据总线对选择出的地址空间进行数据读写。

在存储器的应用当中，存在如下一种情况：

addr(15:12)的选址用二进制表示，为：从0000到1011；addr(15:12)为16位地址线的高四位，在该情况中，高四位只包括从0000到1011的12种情况，而不包括1100、1101、1110、1111这四种情况。addr(11:9)的选址用二进制表示，为：从000到111；addr(11:9)为16位地址线的第10、11和12位，在该情况种，这三位包括了所有可能的选址情形。addr(8:0)的选址用二进制表示，为：从000000000到101101111(十进制为367)；addr(8:0)为16位地址线的第1至第9位，在该种情况下，这九位只包括了368种情形，而addr(8:0)可能的所有情形为512种。

将所有的16位地址空间全部映射为实际ram的地址空间，需要开辟的存储容量为2¹⁶×32bit＝2M bit的存储空间。然而，在上述情况下，着眼于addr(15:12)和addr(8:0)，有未用的地址空间。这部分未用的地址空间造成了存储资源的浪费。

发明内容

本发明提供一种存储器，该存储器能够节省存储资源。

一种存储器，该存储器包括第一级地址选择器、一个以上第二级地址选择器和一个以上缓存块，每个缓存块包括一个以上N位地址线ram，每个N位地址线ram都与读写控制线连接；第一级地址选择器与每个第二级地址选择器分别通过数据总线连接，第二级地址选择器与各自对应的缓存块中的每个N位地址线ram分别通过数据总线连接；N位地址线与每个N位地址线ram相连，选择出对应的地址空间，所述N位地址线为除与第一级地址选择器和第二级地址选择器相连的地址线以外的其他地址线，N为自然数；

所述第一级地址选择器，与外部数据总线连接，还与两位地址线连接，所述两位地址线的地址位对应有未用的地址空间；所述第一级地址选择器判断所述两位地址线的当前地址位是否对应已用的地址空间，若是，则选择与该地址位唯一对应的第二级地址选择器，采用与该第二级地址选择器相连的数据总线进行数据交互；

选择出的第二级地址选择器与两位地址线连接，与选择出的第二级地址选择器连接的该两位地址线的地址位对应有未用的地址空间，将与选择出的第二级地址选择器连接的该两位地址线的地址位表示为地址位A，选择出的第二级地址选择器判断当前的地址位A是否对应已用的地址空间，若是，则选择与地址位A唯一对应的N位地址线ram，通过与选择出的该N位地址线ram相连的数据总线，在读写控制线的控制下，对所述选择出的地址空间进行数据读写。

从上述方案可以看出，本发明在存储器中设置第一级地址选择器和第二级地址选择器，通过第一级选择器和第二级选择器将地址线中对应未用地址空间和实际占用的地址空间区分出来，将未用地址空间不映射为实际缓存地址，只映射为虚拟地址；这样，节省了未用地址空间，减少了总缓存的数据，提高了实际缓存的利用率。

附图说明

图1为现有存储器的结构示意图；

图2为本发明存储器的结构示意图例一；

图3为本发明存储器的结构示意图例二。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明进一步详细说明。

本发明在存储器中设置第一级地址选择器、第二级地址选择器，通过第一级选择器和第二级选择器将地址线中对应未用地址空间和实际占用的地址空间区分出来，将未用地址空间不映射为实际缓存地址，只映射为虚拟地址；从而，节省了未用地址空间，减少了总缓存的数据，提高了实际缓存的利用率，实现了资源的合理配置，降低了系统成本。

具体地，本发明提供的存储器中包括第一级地址选择器、一个以上第二级地址选择器和一个以上缓存块，每个缓存块包括一个以上N位地址线ram，每个N位地址线ram都与读写控制线连接；第一级地址选择器与每个第二级地址选择器分别通过数据总线连接，第二级地址选择器与各自对应的缓存块中的每个N位地址线ram分别通过数据总线连接；N位地址线与每个N位地址线ram相连，选择出对应的地址空间，所述N位地址线为除与第一级地址选择器和第二级地址选择器相连的地址线以外的其他地址线，N为自然数；

所述第一级地址选择器，与外部数据总线连接，还与两位地址线连接，所述两位地址线的地址位对应有未用的地址空间；所述第一级地址选择器判断所述两位地址线的当前地址位是否对应已用的地址空间，若是，则选择与该地址位唯一对应的第二级地址选择器，采用与该第二级地址选择器相连的数据总线进行教据交互；

选择出的第二级地址选择器与两位地址线连接，与选择出的第二级地址选择器连接的该两位地址线的地址位对应有未用的地址空间，将与选择出的第二级地址选择器连接的该两位地址线的地址位表示为地址位A，选择出的第二级地址选择器判断当前的地址位A是否对应已用的地址空间，若是，则选择与地址位A唯一对应的N位地址线ram，通过与选择出的该N位地址线ram相连的数据总线，在读写控制线的控制下，对所述选择出的地址空间进行数据读写。

下面以背景技术部分所举的例子进行说明，该例子中，读写总线地址为16位，数据位宽为32位。针对背景技术部分所举的情况，addr(15:12)的选址用二进制表示，为：从0000到1011；addr(15:12)为16位地址线的高四位，在该情况中，高四位只包括从0000到1011的12种情况，而不包括1100、1101、1110、1111这四种情况。addr(11:9)的选址用二进制表示，为：从000到111；addr(11:9)为16位地址线的第10、11和12位，在该情况种，这三位包括了所有可能的选址情形。addr(8:0)的选址用二进制表示，为：从000000000到101101111(十进制为367)；addr(8:0)为16位地址线的第1至第9位，在该种情况下，这九位只包括了368种情形，而addr(8:0)可能的所有情形为512种，也就是，addr(8:0)的地址空间用到了0到367，还有368到511之间的地址空间未用。这种情况中，高两位，即第16和15位，为11时，对应未用的地址空间，为00、01、10时，对应已用的地址空间；类似地，第9和8位为11时，对应未用的地址空间，为00、01、10时，对应已用的地址空间。本发明采用多路选择器将地址线对应未用的地址空间的某些情况排除，将未用的地址空间节省出来，以减少缓存数据。参见图2，为该实施例中存储器的结构示意图实例，下面对图2进行详细说明。

图中，包括第一级地址选择器、三个第二级地址选择器、缓存块0、缓存块1和缓存块2；缓存块0对应第二级地址选择器0，缓存块1对应第二级地址选择器1，缓存块2对应第二级地址选择器2。第一级地址选择器与第二级地址选择器之间通过数据总线连接，第二级地址选择器通过数据总线分别与缓存块中的各个12位地址线ram连接，各个12位地址线ram都与读写控制线连接。

本实施例中，假设addr(15:14)为00时对应第二级地址选择器0，addr(15:14)为01时对应第二级地址选择器1，addr(15:14)为10时对应第二级地址选择器2；每个缓存块包括3个12位地址线ram；12位地址线与每个12位地址线ram连接，在每个12位地址线ram中选择出相应的地址空间，这12位地址线为除与第一级地址选择器和第二级地址选择器相连的地址线以外的其他地址线，为addr(13:12:11:10:9:6:5:4:3:2:1:0)，即这12位地址线为第14、13、12、11、10、7、6、5、4、3、2和1位地址线，图中的剩余地址线为这12位地址线。

第一级地址选择器与外部数据总线连接，还与第16和15位地址线连接；第一级地址选择器对addr(15:14)进行判断，如果为00，则选择与第二级地址选择器0之间的数据总线；如果为01，则选择与第二级地址选择器1之间的数据总线；如果为10，则选择与第二级地址选择器2之间的数据总线。第二级地址选择器0、第二级地址选择器1和第二级地址选择器2分别与第9和8位地址线连接，被第一级地址选择器选中的第二级地址选择器对addr(8:7)进行判断，这里假设被第一级地址选择器选中的是第二级地址选择器0，如果判断出为00，则选择与该地址位唯一对应的ram0数据总线；如果判断出为01，则选择与该地址位唯一对应的ram1数据总线；如果判断出为10，则选择与该地址位唯一对应的ram2数据总线。

这样，通过第一、二级地址选择器便可选择出一条从外部数据总线连接至某一12位地址线ram的数据通道，同时，将剩余地址线直接与12位地址线ram连接，选择出相应的地址空间；然后，在读写控制线的控制下，通过选择出的数据通道对选择出的地址空间进行数据读写。

缓存块0、缓存块1和缓存块2中包含12位地址线ram的总容量为：(2¹²×9×32)，现有技术图1中，包含16位地址线ram的缓存块的容量为：(2¹⁶×32)，采用本发明方案占用的缓存容量和现有技术所用的缓存容量相比为：(2¹²×9×32)/(2¹⁶×32)＝56.25％，节省了43.75％的缓存。

图2所示的场景只是对本发明存储方案的一个举例，将本发明方案推广到较一般的场景：假设存储器的读写总线地址为addr(n-1:0)，地址位宽为n位，数据总线位宽根据用户的需求设定；假设addr(n1:m1)有未用的地址空间，具体地，假设为子段地址addr(n1:n1-1)有未用的选择，addr(n1-2:m1)所有的选择全部用到，其中n-1≥n1，m1≥0，n1-2＞m1；本发明提供的方案不仅适用于一个子段地址有未用地址空间的情况，也适用于两个以上子段地址有未用地址空间的情况，类似地，可以用n2、m2表示，图3所示为子段地址addr(n2:n2-1)和子段地址addr(n1:n1-1)有未用地址空间的举例。

进一步地，与第一级地址选择器连接的两位地址线可以是邻近的两位地址线，也可以是不相邻的两位地址线；与第二级地址选择器连接的两位地址线可以是邻近的两位地址线，也可以是不相邻的两位地址线。并且，与第一、二级地址选择器连接的地址线不仅限于两位，可以是一位或三位以上；地址选择器也不仅限于两级，可以是一级或三级以上。

假设有j个子段地址，每个子段地址的2位地址线有未用的地址空间，且每级地址选择器需要对三路数据总线进行选择，使用本发明的缓存数量和现有技术的缓存数量相比为(2^(n-j×2)×3^j)/²ⁿ＝3^j/2^2×j＝(3/4)^j。可见，j越大，节省的缓存越多；也即是，未用的子段地址越多，采用本发明的技术将节省越多的缓存。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (4)

1.一种存储器，其特征在于，该存储器包括第一级地址选择器、一个以上第二级地址选择器和一个以上缓存块，每个缓存块包括一个以上N位地址线随机存取存储器ram，每个N位地址线ram都与读写控制线连接；第一级地址选择器与每个第二级地址选择器分别通过数据总线连接，第二级地址选择器与各自对应的缓存块中的每个N位地址线ram分别通过数据总线连接；N位地址线与每个N位地址线ram相连，选择出对应的地址空间，所述N位地址线为除与第一级地址选择器和第二级地址选择器相连的地址线以外的其他地址线，N为自然数；

所述第一级地址选择器，与外部数据总线连接，还与两位地址线连接，所述两位地址线的地址位对应有未用的地址空间；所述第一级地址选择器判断所述两位地址线的当前地址位是否对应已用的地址空间，若是，则选择与该地址位唯一对应的第二级地址选择器，采用与该第二级地址选择器相连的数据总线进行数据交互；

选择出的第二级地址选择器与两位地址线连接，与选择出的第二级地址选择器连接的该两位地址线的地址位对应有未用的地址空间，将与选择出的第二级地址选择器连接的该两位地址线的地址位表示为地址位A，选择出的第二级地址选择器判断当前的地址位A是否对应已用的地址空间，若是，则选择与地址位A唯一对应的N位地址线ram，通过与选择出的该N位地址线ram相连的数据总线，在读写控制线的控制下，对所述选择出的地址空间进行数据读写。

2.如权利要求1所述的存储器，其特征在于，与第一级地址选择器连接的两位地址线为不相邻的两位地址线。

3.如权利要求1所述的存储器，其特征在于，与第一级地址选择器连接的两位地址线为16位地址线中的最高位和次高位地址线。

4.如权利要求1或2所述的存储器，其特征在于，与第二级地址选择器连接的两位地址线为不相邻的两位地址线。

Images