CN101937364A - 一种中断合成方法及装置 - Google Patents

Abstract

本发明实施例公开了一种中断合成方法及装置，用于提高系统的可靠性。其中，所述中断合成方法包括如下步骤：接收多路中断输入信号；对第一路中断输入信号进行采样，根据采样结果在中断输出信号线上输出中断信号；间隔一段采样周期后判断是否对下一路中断输入信号进行采样，如果是，则对所述下一路中断输入信号进行采样，并根据采样结果在所述中断输出信号线上输出中断信号。通过本发明实施例，可以使得每一路中断输入都有机会被检测到并进行处理，避免了因为某个中断源发生故障，造成中断输出信号一直有效而使得CPU只能一直处理这个信号，最终导致CPU挂死的情况发生，从而提高了系统的可靠性。

Description

一种中断合成方法及装置

技术领域

本发明涉及通信技术领域，尤其涉及一种中断合成方法及装置。

背景技术

在嵌入式系统中，CPU(或其他控制处理单元，如DSP(Digital Signal Processor，数字信号处理器)、MCU(Micro Controller Unit，微控制单元)等)与外围设备通信经常采用中断方式。所谓中断，是指CPU在正常工作时处理当前任务，当外围设备有任务需要处理时，产生一个中断信号，使得CPU停止当前执行的任务，而转去执行引起中断的外围设备需要执行的任务；执行完毕后接着执行被中断之前的任务。这里的外围设备包括模数转换模块、数模转换模块、串口通信模块、网口通信模块、各种传感器模块等。

在一个嵌入式系统中，通常存在多个外围设备(大型嵌入式系统外围设备更多)，对应的中断源也会有多个，而CPU所能提供的中断输入引脚是有限的，因此，经常需要通过PLD(Programmable Logic Device，可编程逻辑器件)来进行扩展。

参见图1，为现有技术通过PLD进行中断扩展的一个系统结构示意图，在该系统中，假设CPU只有三个中断输入引脚(INT1-INT3)，而系统有五个中断源(分别对应外围设备1-5)，因此，必须将一部分中断信号通过PLD汇聚成一个中断信号，再送给CPU。如将外围设备3-5对应的中断信号先通过PLD，再与CPU的INT3中断输入引脚相连。PLD内部一般都设置有中断状态寄存器和中断屏蔽寄存器，用于来对输入的中断信号进行选择或屏蔽等控制。

发明人在实现本发明的过程中，发现现有技术至少存在以下缺点：

当连接到PLD上的某个外围设备(外围设备3)发生了故障或者中断管脚对地发生了短路时(假设中断信号是低电平有效)，将使INT3一直有效，于是CPU就会频繁地响应和处理这个中断，也就是说刚处理完当前的INT3中断并退出时马上又会重新进入INT3中断处理程序，始终无法处理其他的事务，结果会造成CPU的挂死，使得系统可靠性变低。

发明内容

本发明实施例提供一种中断合成方法及装置，用于提高系统的可靠性。

其中，本发明实施例提供了一种中断合成方法方法，包括如下步骤：

接收多路中断输入信号；

对第一路中断输入信号进行采样，根据采样结果在中断输出信号线上输出中断信号；

间隔一段采样周期后判断是否对下一路中断输入信号进行采样，如果是，则对所述下一路中断输入信号进行采样，并根据采样结果在所述中断输出信号线上输出中断信号。

本发明实施例还提供了一种中断合成装置，包括：

中断信号接收单元，用于接收多路中断输入信号；

中断信号处理单元，用于对第一路中断输入信号进行采样，根据采样结果在中断输出信号线上输出中断信号；

采样判断单元，用于间隔一段采样周期后判断是否对下一路中断输入信号进行采样，如果是，则所述中断信号处理单元对下一路中断输入信号进行采样，并根据采样结果在所述中断输出信号线上输出中断信号。

上述技术方案中具有如下的优点：

通过每隔一定采样周期后判断是否对下一路中断输入信号进行采样，如果是，则对下一路中断输入信号进行采样，并根据采样结果在中断输出信号线上输出中断信号，可以使得每一路中断输入都有机会被检测到并进行处理，避免了因为某个中断源发生故障，造成中断输出信号一直有效而使得CPU只能一直处理这个信号，最终导致CPU挂死的情况发生，从而提高了系统的可靠性。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中断合成示意图；

图2为本发明方法实施例一流程示意图；

图3为本发明方法实施例二流程示意图；

图4为本发明装置实施例一结构示意图；

图5为本发明装置实施例一具体电路图；

图6为图5所示具体电路工作时序示意图；

图7为本发明装置实施例二结构示意图。

具体实施方式

为使本发明的目的、技术方案及优点更加清楚明白，以下将通过具体实施例和相关附图，对本发明作进一步详细说明。

方法实施例一

本发明方法实施例一提供了一种中断合成方法，用于防止因某个中断源出现故障而导致其他中断源也不能响应的情况发生，参见图2，具体包括如下步骤：

S101、接收多路中断输入信号；

S102、对第一路中断输入信号进行采样，根据采样结果在中断输出信号线上输出中断信号；

其中，第一路中断输入信号可以是多路中断输入信号中的任意一路，并不代表优先级的高低或其他限制条件。

以及，S103、间隔一段采样周期后判断是否对下一路中断输入信号进行采样，如果是，则对所述下一路中断输入信号进行采样，并根据采样结果在所述中断输出信号线上输出中断信号。

其中，步骤S103中，间隔一段采样周期后判断是否对下一路中断输入信号进行采样可采用如下判断方法：

当前一路中断输入信号输出为无效时，或者，当CPU已经响应所述第一中断信号有效输出时，对所述下一路中断输入信号进行采样；

当所述前一路中断输入信号输出为有效时，不对下一路中断输入信号进行采样。

在本发明实施例中，还将当前采样的中断源以外的其他中断源都屏蔽，使得只有当前采样的中断源的有效中断状态可以被CPU读取。

由于存在多个中断输入信号，为了使每一个都能得到响应，本发明实施例在对所述下一路中断输入信号进行采样后，判断是否完成对所有中断输入信号采样，如果是，则重新对所述第一路中断输入信号进行采样；如果否，则继续间隔一段采样周期后判断是否对下一路中断输入信号进行采样，并根据判断结果执行相应步骤。

为了避免出现循环采样一轮后第一个中断处理还未完成，从而造成再次响应中断(虚假中断)的情况发生，本发明实施例中，设置采样所有中断输入信号的时间大于中断处理的时间。

本发明实施例在将多个中断输入信号合成一个中断信号时，通过每隔一定采样周期后判断是否对下一路中断输入信号进行采样，如果是，则对下一路中断输入信号进行采样，并根据采样结果在中断输出信号线上输出中断信号，可以使得每一路中断输入都有机会被检测到并进行处理，避免了因为某个中断源发生故障，造成中断输出信号一直有效而使得CPU只能一直处理这个信号，最终导致CPU挂死的情况发生，从而提高了系统的可靠性。

方法实施例二

本发明方法实施例二提供了一种中断合成方法，用于防止因某个中断源出现故障而导致其他中断源也不能响应的情况发生，参见图3，包括如下步骤：

S201、接收多路中断输入信号；

这里的多路中断输入信号由各多路中断源产生，这里的中断源一般为与系统相连的多个外围设备，如模数转换模块、数模转换模块、串口通信模块、网口通信模块、各种传感器模块等外围设备产生的信号。此外，中断输入信号也可以不由外围设备产生，而由系统内部产生(如虚假中断)，在此不作限定。

S202、对第一路中断输入信号进行采样，根据采样结果在中断输出信号线上输出中断信号；

假设系统存在3个中断源，分别产生INT0、INT1和INT2三路中断输入信号，则可以先对其中一路中断输入信号进行采样，如先对INT0进行采样(称INT0为第一路中断输入信号)，并将采样后的结果输出到中断输出信号线上。中断输出信号线为INT0、INT1和INT2共用的信号线，通过此信号线将中断信号输出给CPU的中断输入管脚。

如果采样后得到第一路中断输入信号为有效信号(假设为低电平)，则中断输出信号线上输出有效信号(低电平)；如果采样后得到第一路中断输入信号为无效信号(假设为高电平)，则中断输出信号线上输出无效信号(高电平)。

S203、间隔一定采样周期后判断是否对下一路中断输入信号进行采样，如果是，执行步骤S204；如果否，继续执行步骤S203；

这里的采样周期具体数据并不限定，一般可以通过时钟周期来计数，如每隔一个时钟周期采样一次，或者每隔几个时钟周期采样一次等。

这里的下一路中断输入信号是指区别于之前采样的信号，如之前采样的第一路中断输入信号为INT0时，下一路中断输入信号可以是INT1或INT2(假设INT1和INT2都为需要处理的中断输入信号)；而之前如果已经对INT0和INT1进行过采样时，这时需要对INT2进行采样。

在另一实施例当中，下一个中断输入信号也可以与之前采样过的中断输入信号相同，如之前先采样过INT0和INT1，则下一个中断输入信号可以再采样INT0，然后可以再采样INT2。

判断是否对下一路中断输入信号进行采样通过以下方法进行：

(1)当前一路中断输入信号输出为无效时，或者，当CPU已经响应第一路中断输入信号有效输出时，对下一路中断输入信号进行采样；

(2)当前一路中断输入信号输出为有效时，不对下一路中断输入信号进行采样。

这里的前一路中断输入信号与下一路中断输入信号对应，为下一路的前面一路中断输入信号。例如，假设采样顺序为INT0、INT1、INT2，则如果下一路采样INT1，则前一路为INT0；如果下一路采样INT2，则前一路为INT1，也可以将前一路中断输入信号理解为当前正在处理的中断输入信号。

例如，假设采样顺序为INT0、INT1、INT2，当采样周期到时，系统检测到前一路INT0(相对于INT1为前一路中断输入信号)输出为低电平(有效信号)，则不对下一路中断输入信号(INT1)进行采样，而是继续等待下一个采样周期，并在下一个采样周期判断CPU是否已经响应INT0中断输入信号，如果响应，则对下一路中断输入信号进行采样；如果不响应，则继续等待，不对下一路中断输入信号进行采样，直到CPU响应中断为止。

CPU响应中断时会先读取中断状态寄存器中相应标志位来判断是哪一路外围设备(中断源)发出的中断；接着，对该外围设备发生的中断进行处理，并在中断处理后期清除这些发生改变的相应标志位。因此，可以通过判断CPU是否读取中断状态寄存器来判断CPU是否已经响应了中断。

此外，现有技术CPU在读取中断状态寄存器来判断是哪一个中断源产生的中断时，通常是按照一定的顺序(优先级)进行判断的，例如先判断最低位是否有效，如果是，则处理这个中断；如果否，则继续判断高一位是否有效。如果按照上述设计方法，当多个输入中断同时有效时CPU确认的中断源很可能与当前等待处理的中断源不一致，例如，当前等待处理的中断源为INT2，而当前又发生INT0中断，假设INT0对应的是中断状态寄存器低位，INT2对应的是中断状态寄存器的高位，则CPU会先处理低位对应的INT0，而当前需要处理的INT2得不到响应。本发明实施例中，为了让当前等待的中断源得到处理，将当前采样的中断输入信号以外的其他中断输入信号都屏蔽，使得只有当前采样的中断输入信号的中断状态可以被CPU读取。例如，在上述例子中，将除INT2之外的所有中断信号都屏蔽，从而不会出现因为INT0优选级高而先响应INT0的情况。

通过该步骤每次判断是否对中断输入信号进行采样，可以使每个中断输入信号都有机会得到检测并处理，从而可以避免因一个中断输入信号长期有效而使其他中断信号无法得到响应的情况发生。

S204、对下一路中断输入信号进行采样，并根据采样结果在中断输出信号线上输出中断信号；

在判断应该对下一路中断输入信号进行采样后，对下一路中断输出信号进行采样，并根据采样结果在所述中断输出信号线上输出中断信号，与步骤S202类似，如果采样结果为无效电平，则在中断输出信号线上输出无效信号；如果采样电平为有效电平，则在中断输出信号线上输出有效信号。

以及，S205、判断是否完成一轮中断输入信号的采样，如果是，执行步骤S202；如果否，继续执行步骤S203。

本发明实施例中，为使系统能不断接收中断输入信号，因此，需要以一定周期及规律不断接收中断输入信号，如按INT0、INT1、INT2、INT0、INT1、INT2......顺序不断接收中断输入信号。由于系统是以采样INT0、INT1、INT2为一个最小周期不断接收中断输入信号，因此，对INT0、INT1、INT2的采样即为一轮中断输入信号的采样。

当判断完成一轮采样时，重新回到步骤S202，开始新一轮的采样；

当判断没有完成一轮采样时，继续执行步骤S203及后续步骤，直到完成这一轮的采样。

这里还需要说明的是，由于CPU读取中断状态寄存器需要一定时间，确认中断来源并处理外围设备发出的中断也需要一定的时间，因此，如果中断源较少，或者采样间隔太小，可能会出现循环采样一轮后第一个中断处理还未完成，对应的中断输入信号还是有效的情况，这样中断输出信号会再次有效，但显然这是一个虚假的中断(还是刚才那个未处理完的中断)。例如，当前系统共有3个中断，分别为INT0、INT1和INT2，先对INT0进行采样，如果INT0有效，则判断CPU是否读取中断状态寄存器(是否已经响应中断)，并对中断进行处理；在读取完中断状态寄存器后继续对INT1、INT2进行采样，如果INT1、INT2都为无效，则再次对INT0进行采样，这时，如果INT0还未处理完成，那么，其中断输出还是低电平，中断输出信号将会再次有效，但是该中断为一个虚假的中断。

为了避免出现这种情况，本发明实施例根据中断源数量，中断处理时间的长短，选择合适采样周期。例如，可以通过减小采样时钟的频率，或者增加一些并不存在的中断源(即增加几次采样，但每次采样得到的都是无效信号)使得采样周期大于中断处理时间，具体时间可以根据实际应用情况确定。

本发明实施例在将多个中断输入信号合成一个中断信号时，通过每隔一定采样周期后判断是否对下一路中断输入信号进行采样，如果是，则对下一路中断输入信号进行采样，并根据采样结果在中断输出信号线上输出中断信号，可以使得每一路中断输入都有机会被检测到并进行处理，避免了因为某个中断源发生故障，造成中断输出信号一直有效而使得CPU只能一直处理这个信号，最终导致CPU挂死的情况发生，从而提高了系统的可靠性。

装置实施例一

参见图4，本发明实施例还提供了一种中断合成装置40，包括如下单元：

中断信号接收单元401，用于接收多路中断输入信号；

中断信号处理单元402，用于对第一路中断输入信号进行采样，根据采样结果在中断输出信号线上输出中断信号；

采样判断单元403，用于间隔一段采样周期后判断是否对下一路中断输入信号进行采样，如果是，则所述中断信号处理单元对下一路中断输入信号进行采样，并根据采样结果在所述中断输出信号线上输出中断信号。

其中，所述采样判断单元采样如下方法判断是否对下一路中断输入信号进行采样：

当前一路中断输入信号输出为无效信号时，或者，当CPU已经响应所述前一路中断信号有效输出时，对所述下一路中断输入信号进行采样；

当所述前一路中断信号输出为有效信号时，不对下一路中断输入信号进行采样。

所述中断合成装置还包括：

中断屏蔽单元404，用于将当前采样的中断输入信号以外的其他中断输入信号都屏蔽，使得只有当前采样的中断输入信号的中断状态可以被CPU读取。

所述采样判断单元403还用于在对所述下一路中断输入信号进行采样后，判断是否完成一轮中断输入信号的采样，如果是，则重新对所述第一路中断输入信号进行采样；如果否，则继续间隔一段采样周期后判断是否对下一路中断输入信号进行采样，并根据判断结果执行相应步骤；且采样一轮中断输入信号的时间大于中断处理的时间。

这里需要说明的是，在实际电路设计中，上述单元与实际电路中的器件并不严格对应，在实际电路中，可以由独立的电路模块或器件分别实现所述装置的每一个单元，也可以由一个模块或器件来实现多个单元的功能，应当理解的是，在实际电路中，完成本发明实施例中各单元相应功能的电路模块或器件都可认为是本发明实施例中的相应单元。本发明实施例中，各单元对中断输入信号的具体操作可以参考方法实施中的相关步骤，在此不再赘述。

为使本发明实施例中的技术方案更加清楚明白，下面通过具体电路图来对本发明方案进行进一步解释。

参见图5，为本发明实施例一个电路图，应当理解的是，该电路图仅为本发明实施例一个具体实现方式，并不代表本发明实施例保护的范围。

由图5可见，该中断合成装置电路可由PLD(Programmable Logic Device，可编程逻辑器件)实现，如CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)、FPGA(Field-Programmable Gate Array，现场可编程门阵列)等实现，将中断合成后的信号输出给CPU。

下面分别是电路的几个部分进行介绍：

1)多路开关

多路开关用于接收中断信号输入，这些中断信号可以来自外围设备，属于真实的中断源，也可以来自PLD内部产生的虚假中断源，这些虚假中断源始终为无效(如始终为高电平)，仅仅用于增加采样循环的时间长度。

可以将多路开关看作是本发明实施例中的中断信号接收单元；

2)时隙计数器

时隙计数器用于控制对多路中断输入信号中的哪一路进行采样，可以设置一个初始值(如设初始值为0)。当判断出可以对下一路信号进行采样时，时隙计数器的值会加1，并控制多路开关完成对某一路输入信号的采样；如果不符合采样条件，时隙计数器的值将保持不变。当对中断输入信号进行一轮采样后，时隙计数器的值回到初始值。

时隙计数器受总线接口逻辑以及当前待采样信号的影响，可以将其总线接口逻辑等看作是采样判断单元。

3)中断状态寄存器

中断状态寄存器用来保存当前各路中断源的有效状态，为了让CPU只处理当前输出有效的中断源，中断状态寄存器根据时隙计数器提供的信息将当前中断输入信号以外的其他中断输入信号都屏蔽，这样CPU读取中断状态寄存器时会发现只有当前中断输入信号是有效的，于是会执行这个中断对应的处理程序。

可以将中断状态寄存器看作是本发明实施例中的中断屏蔽单元。

4)总线接口逻辑

总线接口逻辑为CPU提供了访问PLD内部各种寄存器的接口，一般包括地址信号、数据信号、片选信号、读信号和写信号。当CPU要访问中断状态寄存器时，它会送出对应的地址信号以及片选和读信号，总线接口逻辑检测到这些信号后一方面送出中断状态寄存器的内容，另一方面使能时隙计数器，让它继续增值。

5)D触发器

D触发器用来锁存当前采样的中断输入信号，有助于提高抗干扰能力和可靠性，它与时隙计数器使用同一个时钟信号。

这里需要说明的是，由于D触发器在跳变沿(如上升沿)对信号进行输出，因此，采样后的中断输入信号并不会立即输出给CPU，而是等到下一个时钟跳变沿到来之时才输出给CPU。

同时，也可以采用其他电路或芯片来完成对数据的锁存，以提高抗干扰能力和可靠性；如果系统对这方面要求不高的话，也可以不加D触发器或其他抗干扰电路。

参见图6，为上述中断合成电路的工作时序示意图，其中，假设有三个中断输入信号，分别为INT0、INT1和INT2，中断合成后输出为INT，每个时刻(如T1、T2......)对应的竖条虚线表示一个采样时刻，相邻两条虚线之间的时间间隔表示采样周期，下面分别对各时刻电路工作过程进行描述：

T1：在T1时刻，时隙计数器为初始值0，中断合成电路首先对INT0进行采样，由于存在D触发器，因此，对INT0的采样结果将间隔一个时钟周期后输出(假设一个采样周期等于一个时钟周期，则在T2时输出中断输出信号)。需要说明的是，T1-T2这一段为之前的采样结果的输出(之前的波形图中未示出)，这里假设为0。

T2：T1经过一个采样周期后到T2，此时，电路输出对INT1的采样结果，由于INT0在T1时刻为低电平，因此，T2-T3时刻INT输出也为低电平。同时，电路判断是否对下一路中断输入信号进行采样，由于不满足采样信号输出无效，或者CPU已经响应所述第一中断信号有效输出，因此，不对下一路中断输入信号进行采样，时隙计数器维持不变。

T3：T2又经过一个采样周期后到T3，因为在T2时刻不对下一路信号进行采样，所以INT输出信号维持不变。同时，假设在T3时刻检测到CPU已经响应中断(可能发生在T2-T3时间段中的某一时刻)，则时隙计数器加1从0变成1，并对下一路中断输入信号(INT1)进行采样。

T4：T4时刻INT输出对INT1的采样结果，由图可知，在T3采样INT1时，INT1为高电平，因此，输出高电平。同时，由于采样到前一路中断输入信号为无效电平(INT1输出为高电平)，因此，时隙计数器再加1，从1变为2，对INT2进行采样。

T5：T5时刻INT输出对INT2的采样结果。同时，由于采样到前一路中断输入信号为无效电平(INT2输出为高电平)时隙计数器再加1，从2变为初始值0，对INT0进行采样。

T6：T6时刻，由于采样到INT0为有效电平，因此，时隙计数器不变。

T7、T8、T9、T10：这些时刻的分析过程可以参考上述T2、T3、T4、T5过程，在此不再赘述。

由上述波形图可知，当INT0信号一直有效时，输出INT信号并不是一直为低有效电平，而是轮流出现INT0、INT1和INT2的中断状态，从而使得每一路中断源都有机会被检测到并进行处理。

由此可见，本发明实施例在将多个中断输入信号合成一个中断信号时，通过每隔一定采样周期后判断是否对下一路中断输入信号进行采样，如果是，则对下一路中断输入信号进行采样，并根据采样结果在中断输出信号线上输出中断信号，可以使得每一路中断输入都有机会被检测到并进行处理，避免了因为某个中断源发生故障，造成中断输出信号一直有效而使得CPU只能一直处理这个信号，最终导致CPU挂死的情况发生，从而提高了系统的可靠性。

装置实施例二

本发明实施例提供了一种通信设备70，包括：

装置实施例一中描述的中断合成装置701，用于对输入的中断输入信号进行合成并输出；

中断处理装置702，用于对所述中断合成装置输出的中断信号进行处理。

所述中断合成装置701及其处理流程可参考方法实施例和装置实施例一中的相关部分，在此不再赘述。

该通信设备可以是网关、基站、服务器等通信设备。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random Access Memory，RAM)等。

上列较佳实施例，对本发明的目的、技术方案和优点进行了进一步详细说明，所应理解的是，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种中断合成方法，其特征在于，包括如下步骤：

接收多路中断输入信号；

对第一路中断输入信号进行采样，根据采样结果在中断输出信号线上输出中断信号；

间隔一段采样周期后判断是否对下一路中断输入信号进行采样，如果是，则对所述下一路中断输入信号进行采样，并根据采样结果在所述中断输出信号线上输出中断信号。

2.如权利要求1所述的中断合成方法，其特征在于，间隔一段采样周期后判断是否对下一路中断输入信号进行采样的步骤包括：

当前一路中断输入信号输出为无效信号时，或者，当CPU已经响应所述前一路中断信号有效输出时，对所述下一路中断输入信号进行采样；

当所述前一路中断输入信号输出为有效信号时，不对下一路中断输入信号进行采样。

3.如权利要求1所述的中断合成方法，其特征在于，还包括：

将当前采样的中断输入信号以外的其他中断输入信号都屏蔽，使得只有当前采样的中断输入信号的中断状态可以被CPU读取。

4.如权利要求1所述的中断合成方法，其特征在于，还包括：

对所述下一路中断输入信号进行采样后，判断是否完成一轮中断输入信号的采样，如果是，则重新对所述第一路中断输入信号进行采样；如果否，则继续间隔一段采样周期后判断是否对下一路中断输入信号进行采样，并根据判断结果执行相应步骤。

5.如权利要求4所述的中断合成方法，其特征在于：

采样一轮中断输入信号的时间大于中断处理的时间。

6.一种中断合成装置，其特征在于，包括：

中断信号接收单元，用于接收多路中断输入信号；

中断信号处理单元，用于对第一路中断输入信号进行采样，根据采样结果在中断输出信号线上输出中断信号；

采样判断单元，用于间隔一段采样周期后判断是否对下一路中断输入信号进行采样，如果是，则所述中断信号处理单元对下一路中断输入信号进行采样，并根据采样结果在所述中断输出信号线上输出中断信号。

7.如权利要求6所述的中断合成装置，其特征在于：

所述采样判断单元采用如下方法判断是否对下一路中断输入信号进行采样：

当前一路中断输入信号输出为无效信号时，或者，当CPU已经响应所述前一路中断信号有效输出时，对所述下一路中断输入信号进行采样；

当所述前一路中断信号输出为有效信号时，不对下一路中断输入信号进行采样。

8.如权利要求6所述的中断合成装置，其特征在于，所述中断合成装置还包括：

中断屏蔽单元，用于将当前采样的中断输入信号以外的其他中断输入信号都屏蔽，使得只有当前采样的中断输入信号的中断状态可以被CPU读取。

9.如权利要求6所述的中断合成装置，其特征在于：

所述判断单元还用于在对所述下一路中断输入信号进行采样后，判断是否完成一轮中断输入信号的采样，如果是，则重新对所述第一路中断输入信号进行采样；如果否，则继续间隔一段采样周期后判断是否对下一路中断输入信号进行采样，并根据判断结果执行相应步骤；且采样一轮中断输入信号的时间大于中断处理的时间。

10.一种通信设备，其特征在于，包括：

如权利要求6-9任一所述的中断合成装置，用于对输入的中断输入信号进行合成并输出；

中断处理装置，用于对所述中断合成装置输出的中断信号进行处理。

Images